

UNIVERSIDADE FEDERAL DO PARANÁ SETOR DE TECNOLOGIAS CURSO DE ENGENHARIA ELÉTRICA

LUCAS FILUS RAMOS - GRR20202598 VITÓRIA MARIANA DA ROCHA GASINO - GRR20202564

TE351 DA – LABORATÓRIO 5

CURITIBA 2024



UNIVERSIDADE FEDERAL DO PARANÁ SETOR DE TECNOLOGIA CURSO DE ENGENHARIA ELÉTRICA

Lucas Filus Ramos Vitória Mariana da Rocha Gasino

TE 351 DA – LABORATÓRIO 5

Relatório técnico apresentado à disciplina Microeletrônica do Curso de Engenharia Elétrica do Setor de Tecnologia da Universidade Federal do Paraná, como parcial para completamento da disciplina.

Orientador: Sibilla Batista da Luz Franca.

CURITIBA 2024

		6
S	umário	
1.	. INTRODUÇÃO	7
2.	. PROJETO 1 – Controle de Portão de Garagem	7
	2.1. Desenvolvimento do código	9
	2.2. Implementação do Test Bench e resultados	11
3.	. CONCLUSÃO	14

1. INTRODUÇÃO

O objetivo deste projeto consiste na realização de um controlador de portão de garagem em VHDL, utilizando o conceito de máquina de estados.

2. PROJETO 1 – Controle de Portão de Garagem

Neste projeto, foi realizado cinco processos diferentes para que todas as especificações fossem atendidas.


Um processo para o debounce do botão(entrada 'controle'), um processo para voltar a flag de debounce(controle_tratado) para '0', um processo para fazer a mudança dos estados da máquina, um processo para a contagem de 30s caso o portão esteja no estado 'abrindo', um processo para a máquina de estados.

Para as saídas, foram atribuídos dois Leds da placa, onde: se 'ligar' estiver no estado alto, significa que o portão está ligado; e, em relação à 'direcao", se '1' significa que o portão está abrindo, e se '0' significa que o portão está fechando.

O diagrama a seguir apersenta os estados da máquina definidos:

FIGURA 1 – Diagrama de transição.

FONTE: Os autores



Como foram definidos seis estados, temos que o número de flip-flops utilizados para esta máquina é igual a três.

É importante destacar que foi definido como estado inicial o estado 'fechando', onde quando ativado o 'rst, a máquina retorna para o estado '101', e a saída esperad é 'ligar'='1'e 'direcao'='0';

2.1. Desenvolvimento do código

As figuras a seguir ilustram a entidade top e códigos de cada componente.

FIGURA 3 – Código da entidade top.

```
1 library IEEE;
     use IEEE.STD_LOGIC_1164.ALL;
2
3
4
     entity lab_5 is
5
          GENERIC( clock_placa: positive :=100;
6
                   debounce_valor: positive := 10); --50 MH:
7
           PORT ( clk,rst, abt, fch, controle : in std_logic;
8
                  ligar, direcao: out std_logic);
9
    end lab_5;
10
11
    architecture Behavioral of lab_5 is
12
        type estado is(fechado,abrindo,aberto,pausado_fechando,pausado_abrindo,fechando);
13
        signal pr_state, nx_state : estado;
14
       signal flag_fechamento, controle_tratado, reset_flag: std_logic :='0';
15
16
17
       COMPONENT debounce is
              GENERIC( default_delay: positive := 50000);
18
              PORT( clk, bt, reset : in std_logic;
19
                   y: out std_logic);
20
        END COMPONENT;
21
22
     begin
23
24
        debounce_bt: debounce GENERIC MAP(debounce_valor) PORT MAP (clk,controle,reset_flag,controle_tratado);
25
26
27
        process(rst,clk)
28
29
        begin
          if(rst='l') then
             pr_state<=fechando; -- Perguntas
31
           elsif(clk'event and clk='1') then
32
          pr_state<= nx_state;
end if;</pre>
33
34
       end process;
35
36
        process(clk,rst)
37
        variable cont: integer :=0;
38
39
        begin
           if(clk'event and clk='1') then
40
             if(abt='1') then
41
                cont:=cont+1;
42
                if(cont=clock_placa*30) then
43
                   cont:=0;
44
                   flag_fechamento<='1';
45
                 end if:
46
              elsif(pr_state = fechado OR pr_state= fechando) then
47
                flag_fechamento <='0';
48
              end if:
49
           end if;
50
        end process;
51
```

```
process(pr_state, controle_tratado , abt, fch,flag_fechamento)
53
54
               case pr_state is
56
57
                  when fechado =>
                     ligar<='0';
                     direcao<='0';
                     if (controle_tratado='1') then
59
                       reset_flag<='1';
60
61
                         nx_state<=abrindo;
                     else
62
                       reset_flag<='0';
63
                     nx_state<=fechado;
end if;</pre>
65
66
                  when abrindo =>
67
68
69
                     ligar<='l';
                     direceo<='l'; -- l significe abrindo
                     if( abt='1') then
70
71
72
                        nx_state<= aberto;
reset_flag<='0';</pre>
                      elsif(controle_tratado='1') then
                        reset_flag<='1';
nx_state<= pausado_fechando;
73
74
75
                        nx_state<=abrindo;
77
78
                         reset_flag<='0';
                  when aberto =>
                     ligar<='0';
80
81
                     if (controle_tratado='1' OR flag_fechamento='1') then
    --flag_fechamento<='0';</pre>
82
83
84
                         reset_flag<='1';
85
                         nx_state<=fechando;
                     else
86
87
                       nx_state<=aberto;
88
                         reset_flag<='0';
                     end if;
89
90
                  when fechando =>
                      ligar<='1';
 91
                      direcao<='0';
 92
                      if (controle_tratado='1') then
                         nx_state<= pausado_abrindo;
94
95
                      reset_flage='l':
--flag_aux:="00"; --> fechando-->pausa-->ab rindo
elsif ( fch='l') then
 96
97
98
                         nx_state<=fechado;
                         reset_flag<='0';
99
100
                         nx_state<=fechando;
                         reset_flag<='0';
102
                      end if;
103
104
                   when pausado_fechando =>
105
                     ligar<='0';
direcao<='0';
107
108
                      if(controle_tratado='1') then
                            nx_state<= fechando;
109
                            reset_flag<='1';
110
111
112
                            nx_state<= pausado_fechando;
113
                  reset_flag<='0';
end if;|
when pausado_abrindo =>
ligar<='0';
114
115
116
117
                      direcso<='0';
118
                      if(controle_tratado='1') then
    nx_state<= abrindo;</pre>
120
121
                             reset_flag<='1';
122
123
124
                            nx_state<= pausado_abrindo;
reset_flag<='0';</pre>
125
                      end if;
126
127
128
129
                  when others =>
                      ligar<='0';
130
131
                      nx_state<=fechando;
                      reset_flag<='0';
133
                  end case;
134
               end process;
135
136
      end Behavioral;
```

FONTE: Os autores (2024)

FIGURA 4 – Código do componente "debounce".

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
3
   entity debounce is
4
       GENERIC( default_delay: positive := 50000);
 5
       PORT( clk, bt, reset: in std_logic;
 6
             y: out std_logic);
7
8
   end debounce;
9
10 architecture Behavioral of debounce is
   signal flag: std_logic:='0';
11
12 begin
13
       process(clk)
14
          variable cont_d:integer range 0 to 50000;
15
16
          if(clk'event and clk='1') then
17
             if(reset='1') then
18
19
                flag<='0';
             end if;
20
            if(flag/=bt) then
21
                cont_d:=cont_d+1;
22
                if(cont_d=default_delay) then
23
                   cont d:=0;
24
                   flag<=bt;
25
                end if;
26
             else
27
                   cont_d:=0;
28
29
             end if:
30
          end if:
31
          y<=flag;
32
       end process;
33
34
35 end Behavioral;
```

FONTE: Os autores (2024)

2.2. Implementação do Test Bench e resultados


Para avaliar o funcionamento do circuito implementado acima, foi preparado algumas simulações utilizando *clock* em 10 ns. A simulações ilustradas nas a seguir mostram os resultados do test bench.

FIGURA 5 – Código Test Bench.

```
-- Stimulus process
 65
         stim proc: process
 66
         begin
 67
 68
 69
            rst<='1'; --fechando
            wait for clk_period*5;
 70
            rst<='0';
 71
            wait for clk_period*5;
 72
            controle<='1';
 73
 74
            wait for clk_period*10;
            controle<='0'; --abrindo
 75
            wait for clk period*5;
 76
            controle<='1';
 77
            wait for clk_period*10;
 78
 79
            controle<='0'; --pausado_fechando
            wait for clk_period*5;
 80
            controle<='l';
 81
            wait for clk_period*10;
 82
 83
            controle<='0'; --fechando
 84
            wait for clk_period*5;
 85
            fch <='1'; --fechado
 86
            wait for clk_period*5;
 87
 88
            controle<='1';
 89
            wait for clk_period*10;
            controle<='0'; --abrindo
 90
            wait for clk_period*5;
 91
            abt<='1'; --abeto
 92
            wait for clk_period*10;
 93
            controle<='1';
 94
            wait for clk_period*10;
 95
            controle<='0'; --pausado
 96
 97
 98
            wait;
99
100
101
102
            wait;
103
         end process;
104
```

FONTE: Os autores (2024).

FIGURA 6 - Simulação do funcionamento 1.




FONTE: Os autores (2024).



FIGURA 7 – Simulação do funcionamento 2.

Para iniciar o teste, foi colocado o 'rst'em nível alto. Com o estado atual em 'fechando', foi simulado o aperto do botão por mais de dois ciclos de clock(debounce definido na entidade top como dois ciclos). Com a subida de 'controle_tratado' em 40 ns, o 'nx_state' automaticamente muda de estado para 'pausado_abrindo'. N apróxima batida, o estado atual('pr_state') assume o 'nx_state'(45 ns).

Na imagem 6, é possível observar que a cada subida de 'controle', caso essa entrada permaneça por 2 ciclos ou mais em alto, sobre 'controle_tratado' que ativa a mudança de estado na máquina



FONTE: Os autores (2024).

Na imagem 7 é possível observar que em 165 ns o estado atual esta em 'fechando'. Quando a entrada 'fch' assume '1', o estado muda assim como o esperado descrito na imagem 1. O mesmo ocorre para amudança de 'abrindo' para 'aberto', onde aos 215 ns da simulação, o estado abrindo muda para 'aberto' um ciclo depois de permanecer em 'abrindo', pois 'abt' está em alto.

O código porém, não funcionou corretamente ao ser executado na placa física. Ao apertar o botão, os estados não são trocados como esperado.

3. CONCLUSÃO

Este relatório apresentou uma implementação de um projeto de controle de portão utilizando FPGA e conceitos básicos de eletrônica digital, como máquina de estado. Apesar dos resultados corretos obtidos na simulação, não foi possível obter os mesmos resultados na implementação física na placa. Além disso, não foi possível identificar a origem do erro.