



UNIVERSIDADE FEDERAL DO PARANÁ
SETOR DE TECNOLOGIAS
CURSO DE ENGENHARIA ELÉTRICA

LUCAS FILUS RAMOS - GRR20202598
VITÓRIA MARIANA DA ROCHA GASINO - GRR20202564

TE351 DA – LABORATÓRIO 4

CURITIBA
2024



UNIVERSIDADE FEDERAL DO PARANÁ
SETOR DE TECNOLOGIA
CURSO DE ENGENHARIA ELÉTRICA

Lucas Filus Ramos
Vitória Mariana da Rocha Gasino

TE 351 DA – LABORATÓRIO 3

Relatório técnico apresentado à disciplina
Microeletrônica do Curso de Engenharia Elétrica do
Setor de Tecnologia da Universidade Federal do Paraná,
como parcial para complemento da disciplina.

Orientador: Sibilla Batista da Luz Franca.

CURITIBA

2024

Sumário

1. INTRODUÇÃO	7
2. PROJETO 1 – Relógio Digital	7
2.1. Desenvolvimento do código	8
2.2. Implementação do Test Bench e resultados	12
3. CONCLUSÃO	15

1. INTRODUÇÃO

Este relatório tem como objetivo relatar o desenvolvimento de um relógio digital, utilizando VHDL, como parte da disciplina de Microeletrônica I. Nesse caso serão usados os conceitos como processos sequenciais para o monitorando os eventos do clock, bem como a utilização de mais de um componente para atingir o objetivo proposto.

2. PROJETO 1 – Relógio Digital

Para o desenvolvimento do relógio digital, foram desenvolvidos dois componentes (decodificador.vhd e contador.vhd) que foram utilizados na entidade top (lab4_1.vhd).

No 'contador', um processo realiza uma contagem a cada 1 Hz, onde quando atingido o valor de clock da placa (definido no código utilizando um *GENERIC*) a contagem incrementa uma unidade à variável 'seg_0' e é zerado o contador. Quando a variável 'seg_0' atinge o valor 10, é zerado o valor de 'seg_0' e do contador, e incrementa-se uma unidade em 'seg_1', que armazena o valor de dezena dos segundos. E o mesmo processo é repetido para as unidades e dezenas dos minutos e horas, sendo 'min_0' incrementada quando 'seg_1' atinge o valor 6, 'min_1' incrementada quando 'min_0' atinge o valor 10, 'hr_0' incrementada quando 'min_1' atinge o valor 6 e 'hr_1' incrementada quando 'hr_0' atinge o valor 10. Quando 'hr_1' atinge 2, o código verifica se 'hr_0' atingiu 3, caso sim, todos os valores e o contador são zerados. Além disso, esse componente recebe uma 'flag' para indicar se o switch de pausa está em valor alto ou baixo. Se estiver em valor alto, significa que o sistema está pausado e a contagem não é realizada.

Ademais, uma condicional no início da sequência da lógica verifica a entrada de reset, e toda vez que for acionada todos os sinais de tempo recebem '0', assim a partir desta condicional um segundo "elsif" inicia com a lógica da contagem de tempo.

No 'decodificador' foi realizado a codificação para o display BCD de sete segmentos, assim como realizado nos laboratórios anteriores.

No arquivo top, foi elaborada a indexação dos componentes e mapeamento das portas e dos *generics*, e dentro de um processo, foi realizada a multiplexação para seleção dos anodos, alternando a cada 1000 ciclos de clock. Uma variável foi criada para que se pudesse alternar entre os anodos, onde a cada ciclo completo de contagem(1000 batidas do clock), o código entra em uma verificação com valor de *'contador_anodo'*, verifica e muda para o próximo valor possível de indexação de anodo na base decimal, e ao final atribuí esse valor à saída *'a'*. É importante destacar que foram utilizados os valores na base binária dos valores possíveis para a ativação do anodo, sendo eles : “0111”, “1011”, “1101” e “1110”.

Além disso, foi solicitado dois modos de exibição: hh:mm e mm:ss, sendo *'hh'* o valor de horas contados, *'mm'* o valor de minutos e *'ss'* o valor de segundos. Para realizar essa operação foi mapeado uma entrada do tipo *std_logic*, *'modo'*, onde caso nível lógico baixo, o vetor de sete bits que o componente de *'d0'* recebe ficará alternando entre *'seg_0'*, *'seg_1'*, *'min_0'* e *'min_1'* conforme o valor registrado no sinal *'contador_anodo'*(que é alternado a cada 1000 ciclos de clock como explicado no parágrafo anterior).

2.1. Desenvolvimento do código

As figuras a seguir ilustram a entidade top e códigos de cada componente.

FIGURA 1 – Código da entidade top.

```

1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.numeric_std.all;
4 --Por Enquanto sem pausa e sem rst
5 entity lab4_1 is
6     GENERIC( clock_placa: positive := 50): -- 50MHz , 100 para o teste bench
7     PORT( clk,modo,pausa,rst: in STD_LOGIC;
8           y: out STD_LOGIC_VECTOR(6 downto 0);
9           a: out STD_LOGIC_VECTOR(3 downto 0));
10 end lab4_1;
11
12 architecture Behavioral of lab4_1 is
13     COMPONENT relógio IS
14         GENERIC( clock: positive := 50): --50MHz
15         Port ( clk,flag,rst : in std_logic; --flag serve para indicar se a contagem esta pausada ou nao , se 0 nao se 1 sim
16               seg_0: out integer range 0 to 9;
17               seg_1: out integer range 0 to 5;
18               min_0: out integer range 0 to 9;
19               min_1: out integer range 0 to 5;
20               hr_0: out integer range 0 to 9;
21               hr_1: out integer range 0 to 2);
22     END COMPONENT;
23
24     COMPONENT decodificador is
25         PORT( d : in integer;
26               y: out STD_LOGIC_VECTOR(6 downto 0));
27     END COMPONENT;
28
29     signal s_int_0: integer range 0 to 9;
30     signal s_int_1: integer range 0 to 9;
31     signal m_int_0: integer range 0 to 9;
32     signal m_int_1: integer range 0 to 9;
33     signal h_int_0: integer range 0 to 9;
34     signal h_int_1: integer range 0 to 2;
35     signal d_0 : integer range 0 to 9;
36     signal contador_anodo: std_logic_vector(2 downto 0) := "1110";
37 begin
38
39     cont_s: relógio GENERIC MAP (clock_placa) PORT MAP (clk,pausa,rst, s_int_0, s_int_1, m_int_0, m_int_1, h_int_0, h_int_1); --contador de segundos
40
41     d0: decodificador PORT MAP (d_0,y);
42     d_0 <= s_int_0 WHEN ( modo='0' and contador_anodo="1110") else
43           s_int_1 WHEN ( modo='0' and contador_anodo="0111") else
44           m_int_0 WHEN ( modo='0' and contador_anodo="1011") else
45           m_int_1 WHEN ( modo='0' and contador_anodo="1101") else -- MM :SS
46
47           m_int_0 WHEN ( modo='1' and contador_anodo="1110") else
48           m_int_1 WHEN ( modo='1' and contador_anodo="0111") else
49           h_int_0 WHEN ( modo='1' and contador_anodo="1011") else
50           h_int_1 WHEN ( modo='1' and contador_anodo="1101") else -- HH :SS
51     0;

```

```

56 process(clk)
57 --7 , 11 , 12 , 14
58 --0111 , 1011 , 1101 , 1110
59 variable contador_x: integer :=0;
60 begin
61
62 if(clk'event AND clk='1') then
63 contador_x:=contador_x+1;
64 if(contador_x=1000) then
65 contador_x:=0;
66 if(contador_anodo="1110") then
67 contador_anodo<="1101";
68 elsif(contador_anodo="1101") then
69 contador_anodo<="1011";
70 elsif(contador_anodo="1011") then
71 contador_anodo<="0111";
72 elsif(contador_anodo="0111") then
73 contador_anodo<="1110";
74 end if;
75 a<=contador_anodo;
76 end if;
77 end if;
78 end process;
79
80
81
82 end Behavioral;
83

```

FONTE: Os autores (2024)

FIGURA 2 – Código do componente “relógio”.

```

1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4
5 entity relógio is
6     GENERIC( clock: positive := 100); --50MHz
7     Port ( clk,flag,rst : in std_logic; --flag serve para indicar se a contagem esta pausada ou nao , se 0 nao se 1 sim
8           seg_0: out integer range 0 to 9;
9           seg_1: out integer range 0 to 5;
10          min_0: out integer range 0 to 9;
11          min_1: out integer range 0 to 5;
12          hr_0: out integer range 0 to 9;
13          hr_1: out integer range 0 to 2);
14 end relógio;
15
16 architecture Behavioral of relógio is
17
18 begin
19     process(clk,rst,flag)
20         variable contador: INTEGER:=0;
21         variable s0, s1, m0,m1,h0,h1: INTEGER:=0;
22     begin
23         if(rst='1') then
24             s0:=0;
25             s1:=0;
26             m0:=0;

```

```

27     m1:=0;
28     h0:=0;
29     h1:=0;
30     contador:=0;
31     elsif (clk'event AND clk='1' AND flag='0') then
32         contador:=contador+1;
33         if (contador = clock) then
34             s0:=s0+1;
35             if (s0=10) then
36                 s0:=0;
37                 s1:= s1+1;
38                 if (s1=6) then
39                     s1:= 0;
40                     m0:=m0+1;
41                     if (m0=10) then
42                         m0:=0;
43                         m1:= m1+1;
44                         if (m1=6) then
45                             m1:= 0;
46                             h0:=h0+1;
47                             if (h0=10) then
48                                 h0:=0;
49                                 h1:=h1+1;
50                                 if (h1=2 AND h0=3) then
51                                     h1:=0;
52                                     h0:=0;
53                                 end if;
54                             end if;
55                         end if;
56                     end if;
57                 end if;
58             end if;
59             contador:=0;
60         end if;
61     end if;
62     seg_0<=s0;
63     seg_1<=s1;
64     min_0<=m0;
65     min_1<=m1;
66     hr_0<=h0;
67     hr_1<=h1;
68 end process;
69 end Behavioral;
70

```

FONTE: Os autores (2024)

FIGURA 3 – Código do Componente “Codificador”.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  entity decodificador is
4      PORT( d: in integer;
5            y: out STD_LOGIC_VECTOR(6 downto 0));
6  end decodificador;
7
8  architecture Behavioral of decodificador is
9
10 begin
11
12     y <= "0000001" when d = 0 else --0
13         "1001111" when d = 1 else --1
14         "0010010" when d = 2 else --2
15         "0000110" when d = 3 else --3
16         "1001100" when d = 4 else --4
17         "0100100" when d = 5 else --5
18         "1100000" when d = 6 else --6
19         "0001111" when d = 7 else --7
20         "0000000" when d = 8 else --8
21         "0001100"; --9
22 end Behavioral;


```

FONTE: Os autores (2024)

2.2. Implementação do Test Bench e resultados


Para avaliar o funcionamento do circuito implementado acima, foi preparado algumas simulações utilizando *clock* em 1 ns e incrementando a cada 50 ciclos, ou seja cada 50 ns representam 1 s . As simulações ilustradas nas Figuras 4 à Figura 6 mostram a incrementação das unidades de contagem de tempo.

FIGURA 4 – Simulação do funcionamento da incrementação da unidade e dezena dos segundos.




FONTE: Os autores (2024).

FIGURA 5 – Simulação do funcionamento da incrementação da unidade dos minutos.



FONTE: Os autores (2024).


FIGURA 6 – Simulação do funcionamento da incrementação da dezena dos minutos e unidade das horas.



FONTE: Os autores (2024).

A seguir a simulação da Figura 7 demonstra o correto funcionamento da função '*pause*', que quando levada a nível lógico alto interrompe a contagem mas mantém o tempo que estava sendo marcado e assim que apagado retorna a contagem.


FIGURA 7 – Simulação do funcionamento da função '*pause*'.



FONTE: Os autores (2024).

Também foi avaliado o correto funcionamento da função '*reset*' que uma vez acionada retorna a contagem para 0h0min0seg, como mostrado na Figura 8.


FIGURA 8 – Simulação do funcionamento da função '*reset*'.



FONTE: Os autores (2024).

Por fim, é possível avaliar o esquemático do circuito na Figura 9.

FIGURA 8 – Esquemático do circuito.



FONTE: Os autores (2024).

3. CONCLUSÃO

Após a geração dos test bench e implementação no kit NEXYS 2 é possível concluir que, a contagem de eventos de clock se mostra mais uma vez com extrema importância para monitorar o tempo, e nesse caso conseguimos controlar o intervalo temporal a partir desse monitoramento de eventos. O estudo da saída de cada display se mostra relevante já que conseguimos atingir que cada vetor de display representa um valor específico a nível percepção humana. E a utilização de um componente se mostrou com a relevância a nível de código limpo e eficiente.