

UNIVERSIDADE FEDERAL DO PARANÁ SETOR DE TECNOLOGIAS CURSO DE ENGENHARIA ELÉTRICA

LUCAS FILUS RAMOS - GRR20202598 VITÓRIA MARIANA DA ROCHA GASINO - GRR20202564

TE351 DA – LABORATÓRIO 4

CURITIBA 2024



UNIVERSIDADE FEDERAL DO PARANÁ SETOR DE TECNOLOGIA CURSO DE ENGENHARIA ELÉTRICA

Lucas Filus Ramos Vitória Mariana da Rocha Gasino

TE 351 DA – LABORATÓRIO 3

Relatório técnico apresentado à disciplina Microeletrônica do Curso de Engenharia Elétrica do Setor de Tecnologia da Universidade Federal do Paraná, como parcial para completamento da disciplina.

Orientador: Sibilla Batista da Luz Franca.

CURITIBA 2024

	-
Sumário 1. INTRODUÇÃO	7
2. PROJETO 1 – Relógio Digital	7
2.1. Desenvolvimento do código	8
2.2. Implementação do Test Bench e resultados	12
3. CONCLUSÃO	15

1. INTRODUÇÃO

Este relatório tem como objetivo relatar o desenvolvimento de um relógio digital,utilizando VHDL, como parte da disciplina de Microeletrônica I. Nesse caso serão usados os conceitos como processos sequenciais para o monitorando os eventos do clock, bem como a utilização de mais de um componente para atingir o objetivo proposto.

2. PROJETO 1 – Relógio Digital

Para o desenvolvimento do relógio digital, foram desenvolvidos dois componentes(decodificador.vhd e contador.vhd) que foram utilizados na entidade top(lab4 1.vhd).

No 'contador', um processo realiza uma contagem a cada 1 Hz, onde quando atingido o valor de clock da placa (definido no código utilizando um *GENERIC*) a contagem incrementa uma unidade à variável 'seg_0' e é zerado o contador. Quando a variável 'seg_0' atinge o valor 10, é zerado o valor de 'seg_0' e do contador, e incrementa-se uma unidade em 'seg_1', que armazena o valor de dezena dos segundos. E o mesmo processo é repetido para as unidades e dezenas dos minutos e horas, sendo 'min_0' incrementada quando 'seg_1' atinge o valor 6, 'min_1' incrementada quando 'min_0' atinge o valor 10, 'hr_0' incrementada quando 'min_1' atinge o valor 6 e 'hr_1' incrementada quando 'hr_0' atinge o valor 10. Quando 'hr_1' atinge 2, o código verifica se 'hr_0' atingiu 3, caso sim, todos os valores e o contador são zerados. Além disso, esse componente recebe uma 'flag' para indicar se o switch de pausa está em valor alto ou baixo. Se estiver em valor alto, significa que o sistema está pausado e a contagem não é realizada.

Ademais, uma condicional no início da sequência da lógica verifica a entrada de reset, e toda vez que for acionada todos os sinais de tempo recebem '0', assim a partir desta condicional um segundo "elsif" inicia com a lógica da contagem de tempo.

No 'decodificador' foi realizado a codificação para o display BCD de sete segmentos, assim como realizado nos laboratórios anteriores.

No arquivo top, foi elaborada a indexação dos componentes e mapeamento das portas e dos *generics*, e dentro de um processo, foi realizada a multiplexação para para seleção dos anodos, alternando a cada 1000 ciclos de clock. Uma variável foi criada para que se pudesse alternar entre os anodos, onde a cada ciclo completo de contagem(1000 batidas do clock), o código entra em uma verificação com valor de *'contador_anodo'*, verifica e muda para o próximo valor possível de indexação de anodo na base decimal, e ao final atribuí esse valor à saída *'a'*. É importante destacar que foram utilizados os valores na base binária dos valores possíveis para a ativação do anodo, sendo eles : "0111", "1011", "1101" e "1110".

Além disso, foi solicitado dois modos de exibição: <a href="https://ht

2.1. Desenvolvimento do código

As figuras a seguir ilustram a entidade top e códigos de cada componente.

FIGURA 1 – Código da entidade top.

```
use IEEE.STD_LOGIC_1164.ALL:
    use ieee.numeric_std.all:
    --Por Enquanto sem pausa e sem rst
    entity lab4 1 is
       GENERIC( clock_placa: positive := 50): -- 50MHs , 100 para o teste bench
        PORT( clk,modo,pausa,rst: in STD_LOGIC:
           y: out STD_LOGIC_VECTOR(6 downto 0):
              a: out STD_LOGIC_VECTOR(3 downto 0)):
    end lab4_1:
    architecture Behavioral of lab4_1 is
       COMPONENT relogio IS
          GENERIC( clock: positive := 50): --50MHs
           Port ( clk,flag.rst : in std_logic: --flag serve para indicar se a contagem esta pausada ou nao , se 0 nao se 1 sim
5
                  seg_0: out integer range 0 to 9:
                  seg_1: out integer range 0 to 5:
                  min_0: out integer range 0 to 9:
9
                  min_1: out integer range 0 to 5:
0
                  hr_0: out integer range 0 to 9:
                  hr_1: out integer range 0 to 2):
1
       END COMPONENT:
2
2
       COMPONENT decodificador is
4
          PORT( d : in integer:
6
       y: out STD_LOGIC_VECTOR(6 downto 0)):
END COMPONENT:
8
9
       signal s_int_0: integer range 0 to 9:
0
       signal s_int_1: integer range 0 to 9:
       signal m_int_0: integer range 0 to 9:
2
       signal m_int_1: integer range 0 to 9:
        signal h_int_0: integer range 0 to 9:
        signal h_int_1: integer range 0 to 2:
        signal d_0 : integer range 0 to 9:
       signal contador_anodo: std_logic_vector(3 downto 0) := "1110";
    begin
8
       cont_s: relogio GENERIC MAP (clock_place) PORT MAP (clk,pausa.rst, s_int_0, s_int_1, m_int_0, m_int_1, h_int_0): --contador de segundos
9
0
2
       d0: decodificador PORT MAP (d_0,y):
       d_0 <= s_int_0 WHEN ( modo='0' and contador_anodo="1110") else
2
             s_int_1 WHEN ( modo='0' and contador_anodo="0111") else
             m_int_0 WHEN ( modo='0' and contador_anodo='1011") else
5
             m_int_1 WHEN ( modo='0' and contador_anodo="1101") else -- MM :SS
              m_int_0 WHEN ( modo='1' and contador_anodo="1110") else
              m_int_1 WHEN ( modo='1' and contador_anodo='0111') else
h_int_0 WHEN ( modo='1' and contador_anodo='1011') else
h_int_1 WHEN ( modo='1' and contador_anodo='1101') else -- HH :SS
```

```
process(clk)
        --7 , 11 , 13 , 14
--0111 , 1011 , 1101 , 1110
57
58
59
        variable contador_x: integer :=0:
60
61
        if(clk'event AND clk='l') then
62
       contador_x:=contador_x+1;
           if(contador_x=1000) then
64
              contador_x:=0:
65
              if(contador_anodo="1110") then
66
67
                 contador_anodo<="1101":
              elsif(contador_anodo="1101") then
68
                    contador_anodo<="1011":
69
70
              elsif(contador_anodo="1011") then
                    contador_anodo<="0111";
71
              elsif(contador_anodo="0111") then
72
72
                    contador_anodo<="1110";
              end if:
74
              a<=contador_anodo:
75
          end if:
76
77
       end if:
78
        end process:
79
80
81
     end Behavioral:
82
82
```

FONTE: Os autores (2024)

FIGURA 2 – Código do componente "relógio".

```
1 library IEEE;
     use IEEE.STD_LOGIC_1164.ALL;
  5
      entity relogio is
            GENERIC( clock: positive := 100); --50MHz
            Port ( clk,flag,rst : in std_logic; --flag serve para indicar se a contagem esta pausada ou nao , se 0 nao se 1 sim
  7
                    seg_0: out integer range 0 to 9;
  8
                    seg_1: out integer range 0 to 5;
 10
                   min_0: out integer range 0 to 9;
                    min_1: out integer range 0 to 5;
 11
                   hr_0: out integer range 0 to 9;
hr_1: out integer range 0 to 2);
 12
 13
     end relogio;
 14
     architecture Behavioral of relogio is
 17
 18
        process(clk,rst,flag)
 19
           variable contador: INTEGER:=0;
variable s0, s1, m0,m1,h0,h1: INTEGER:=0;
 20
 21
        begin
 22
           if(rst='l') then
 23
               s0:=0;
 24
               s1:=0;
 25
               m0:=0;
26
```

```
27
               ml:=0;
               h0:=0;
28
               h1:=0;
29
               contador:=0;
30
            elsif (clk'event AND clk='1' AND flag='0') then
32
               contador:=contador+1;
               if (contador = clock) then
33
                     s0:=s0+1;
34
                  if(s0=10) then
35
36
                     s0:=0;
                     sl:= sl+1;
37
                     if(sl=6) then
38
                        s1:= 0;
39
40
                         m0:=m0+1;
41
                         if(m0=10) then
                            m0:=0;
42
                            ml:= ml+1;
43
                            if(ml=6) then
44
                               ml:= 0;
h0:=h0+1;
if(h0=10) then
45
46
47
48
49
                                   hl:=hl+1;
                                   if(h1=2 AND h0=3) then
h1:=0;
50
51
                                      h0:=0;
52
                                   end if;
53
                               end if;
55
                            end if:
                         end if;
56
                     end if;
57
58
                  end if;
59
                  contador:=0;
              end if;
60
           end if;
61
62
        seg_0<=s0;
63
        seg_1<=s1;
        min_0<=m0;
64
        min_1<=m1;
hr_0<=h0;
65
66
        hr_1<=h1;
68
        end process;
     end Behavioral:
69
70
```

FONTE: Os autores (2024)

FIGURA 3 - Código do Componente "Codificador".

```
use IEEE.STD LOGIC 1164.ALL;
   entity decodificador is
3
      PORT( d: in integer;
4
            y: out STD_LOGIC_VECTOR(6 downto 0));
5
   end decodificador;
6
   architecture Behavioral of decodificador is
8
9
10
   begin
11
12
       y \le "0000001" when d = 0 else
            "1001111" when d = 1 else --1
13
            "0010010" when d = 2 else --2
14
            "0000110" when d = 3 else --3
15
            "1001100" when d = 4 else --4
16
            "0100100" when d = 5 else --5
17
            "1100000" when d = 6 else --6
18
            "0001111" when d = 7 else --7
19
            "00000000" when d = 8 else
20
            "0001100";
21
   end Behavioral;
```

FONTE: Os autores (2024)

2.2. Implementação do Test Bench e resultados

Para avaliar o funcionamento do circuito implementado acima, foi preparado algumas simulações utilizando *clock* em 1 ns e incrementando a cada 50 ciclos, ou seja cada 50 ns representam 1 s . As simulações ilustradas nas Figuras 4 à Figura 6 mostram a incrementação das unidades de contagem de tempo.

999.500 ns 1,499.500 ns 499,500 ns 0 ns 500 ns 1,000 ns 1,500 ns 2,000 ns 2,500 ns 堝 clk 🆺 seg_0 🆺 seg_1 The min_0 ₩ min_1 1₽ hr_0 1 hr_1 hr_1

FIGURA 4 – Simulação do funcionamento da incrementação da unidade e dezena dos segundos.

FONTE: Os autores (2024).



FIGURA 5 – Simulação do funcionamento da incrementação da unidade dos minutos.

FONTE: Os autores (2024).



FIGURA 6 – Simulação do funcionamento da incrementação da dezena dos minutos e unidade das horas.

FONTE: Os autores (2024).

A seguir a simulação da Figura 7 demonstra o correto funcionamento da função 'pause', que quando levada a nível lógico alto interrompe a contagem mas mantêm o tempo que estava sendo marcado e assim que apagado retorna a contagem.

FIGURA 7 – Simulação do funcionamento da função 'pause'.

ଅଧି dk


🖺 flag

ใ∰ seg_0

ใ∰ seg_1 1∰ min_0

l∰ min_1


Ղြ hr_0



FONTE: Os autores (2024).

Também foi avaliado o correto funcionamento da função 'reset' que uma vez acionada retorna a contagem para 0h0min0seg, como mostrado na Figura 8.


FIGURA 8 – Simulação do funcionamento da função 'reset'.



FONTE: Os autores (2024).

Por fim, é possível avaliar o esquemático do circuito na Figura 9.

FIGURA 8 – Esquemático do circuito.



FONTE: Os autores (2024).

3. CONCLUSÃO

Após a geração dos test bench e implementação no kit NEXYS 2 é possível concluir que, a contagem de eventos de clock se mostra mais uma vez com extrema importância para monitorar o tempo, e nesse caso conseguimos controlar o intervalo temporal a partir desse monitoramento de eventos. O estudo da saída de cada display se mostra relevante já que conseguimos atingir que cada vetor de display representa um valor específico a nível percepção humana. E a utilização de um componente se mostrou com a relevância a nível de código limpo e eficiente.