



Exercícios : Gestão da memória

Professor: Rogério Pereira Junior

rogerio.pereira@ifsc.edu.br

Baseado no conteúdo do livro “Sistemas Operacionais: Conceitos e Mecanismos” do Prof. Carlos A. Maziero (UFPR)

Capítulos 14 a 16

1. Explique a diferença entre endereços lógicos e endereços físicos e as razões que justificam o uso de endereços lógicos.
2. O que é uma MMU – Memory Management Unit?
3. Considerando a tabela de segmentos a seguir (com valores em decimal), calcule os endereços físicos correspondentes aos endereços lógicos 0:45, 1:100, 2:90, 3:1.900 e 4:200.

Segmento	0	1	2	3	4
Base	44	200	0	2.000	1.200
Limite	810	200	1.000	1.000	410

4. Considerando a tabela de páginas a seguir, com páginas de 500 bytes, informe os endereços físicos correspondentes aos endereços lógicos 414, 741, 1.995, 4.000 e 6.633, indicados em decimal.

página	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
quadro	3	12	6	–	9	–	2	–	0	5	–	–	–	7	–	1

Um tamanho de página de 500 bytes permite fazer os cálculos mentalmente, sem a necessidade de converter os endereços para binário e vice-versa, bastando usar divisões inteiras (com resto) entre os endereços e o tamanho de página. Exemplo:

$$\text{Página} = \left\lfloor \frac{\text{Endereço Lógico}}{500} \right\rfloor$$

$$\text{Deslocamento} = \text{Endereço} \bmod 500$$

$$\text{Endereço Físico} = (\text{Quadro} \times 500) + \text{Deslocamento}$$

5. Por que é necessário limpar o cache TLB após cada troca de contexto entre processos? **Pesquise se isso é necessário nas trocas de contexto entre threads.**
6. Explique o que é TLB, qual a sua finalidade e como é seu funcionamento.

7. Sobre as afirmações a seguir, relativas à alocação por páginas, indique quais são incorretas, justificando sua resposta:
- (a) Um endereço lógico com N bits é dividido em P bits para o número de página e N - P bits para o deslocamento em cada página.
 - (b) As tabelas de páginas multiníveis permitem mais rapidez na conversão de endereços lógicos em físicos.
 - (c) O bit de referência R associado a cada página é “ligado” pela MMU sempre que a página é acessada.
 - (d) O cache TLB é usado para manter páginas frequentemente usadas na memória.
 - (e) O bit de modificação M associado a cada página é “ligado” pelo núcleo sempre que um processo modificar o conteúdo da mesma.
 - (f) O cache TLB deve ser esvaziado a cada troca de contexto entre processos.
8. Um sistema de memória virtual paginada possui tabelas de página com três níveis e tempo de acesso à memória RAM de 100 ns. O sistema usa um cache TLB de 64 entradas com taxa estimada de acerto de 98% e tempo de consulta de 10 ns. Considerando que na ocorrência um cache miss a tabela de páginas terá de ser consultada, calcule o tempo médio estimado de acesso à memória pelo processador e explique seu raciocínio.
9. Como é organizado o espaço de memória de um processo?
10. Sobre as afirmações a seguir, relativas ao uso da memória RAM pelos processos, indique quais são incorretas, justificando sua resposta:
- (a) A área de memória TEXT contém o código-fonte a ser compilado e executado pelo processo.
 - (b) A área de memória DATA é usada para armazenar todas as variáveis e constantes usadas pelo processo.
 - (c) A área de memória HEAP é usada para as alocações dinâmicas de memória, sendo usada através de funções como malloc e free.
 - (d) A área de memória STACK contém as pilhas do programa principal e das demais threads do processo.
11. Explique as principais formas de alocação de variáveis.
12. Explique em que consiste a resolução de endereços nos seguintes momentos: codificação, compilação, ligação, carga e execução.
13. Explique o que é fragmentação externa. Quais formas de alocação de memória estão livres desse problema?
14. Explique o que é fragmentação interna. Quais formas de alocação de memória estão livres desse problema?
15. Em que consistem as estratégias de alocação first-fit, best-fit, worst-fit e next-fit?
16. Considere um sistema com processos alocados de forma contígua na memória. Em um dado instante, a memória RAM possui os seguintes “buracos”, em sequência e isolados entre si: 5K, 4K, 20K, 18K, 7K, 9K, 12K e 15K. Indique a situação final de cada buraco de memória após a seguinte sequência de alocações: 12K → 10K → 5K → 8K → 10K. Considere as estratégias de alocação first-fit, best-fit, worst-fit e next-fit.