

VELEUČILIŠTE U KARLOVCU

Karlovac University of Applied Sciences

Terasic DE1-SoC

Priručnik za postavljanje

Podizanje Linuxa na Cyclone V HPS-u — od SD kartice do ljuske

Izrađeno na Veleučilištu u Karlovcu

Vedran Vyroubal • Veleučilište u Karlovcu

30. rujna 2026.

VELEUČILIŠTE U KARLOVCU

Karlovac University of Applied Sciences

O ovom priručniku

Praktični vodič za podizanje Linuxa na hard procesorskom sustavu Terasic DE1-SoC i njegovu uporabu za ugradbeni i FPGA razvoj — zapisivanje kartice, serijska konzola, prvo podizanje, cross-compile te izrada i rekonfiguracija vlastitih FPGA dizajna.

Autor	Vedran Vyroubal
Kontakt	vedran.vyroubal [at] vuka.hr
Ustanova	Veleučilište u Karlovcu Karlovac University of Applied Sciences
Adresa	Trg J. J. Strossmayera 9, 47000 Karlovac, Hrvatska
Datum	30. rujna 2026.

Izrađeno na Veleučilištu u Karlovcu (Karlovac University of Applied Sciences).

Sadržaj

Pregled	3
1 Što vam treba	3
2 Nabavite sliku	3
2.1 Opcija A — preuzimanje gotove slike (release, najbrže)	3
2.2 Opcija B — izgradnja iz izvornog koda (ovaj repozitorij)	3
3 Zapišite microSD karticu	4
3.1 Opcija A — balenaEtcher (svi OS-ovi)	4
3.2 Opcija B — dd (Linux / macOS)	4
4 Postavite prekidač načina podizanja	4
5 Spojite i uključite	5
6 Otvorite serijsku konzolu	5
7 Prvo podizanje i prijava	5
8 Mreža i SSH	6
9 U-Boot prompt	6
10 Cross-compile za pločicu	7
11 Izradite vlastiti FPGA dizajn	7
11.1 Nabava alata	7
12 Promjena FPGA programabilne logike	8
13 Rješavanje problema	9

Pregled

Vodič od nule za pokretanje modernog Linuxa na hard procesorskom sustavu (HPS) pločice DE1-SoC i dobivanje ljuske preko serijske veze i SSH-a — temelj za ugradbeni i FPGA razvoj na pločici. Na kraju ćete imati **Debian 13 (trixie)** na **mainline Linuxu 6.12**, serijsku konzolu na 115200 8N1 i SSH pristup, uz FPGA programabilnu logiku konfiguriranu pri podizanju. Slika je bez grafičkog sučelja (headless); radite preko serijske konzole i SSH-a.

1 Što vam treba

Većina toga dolazi u kutiji; jedino što ćete možda morati nabaviti su microSD kartica i čitač kartica.

- **DE1-SoC pločica + napajanje** — 12 V adapter (barrel-jack) isporučen s pločicom.
- **microSD kartica, ≥ 2 GB** — slika je $\sim 1,8$ GB i raste do veličine kartice. Svi podaci na njoj bit će izbrisani.
- **čitač microSD kartica** — USB čitač ili ugrađeni utor.
- **USB kabel (konzola)** — za UART-to-USB priključak pločice (Silicon Labs CP210x most).
- **Ethernet kabel** (opcionalno) — na mrežu s DHCP-om, za SSH i internet.
- **Linux računalo za izgradnju** (opcionalno) — samo ako sliku želite izgraditi iz izvornog koda umjesto zapisati gotovu: Debian/Ubuntu x86-64 stroj ili bilo koji Linux x86-64 stroj s Dockerom.

Softver na vašem računalu: alat za zapisivanje SD kartice ([balenaEtcher](#), ili `dd` na Linuxu/macOS-u); serijski terminal (minicom, picocom, screen; PuTTY ili Tera Term na Windowsu); te Silicon Labs CP210x VCP upravljački program ako vaš OS ne prepozna konzolni priključak automatski.

2 Nabavite sliku

Ovaj repozitorij gradi sliku iz izvornog koda — Debian 13 + Linux 6.12 s hibridnim lancem podizanja (provjereni tvornički preloader/U-Boot uz mainline jezgru i Debian korisnički prostor). **Quartus vam ne treba:** prevedeni FPGA bitstream (`soc_system.rbf`) nalazi se u repozitoriju.

2.1 Opcija A — preuzimanje gotove slike (release, najbrže)

Preuzmite `de1soc-debian13-6.12.img.xz` i `SHA256SUMS.txt` s [najnovijeg izdanja](#) na GitHubu, provjerite i raspakirajte sliku:

```
sha256sum -c SHA256SUMS.txt --ignore-missing # -> de1soc-debian13-6.12.img.xz: OK
unxz de1soc-debian13-6.12.img.xz             # -> de1soc-debian13-6.12.img
```

Zatim zapišite `de1soc-debian13-6.12.img` (sljedeći odjeljak). ([balenaEtcher](#) može zapisati i izravno `.img.xz`.)

2.2 Opcija B — izgradnja iz izvornog koda (ovaj repozitorij)

Na Debian/Ubuntu x86-64 računalu s pristupom internetu:

```
git clone --recurse-submodules https://github.com/vvyroubal/de1-soc.git DE1-SoC
cd DE1-SoC/hps/newimage
make deps      # jednokratno: instalira alate za izgradnju (koristi sudo/apt)
make all       # gradi jezgru + Debian rootfs, sastavlja sliku
# rezultat: image/de1soc-debian13-6.12.img
```

Na bilo kojem drugom Linux x86-64 računalu make `docker-build` gradi istu sliku unutar Docker spremnika umjesto `make deps + make all` (računalu trebaju samo Docker i `qemu-arm` registriran za ARM emulaciju; cilj to provjerava i objašnjava). Izgradnja traje otprilike 15–20 minuta. Izvorni kod jezgre je plitki (`shallow`) git submodule vezan na oznaku `v6.12`; ako ste klonirali bez `--recurse-submodules`, make ga inicijalizira za vas. Detalji su u `hps/newimage/README.md`.

Zadržite referentnu kopiju

Provjereno-ispravnu sliku zadržite netaknutom kao referencu; uvijek zapisujte kopiju.

3 Zapišite microSD karticu

Zapišite cijelu `.img` datoteku na sirovu karticu — ne na particiju i ne kao datoteke.

Upozorenje o gubitku podataka

Zapisivanje prebrisuje cijeli ciljani uređaj. Odabir pogrešnog diska izbrisat će ga. Prepoznajte karticu po točnoj veličini i prvo odspojite druge vanjske diskove. Uz `dd`, svaki put dvaput provjerite naziv uređaja.

3.1 Opcija A — balenaEtcher (svi OS-ovi)

Flash from file → odaberite `.img` → *Select target* (microSD kartica, potvrdite veličinu) → *Flash*. Etcher automatski provjerava zapis.

3.2 Opcija B — dd (Linux / macOS)

```
# Linux: pronadite karticu po velicini (npr. /dev/sdX ili /dev/mmcblkN)
lsblk
sudo umount /dev/sdX*          # odmontirajte automatski montirane particije
sudo dd if=de1soc-debian13-6.12.img of=/dev/sdX bs=4M conv=fsync status=progress
sync
```

```
# macOS: koristite sirovi rdisk cvor i prvo odmontirajte
diskutil list
diskutil unmountDisk /dev/diskN
sudo dd if=de1soc-debian13-6.12.img of=/dev/rdiskN bs=4m
sync
```

Provjera ispravnosti

Stvarno zapisivanje slike od ~1,8 GB traje minutama, ne sekundama. Ako se `dd` vrati gotovo istog trena, nije stigao do fizičke kartice — ponovno provjerite naziv uređaja.

4 Postavite prekidač načina podizanja

DE1-SoC ima mali blok DIP prekidača (`SW10`) koji preko `MSEL[4:0]` pinova postavlja način konfiguracije FPGA-a. Linux slika zahtijeva da U-Boot konfigurira FPGA, pa svih pet MSEL bitova mora biti **0**.

Obavezna postavka

Postavite SW10 na **MSEL[4:0] = 00000** (svih pet MSEL pozicija na stranu "0" — provjerite oznake na pločici / korisnički priručnik za smjer koji je 0).

Pri podizanju U-Boot učitava FPGA dizajn (soc_system.rbf) preko pasivnog (FPP) puta. U bilo kojem drugom MSEL načinu FPGA se sam konfigurira iz ugrađene flash memorije, dizajn se neće podudarati i jezgra se može zablokirati rano tijekom prepoznavanja uređaja. Podizanje HPS-a sa SD-a bira se zasebno (BSEL) i ne ovisi o MSEL-u.

5 Spojite i uključite

1. Umetnite microSD karticu u utor na donjoj strani pločice (HPS strana), do kraja.
2. Spojite konzolni USB kabel s UART-to-USB priključka pločice na računalo.
3. Opcionalno: spojite Ethernet kabel za SSH/mrežu.
4. Priključite napajanje — ali otvorite serijski terminal (sljedeći odjeljak) *prije* uključivanja, da uhvatite cijeli log podizanja.

6 Otvorite serijsku konzolu

HPS konzola radi na **115200 baud, 8N1, bez kontrole toka**. Prvo pronađite kao koji se priključak CP210x most prijavio:

```
# Linux
ls /dev/ttyUSB*      # ili: dmesg | grep -i cp210
# macOS
ls /dev/tty.usbserial* # ili /dev/tty.SLAB_USBtoUART
# Windows: Upravitelj uređaja -> Ports (COM & LPT) -> Silicon Labs CP210x
```

Dva priključka?

Most je dvokanalni i prijavljuje *dva* serijska priključka. HPS konzola je na jednom od njih (obično onom s nižim brojem, npr. ttyUSB0). Ako jedan ne prikazuje ništa pri podizanju, probajte drugi.

```
minicom -b 115200 -D /dev/ttyUSB0
picocom -b 115200 /dev/ttyUSB0
screen /dev/ttyUSB0 115200
# Windows: PuTTY -> Serial, COMn, 115200 (ili Tera Term)
```

Napomena

Na Linuxu vaš korisnik treba pristup serijskom priključku: `sudo usermod -aG dialout $USER`, zatim se odjavite i ponovno prijavite.

7 Prvo podizanje i prijava

Uključite pločicu. Uz zapisanu karticu i MSEL na 00000, sama se podiže kroz: Boot ROM → tvornički preloader (inicijalizacija SDRAM-a) → tvornički U-Boot (pokreće u-boot.scr: učitava FPGA dizajn, zatim jezgru) → jezgra → Debian prijava. Trebali biste vidjeti:

```
=== DE1-SoC Debian 13 / Linux 6.12 ===
u-boot.scr: loading GHRD soc_system.rbf into the FPGA fabric
FPGA configured with soc_system.rbf
...
de1-soc-debian login:
```

Prijavite se zadanim računom slike:

```
korisnik: debian
lozinka: temppwd # lozinka root racuna je takoder temppwd
```

Napravite ovo prvo

Odmah promijenite zadane lozinke naredbom `passwd` — zadane vrijednosti su javno poznate.

Pri prvom pokretanju, da korijenski datotečni sustav proširite na cijelu karticu:

```
sudo /usr/local/sbin/expand-rootfs.sh && sudo reboot
```

Ugrađeno i spremno za uporabu

Slika donosi nekoliko pogodnosti odmah: **izvorni C lanac alata** (`gcc`, `make`) pa se mali programi prevode na samoj pločici (vidi *Cross-compile za pločicu*); **podršku za USB kameru** — priključite UVC web-kameru ili Sony PlayStation Eye (`gspca/ov534`) u USB-OTG priključak i pojavljuje se kao `/dev/video0` za V4L2 snimanje; te **rekonfiguraciju FPGA-a tijekom rada** iz Linuxa (vidi *Promjena FPGA programabilne logike*).

8 Mreža i SSH

Ethernet sučelje zove se `end0` (ime koje mu daje jezgra; ne `eth0`). Postavljeno je na DHCP, a SSH poslužitelj se pokreće pri podizanju. Kad Ethernet dobije adresu, možete odspojiti serijski kabel.

```
# na pločici
ip addr show end0 # potražite inet adresu
# s vaseg racunala
ssh debian@de1-soc-debian # po imenu racunala, ili koristite IP adresu
```

Nema DHCP-a / izravna veza?

Kod izravnog spajanja pločice na računalo: dodijelite statičke IP adrese na oba kraja veze (ista podmreža), postavite zadani pristupnik pločice na računalo te na uzlaznom sučelju računala omogućite IP prosljeđivanje + NAT za dijeljenje interneta.

9 U-Boot prompt

Rijetko vam treba, ali U-Boot je mjesto gdje mijenjate ponašanje podizanja — argumente jezgre, učitavanje drugog FPGA dizajna, druge izvore podizanja. Pritisnite bilo koju tipku tijekom odbrojavanja “Hit any key to stop autoboot”; pregledavajte i mijenjajte s `printenv`, `setenv`, `saveenv`; nastavite s `boot`. Korijenski sustav je treća particija (`/dev/mmcb1k0p3`); FAT boot particija je prva. `u-boot.scr` (učitan s FAT particije) postavlja `mmcroot` i učitava `soc_system.rbf`, pa ponašanje podizanja obično mijenjate uređivanjem te skripte, a ne spremljenog okruženja.

```
# pregledajte okruženje / korijenski uredaj koji skripta odabire
printenv mmcroot # -> /dev/mmcb1k0p3
```

10 Cross-compile za pločicu

HPS je 32-bitni ARM Cortex-A9 koji pokreće hard-float Debian (armhf).

```
# Debian/Ubuntu domaćin: instalirajte lanac alata
sudo apt install gcc-arm-linux-gnueabi g++-arm-linux-gnueabi
arm-linux-gnueabi-gcc --version
```

```
# prevedite, zatim kopirajte na pločicu i pokrenite
arm-linux-gnueabi-gcc -O2 -o hello hello.c
scp hello debian@de1-soc-debian:~
ssh debian@de1-soc-debian ./hello
```

Uskladite s bibliotekama na cilju

Slika je Debian 13 (glibc 2.41). Gradite lancem alata iste ili starije generacije; puno noviji lanac alata može se povezati sa simbolima glibc-a kojih na pločici nema (version 'GLIBC_2.xx' not found pri pokretanju). Za male alate povezujte statički (-static); za veće aplikacije gradite prema sysrootu kopiranim s pločice (--sysroot). Slika dolazi s predinstaliranim gcc i make, pa male programe možete prevoditi izravno na pločici (za puni komplet alata dodajte apt install build-essential).

Za izgradnju kernel modula koristite stablo izvornog koda jezgre koje gradi ovaj repozitorij (odgovara 6.12.0):

```
make ARCH=arm CROSS_COMPILE=arm-linux-gnueabi- \
-C hps/newimage/kernel/linux-6.12 M=$(pwd) modules
```

11 Izradite vlastiti FPGA dizajn

Programabilna logika nalazi se u Cyclone V SoC-u (5CSEMA5F31C6). Dizajnirajte je u Intel Quartus Prime s Platform Designerom, izvezite sirovi bitstream (.rbf) i stavite ga na karticu da U-Boot konfigurira FPGA pri podizanju. Referentni dizajn i recept koji je proizveo isporučeni soc_system.rbf nalaze se u fpga/hps_ghrd/ (vidi njegov README).

11.1 Nabava alata

- **Quartus Prime Lite Edition** — besplatno izdanje (bez potrebe za licencom) koje podržava Cyclone V. Preuzmite ga s dobavljačevog centra za preuzimanje FPGA softvera: povijesno *Intel FPGA Software Download Center* (fpgasoftware.intel.com); otkako je Altera izdvojena iz Intela (2024.–2025.) posluhuje se s [altera.com](https://www.altera.com) — potražite “Quartus Prime Lite download”. Tijekom instalacije uključite **podršku za Cyclone V uređaje**.
- **Referentni dizajn (GHRD)** — u ovom repozitoriju na fpga/hps_ghrd/ i na DE1-SoC System CD-u; preporučena polazna točka.

Quartus vam ne treba za pokretanje slike

Prevedeni bitstream nalazi se u repozitoriju (hps/newimage/fpga/soc_system.rbf). Quartus je potreban samo za *ponovnu izgradnju ili izmjenu* programabilne logike.

Krenite od referentnog dizajna

Nemojte kretati od praznog projekta. Golden Hardware Reference Design (GHRD) — ispravan DE1-SoC projekt s točnim uređajem, top-level modulom, dodjelama pinova i HPS/DDR3

postavkom — nalazi se u `fpga/hps_ghrd/`. Mijenjajte njega umjesto da radite iznova. Potpuni recept `qsys-generate` → `compile` → `quartus_cpf` je u `fpga/hps_ghrd/README.md`.

```
# regenerirajte Qsys sustav, prevedite, pa pretvorite .sof -> sirovi NEKOMPRIMIRANI .rbf
cd fpga/hps_ghrd
qsys-generate de1_soc.qsys --synthesis=VERILOG
quartus_sh --flow compile de1_soc_top_v2
quartus_cpf -c -o bitstream_compression=off \
    output_files_v2/de1_soc_top_v2.sof soc_system.rbf
cp soc_system.rbf ../../hps/newimage/fpga/soc_system.rbf
```

Bitstream ide na FAT boot particiju kao `soc_system.rbf`, kojeg učitava `u-boot.scr`. Zamjena kartice: isključite → kartica u čitač → zamijenite `soc_system.rbf` → kartica natrag → uključite. (Za `MSEL=00000/FPP` .rbf mora biti **nekomprimiran**, ~7 MB — vidi upozorenje niže.)

Držite bitstream i device tree usklađenima

Ako mijenjate koje periferije postoje ili njihove adrese, ažurirajte device tree jezgre (`socfpga.dtb` na FAT particiji). Jezgra čiji device tree upućuje na hardver u programabilnoj logici kojeg nema u učitanoj bitstreamu može se zablokirati tijekom prepoznavanja upravljačkih programa.

12 Promjena FPGA programabilne logike

Programabilnu logiku na ovoj slici možete promijeniti na dva načina:

- **Pri podizanju** — U-Bootov `u-boot.scr` učitava `soc_system.rbf` s FAT particije preko FPP puta. Zamijenite tu datoteku na FAT particiji (gore) i ponovno podignite sustav; promjena je trajna.
- **Tijekom rada iz Linuxa** — `fpga-load.sh` reprogramira logiku bez ponovnog podizanja (vidi niže). Promjena traje do sljedećeg podizanja, kada U-Boot ponovno učitava `soc_system.rbf`.

.rbf mora biti nekomprimiran

Uz `MSEL=00000` HPS konfigurira FPGA preko pasivnog (FPP) puta, koji ima onemogućenu kompresiju. Komprimirani .rbf (`-o bitstream_compression=on`) se prenese, ali ga FPGA ne može raspakirati, pa se konfiguracija nikad ne dovrši (`err=-110`). Generirajte ga nekomprimirano: `quartus_cpf -c -o bitstream_compression=off design.sof design.rbf`. Provjera: nekomprimirana Cyclone V (5CSEMA5) slika je ~7 MB; datoteka od ~2 MB je komprimirana.

Rekonfiguracija iz Linuxa tijekom rada (bez ponovnog podizanja)

Programabilnu logiku možete rekonfigurirati i tijekom rada iz HPS-a. Mainline Linux nema ugrađeno korisničko sučelje za overlaye, pa ova slika automatski učitava modul `dtbocfg` (koji daje `/sys/kernel/config/device-tree/overlays`) i sadrži `/usr/local/sbin/fpga-load.sh`. On primjenjuje device-tree overlay na `/soc/base_fpga_region` koji imenuje bitstream u `/lib/firmware` (overlay se prevodi na pločici predinstaliranim `dtc-om`), pa FPGA Manager programira logiku. Dva demo dizajna spremna su za učitavanje u `/lib/firmware/designs/`:

```
sudo fpga-load.sh --name designs/marquee.rbf # "debian 13" klizi po HEX5..HEX0
sudo fpga-load.sh --name designs/countdown.rbf # odbrojava 100 -> 0 na HEX2..HEX0
cat /sys/class/fpga_manager/fpga0/state      # -> operating
sudo fpga-load.sh -u                          # uklanja overlay
```

Za vlastiti dizajn predajte .rbf: `sudo fpga-load.sh my_design.rbf` kopira ga u `/lib/firmware/fpga.rbf` i učitava; `--link my_design.rbf` umjesto kopiranja stvara simboličku poveznicu; a `--name <datoteka>` učitava bilo koju datoteku u `/lib/firmware` po imenu. `sudo fpga-load.sh -s` prikazuje što je učitano. .rbf mora biti nekomprimiran u svakom slučaju. Vidi `fpga/fpga-load/`.

Ovo radi za bilo koji dizajn, uključujući one koji izlažu memorijski mapirane podređene jedinice HPS-u preko FPGA mostova: FPGA regija onemogućuje mostove prije reprogramiranja i ponovno ih omogućuje nakon toga, pa se strana fabrika ponovno sinkronizira bez zablokiranja HPS-a.

Ova slika je bez grafičkog sučelja (nema VGA framebuffera — mainline jezgra nema `altvipfb` upravljački program), pa nema aktivnog prikaza koji bi se poremetio pri promjeni programabilne logike, kakav je postojao na staroj desktop slici.

13 Rješavanje problema

Simptom	Vjerojatni uzrok i rješenje
Ništa na serijskoj konzoli	Pogrešan priključak (probajte drugi CP210x kanal, npr. <code>ttyUSB1</code>), pogrešan baud (mora biti 115200), niste u grupi <code>dialout</code> , upravljački program nije instaliran ili je kabl u krivom USB priključku.
Iskrivljeni znakovi	Nepodudaranje bauda — postavite točno 115200 8N1, bez kontrole toka.
U-Boot radi, zaglavi se odmah nakon <code>Starting kernel...</code>	MSEL nije 00000, pa FPGA-u nedostaje dizajn koji jezgra očekuje. Postavite <code>MSEL[4:0]=00000</code> i ponovno uključite.
Nema podizanja / vrti se u krug / “card did not respond”	Slika nije ispravno zapisana. Ponovno zapišite i provjerite; potvrdite da je kartica do kraja umetnuta.
<code>hostnamectl</code> : “Failed to connect to bus”	D-Bus ne radi — na starijoj slici: <code>sudo apt install -y dbus</code> ; trenutna slika ga već uključuje.
<code>journalctl</code> : “insufficient permissions”	<code>sudo usermod -aG systemd-journal debian</code> i ponovna prijava (trenutna slika to već radi).
Sat/vrijeme je netočno	Pločica nema RTC; vrijeme se postavlja preko NTP-a kad dobije mrežu (<code>systemd-timesyncd</code>).
<code>err=-110</code> pri primjeni FPGA Managera	.rbf je komprimiran. Ponovno generirajte nekomprimirano: <code>quartus_cpf -c -o bitstream_compression=off design.sof design.rbf</code> .
Nema IP adrese na <code>end0</code>	Provjerite ima li mreža DHCP; provjerite <code>ip addr</code> ili postavite statičku adresu.