1. 判断以下描述更符合 SRAM 还是 DRAM, 还是都符合.

	SRAM	DRAM
(1)访问速度更快		
(2)每比特需要的晶体管数目少		
(3)单位容量造价更便宜		
(4)常用作主存		
(5)需要定期刷新		
(6)断电后失去存储的信息		
(7)支持随机访问		

- 2. 已知一个双面磁盘有 2 个盘片、10000 个柱面,每条磁道有 400 个扇区,每个扇区容量为 512 字节,则它的存储容量是______GB
- 3. 已知一个磁盘的平均寻道时间为 6ms, 旋转速度为 7500RPM, 那么它的平均访问时间 大约为_____ms
- 4. 已知一个磁盘每条磁道平均有 400 个扇区,旋转速度为 6000RPM,那么它的平均传送时间大约为_____ms
- 5. 考虑如下程序

```
for (int i = 0; i < n; i++) {
    B[i] = 0;
    for (int j = 0; j < m; j++)
        B[i] += A[i][j];
}</pre>
```

判断以下说法的正确性

- () 对于数组 A 的访问体现了时间局部性。
- () 对于数组 A 的访问体现了空间局部性。
- () 对于数组 B 的访问体现了时间局部性。
- () 对于数组 B 的访问体现了空间局部性。
- 6. 高速缓存
 - a) 一个容量为 8K 的直接映射高速缓存,每一行的容量为 32B,那么它有____组, 每组有____行。
 - b) 一个容量为8K的全相联映射高速缓存,每一行的容量为32B,那么它有____组, 每组有____行。
 - c) 一个容量为 8K 的 4 路组相联映射高速缓存,每一行的容量为 32B,那么它有_____ 组,每组有____行。
 - d) 一个容量为 16K 的 4 路组相联高速缓存,每一行的容量为 64B,那么一个 16 位地址 0xCAFE 应映射在第____组内。
- 7. 判断以下说法的正确性
 - () 保持块大小与路数不变,增大组数,命中率一定不会降低。
 - () 保持总容量与块大小不变,增大路数,命中率一定不会降低。
 - () 保持总容量与路数不变,增大块大小,命中率一定不会降低。
 - () 使用随机替换代替 LRU,期望命中率可能会提高。

8. 有以下定义:

```
// 以下都是局部变量
int i, j, temp, ians;
int *p, *q, *r;
double dans;
// 以下都是全局变量
int iMat[100][100];
double dMat[100][100];
// 以下都是函数
int foo(int x);
```

如果将下列左侧代码优化为右侧代码,有没有可能有副作用?如果有请说明.

```
(1) | ians = 0;
                                    ians = 0;
    for (j = 0; j < 100; j++)
                                    for (i = 0; i < 100; i++)
        for (i = 0; i < 100; i++)
                                       for (j = 0; j < 100; j++)
           ians += iMat[i][j];
                                          ians += iMat[i][j];
(2)
    dans = 0;
                                    dans = 0;
    for (j = 0; j < 100; j++)
                                    for (i = 0; i < 100; i++)
        for (i = 0; i < 100; i++)
                                       for (j = 0; j < 100; j++)
                                           dans += dMat[i][j];
           dans += dMat[i][j];
(3)
    for (i = 0;i < foo(100);i++)
                                    temp = foo(100);
        ians += iMat[0][i];
                                    for (i = 0; i < temp; i++)
                                       ians += iMat[0][i];
(4)
    *p += *q;
                                    temp = *q + *r;
    *p += *r;
                                    *p += temp;
```

9. 假设已有声明 int i, int sum, int *p, int *q, int *r, const int n = 100, float a[n], float b[n], float c[n], int foo(int), void bar(), 以下哪种优化编译器总是可以进行?

```
for(i = 0; i < n; ++i){
Α
                                      float temp;
        a[i] += b[i];
                                      for(i = 0; i < n; ++i){
        a[i] += c[i];
                                         temp = b[i] + c[i];
    }
                                         a[i] += temp;
В
    *p += *q;
                                      int temp;
                                      temp = *q + *r;
     *p += *r;
                                      *p += temp;
С
     for(i = 0; i < n; ++i)
                                      int N = n * 4;
                                      for(i = 0; i < N; i += 4)
        sum += i*4;
                                         sum += i;
D
    for(i = 0; i < foo(n); ++i)</pre>
                                      int temp = foo(n);
                                      for(i = 0; i < temp; ++i)</pre>
        bar();
                                         bar();
```

10. 阅读下列 C 代码以及它编译生成的汇编语言

```
long func() {
  long ans = 1;
  long i;
  for (i = 0; i < 1000; i += 2)
      ans = ans ?? (A[i] ?? A[i+1]);
   return ans;
func:
  movl $0, %edx
  movl $1, %eax
  leaq A(%rip), %rsi
  jmp .L2
.L3:
  movq 8(%rsi,%rdx,8), %rcx // 2 cycles
  ?? (%rsi,%rdx,8), %rcx // k + 1 cycles
                        // k cycles
  ?? %rcx, %rax
  addq $2, %rdx
                        // 1 cycles
.L2:
  jle .L3
  rep ret
```

该程序每轮循环处理两个元素。在理想的机器上(执行单元足够多),每条指令消耗的时间周期如右边所示。

- (1) 当问号处为乘法时, k = 8。此时这段程序的 CPE 为_____
- (2) 当问号处为加法时, k = 1。此时这段程序的 CPE 为____

11.k * k循环展开在k很大时反而可能获得较差的效果,这是因为k很大时会导致

得分

第五题(15分)

Cache 为处理器提供了一个高性能的存储器层次框架。下面是一个 8 位存储器地址引用的列表(地址单位为字节,地址为 10 进制表示):

3, 180, 43, 2, 191, 88, 190, 14, 181, 44

1. 考虑如下 cache (S=2, E=2),每个 cache block 大小为 2 个字节。假设 cache 初始状态为空,替换策略为 LRU。请填补下表: (Tag 使用二进制格式; Data 使用十进制格式,例: M[6-7]表示地址 6 和 7 对

应的数据)

SET	0
SET	1

	V	Tag	Data	V	TAG	Data
	1			1		
Ī	1			1		

共命中 次,分别访问地址 (地址用 10 进制表示)

- 2. 现在有另外两种直接映射的 cache 设计方案 C1 和 C2,每种方案的 cache 总大小都为 8 个字节, C1 块大小为 2 个字节, C2 块大小为 4 个字节。假设从内存加载一次数据到 cache 的时间为 25 个周期,访问一次 C1 的时间为 3 个周期,访问一次 C2 的时间为 5 个周期。
 - a) 针对第一问的地址访问序列,哪一种 cache 的设计更好?
 - b) 请分别给出两种 cache 访问第一问地址序列的总时间,以及 miss rate。

3. 现在考虑另外一个计算机系统。在该系统中,存储器地址为32位,并采用如下的cache:

Cache datasize	Cache block size	Cache mode	
32 KiB	8 Bytes	直接映射	

此 cache 至少要占用_____Bytes. (datasize + (valid bit size + tag size) * blocks)