



Informatikos fakultetas

SKAITMENINĖS LOGIKOS PRADMENYS

Individualios užduoties Nr. 109

Atliko: Vytenis Kriščiūnas gr. Stud. IFF-1/1

Primėmė: dėst. Stasys Maciulevičius

Kaunas, 2022

TURINYS

1. ILIUSTRACIJŲ SĄRAŠAS	3
2. ĮVADAS	4
3. NAGRINĖJAMOS TEORINĖS DARBO PRIELAIIDOS	5
4. INDIVIDUALIOS UŽDUOTIES PROJEKTAVIMO ETAPAI.....	7
4.1 SKAITILIAI.....	7
4.2 M1 SKAITIKLIO VHDL KODAS.....	7
4.3 M2 SKAITIKLIO VHDL KODAS.....	7
4.4 M3 SKAITIKLIO VHDL KODAS.	8
4.5 JM1 SKAITIKLIO NUSTATYMO Į NULINĘ BŪSENĄ SĄLYGOS SKAIČIAVIMAS.	9
4.6 JM1 SKAITIKLIO VHDL KODAS.	9
4.7 JM2 NUSTATYMO Į NULINĘ BŪSENĄ SĄLYGOS SKAIČIAVIMAS.	10
4.8 JM2 SKAITIKLIO VHDL KODAS.	11
4.9 MODEL SIM TESTAI.	12
4.10 MODEL SIM PROGRAMINĖS ĮRANGOS GAUTI REZULTATAI.	13
4.11 RTL HIERARCHINĖ REALIZALICJA.	14
5. IŠVADOS	16

1. ILIUSTRACIJŲ SĄRAŠAS

1 pav. Trigerių skaičiaus radimo formulė.....	5
2 pav. Asichroninis skaitiklis.....	5
3 pav. JM1 skaitiklio vidinio perkrovimo sąlygos skaičiavimo formulė.....	6
4 pav. JM2 skaitiklio vidinio perkrovimo sąlygos skaičiavimo formulė.....	6
5 pav. skaitikliai	7
6 pav. M1 skaitiklio VHDL kodas	7
7 pav. M2 skaitiklio VHDL kodas	8
8 pav. M3 skaitiklio VHDL kodas	9
9 pav. JM1 nustatymo į nulinę būseną sąlygos skaičiavimas	9
10 pav. JM1 skaitiklio VHDL kodas	10
11 pav. JM2 nustatymo į nulinę būseną sąlygos skaičiavimas	11
12 pav. JM2 skaitiklio VHDL kodas	12
13 pav. Testavimo direktyvos	13
14 pav. M1 skaitiklio ModelSim rezultatai	13
15 pav. M2 skaitiklio ModelSim rezultatai	13
16 pav. M3 skaitiklio ModelSim rezultatai	14
17 pav. JM1 skaitiklio ModelSim rezultatai	14
18 pav. JM2 skaitiklio ModelSim rezultatai	14
19 pav. Symplify Pro JM1 skaitiklio schema	14
20 pav. Symplify Pro JM2 skaitiklio schema	15

2. ĮVADAS

Šio individualaus darbo tikslas buvo išmokyti įvairių skaitiklių ir daliklių veikimo principus, suprasti jų realizavimą VHDL kalboje, įsigilinti į projektavimo ir taikymo galimybes. Atliekant užduotis patikrinti skaitiklių ir daliklių veikimą simuliacijoje ir programuojamos logikos schemose. Remiantis pateiktais pavyzdžiais teorinėje medžiagoje pilnai atlikti priskirtą individualią užduotį.

3. NAGRINĖJAMOS TEORINĖS DARBO PRIELAIIDOS


Siekdamas atlikti individualią užduotį turėjau išnagrinėti teorinę šio darbo dalį. Teorinėje medžiagoje išsiaiškinau, kad skaitikliais yra vadinami operaciniai elementai, atliekantys skaičiavimo mikrooperacijas, pavyzdžiui: pridedantys skaitikliai, atimantys skaitikliai arba abi šias operacijas. Skaitikliai, kurios teko nagrinėti buvo sudaromi iš trigerių. O pats trigerių skaičius buvo nagrinėjamas pagal formulę:

$m \geq \lceil \log M \rceil$, kur M – skaitiklio skaičiavimo modulis (skaitiklio būsenų skaičius).

1 pav. Trigerių skaičiaus radimo formulė

Skaitikliui pasiekus skaičiavimo ribą, jis suformuoja pernašą, kurią gali naudoti kitas skaitiklis. Trigerių skaitikliai yra skirstomi į asinchroninius ir sinchroninius. Sinchroninių skaitiklių visi trigeriai būna perjungiami tuo pačiu metu, kai yra išsiunčiamas tas pats sinchronizavimo signalas.

Asinchroniniai skaitikliai susidaro iš D trigerių, kaip parodyta apačioje esančiame paveiklėlyje.



2 pav. Asichroninis skaitiklis

Individualioje užduotyje pateiktus skaitiklius reikėjo realizuoti VHDL kalboje. Pagal pateiktas formules 3 ir 4 paveiklėliuose buvo galima apskaičiuoti JM1 ir JM2 skaitiklių nustatymo į nulinę būseną sąlygas.

$$\mathbf{N2} = (\mathbf{JM} - 1) \text{ div } \mathbf{M1}, (\text{div} - \text{sveikoji dalis})$$

$$\mathbf{N1} = (\mathbf{JM} - 1) \text{ mod } \mathbf{M1};$$

3 pav. JM1 skaitiklio vidinio perkrovimo sąlygos skaičiavimo formulė

$$\mathbf{N3} = (\mathbf{JM} - 1) \text{ div } (\mathbf{M1} \times \mathbf{M2}),$$

$$\mathbf{L1} = (\mathbf{JM} - 1) \text{ mod } (\mathbf{M1} \times \mathbf{M2}),$$

$$\mathbf{N2} = \mathbf{L1} \text{ div } \mathbf{M1},$$

$$\mathbf{N1} = \mathbf{L1} \text{ mod } \mathbf{M1};$$

4 pav. JM2 skaitiklio vidinio perkrovimo sąlygos skaičiavimo formulė

4. INDIVIDUALIOS UŽDUOTIES PROJEKTAVIMO ETAPAI

4.1 Skaitiliai.

Nagrinėjau man priskirtos individualios užduoties skaitiklius, remiantis pateikta teorija.

| 10 | 26 | 54 | 243 | 1080 |

5 pav. skaitikliai

4.2 M1 skaitiklio VHDL kodas.

Pakeičiau teorinėje medžiagoje pateiktą M1 VHDL kodą, kad atitiktų man priskirtoje sąlygoje M1 skaitiklį.

```
1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity CNT10 is port (
6      CLK      : in std_logic; --Sinchro signalas
7      RST      : in std_logic; -- Reset signalas
8      CNT_CMD   : in std_logic; -- Komanda
9      CNT_C     : out std_logic; --Pernasa
10     CNT_O     : out std_logic_vector(3 downto 0)
11 );
12 end CNT10;
13
14
15 architecture rtl of CNT10 is
16     signal CNT_A: unsigned (3 downto 0);
17 begin
18     process(CLK, RST, CNT_CMD)
19     begin
20         if RST = '1' then
21             CNT_A <= "0000";
22             CNT_C <= '1';
23         elsif CLK'event and CLK = '1' and CNT_CMD = '1' then
24             if CNT_A < 9 then
25                 CNT_A <= CNT_A + 1;
26                 if CNT_A = 8 then
27                     CNT_C <= '0';
28                 else
29                     CNT_C <= '1';
30                 end if;
31             else
32                 CNT_C <= '1';
33                 CNT_A <= "0000";
34             end if;
35         end if;
36     end process;
37     CNT_O <= std_logic_vector(CNT_A);
38 end rtl;
```

6 pav. M1 skaitiklio VHDL kodas

4.3 M2 skaitiklio VHDL kodas.

Pakeičiau teorinėje medžiagoje pateiktą M2 VHDL kodą, kad atitiktų man priskirtoje sąlygoje M2 skaitiklį.

```


1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity CNT26 is port (
6      CLK      : in std_logic; --Sinchro signalas
7      RST      : in std_logic; -- Reset signalas
8      CNT_CMD   : in std_logic; -- Komanda
9      CNT_C     : out std_logic; --Pernasa
10     CNT_O     : out std_logic_vector(4 downto 0)
11 );
12 end CNT26;
13
14
15 architecture rtl of CNT26 is
16     signal CNT_A: unsigned (4 downto 0);
17 begin
18     process (CLK, RST, CNT_CMD)
19     begin
20         if RST = '1' then
21             CNT_A <= "00000";
22             CNT_C <= '1';
23         elsif CLK'event and CLK = '1' and CNT_CMD = '1' then
24             if CNT_A < 25 then
25                 CNT_A <= CNT_A + 1;
26                 if CNT_A = 24 then
27                     CNT_C <= '0';
28                 else
29                     CNT_C <= '1';
30                 end if;
31             else
32                 CNT_C <= '1';
33                 CNT_A <= "00000";
34             end if;
35         end if;
36     end process;
37     CNT_O <= std_logic_vector(CNT_A);
38 end rtl;

```

7 pav. M2 skaitiklio VHDL kodas

4.4 M3 skaitiklio VHDL kodas.

Pakeičiau teorinėje medžiagoje pateiktą M3 VHDL kodą, kad atitiktų man priskirtoje sąlygoje M3 skaitiklį.



8 pav. M3 skaitiklio VHDL kodas

4.5 JM1 skaitiklio nustatymo į nulinę būseną sąlygos skaičiavimas.

$$N2 = (243 - 1) \text{ div } 10 = 24$$

$$N1 = (243 - 1) \text{ mod } 10 = 2$$

9 pav. JM1 nustatymo į nulinę būseną sąlygos skaičiavimas

4.6 JM1 skaitiklio VHDL kodas.

Pakeičiau teorinėje medžiagoje pateiktą JM1 VHDL kodą, kad atitiktų man priskirtoje sąlygoje JM1 skaitiklį.

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity TOP_CNT is port (
6
7      CLK_I   : in std_logic; --Sinchro signalas
8      RST_I   : in std_logic; -- Reset signalas
9      ENBL_I  : in std_logic; -- Aktyvavimo signalas
10     CNT_CO  : out std_logic --Pernasa
11 );
12 end TOP_CNT;
13
14 architecture struct of TOP_CNT is
15
16     signal C,RST_internal,C1,C2 : std_logic;
17     signal CNT_1_O : std_logic_vector(3 downto 0);
18     signal CNT_2_O : std_logic_vector(4 downto 0);
19
20     component CNT10
21     port
22     (
23         CLK : in std_logic; --Sinchro signalas
24         RST : in std_logic; -- Reset signalas
25         CNT_CMD : in std_logic; -- Komanda
26         CNT_C : out std_logic; --Pernasa
27         CNT_O : out std_logic_vector(3 downto 0));
28     end component;
29
30     component CNT26
31     port
32     (
33         CLK : in std_logic; --Sinchro signalas
34         RST : in std_logic; -- Reset signalas
35         CNT_CMD : in std_logic; -- Komanda
36         CNT_C : out std_logic; --Kai pasiekia 0
37         CNT_O : out std_logic_vector(4 downto 0) );
38     end component;
39
40     begin
41         CNT_1: CNT10 port map (CLK=>CLK_I,
42                               RST=>RST_internal, CNT_CMD=>ENBL_I,
43                               CNT_C=>C1, CNT_O=>CNT_1_O);
44         CNT_2: CNT26 port map (CLK=> C1,
45                               RST=>RST_internal, CNT_CMD=>ENBL_I,
46                               CNT_C=>C2, CNT_O=>CNT_2_O);
47         process(CLK_I,RST_I)
48         begin
49             if (RST_I = '1') then
50                 RST_internal <= '1'; CNT_CO <= '0';
51             elsif CLK_I'event and CLK_I = '1' then
52                 if ((CNT_2_O(4) = '1')
53                     and (CNT_2_O(3) = '1')
54                     and (CNT_1_O(1) = '1')) then
55                     RST_internal <= '1';
56                     CNT_CO <= '1';
57                 else
58                     RST_internal <= '0';
59                     CNT_CO <= '0';
60                 end if;
61             end if;
62         end process;
63     end struct;

```

10 pav. JM1 skaitiklio VHDL kodas

4.7 JM2 nustatymo į nulinę būseną sąlygos skaičiavimas.

$$N3 = (1080 - 1) \text{ div } (10 \times 26) = 4$$

$$L1 = (1080 - 1) \text{ mod } (10 \times 26) = 39$$

$$N2 = 39 \text{ div } 10 = 3$$

$$N1 = 39 \text{ mod } 10 = 9$$

11 pav. JM2 nustatymo į nulinę būseną sąlygos skaičiavimas

4.8 JM2 skaitiklio VHDL kodas.

Pakeičiau teorinėje medžiagoje pateiktą JM2 VHDL kodą, kad atitiktų man priskirtoje sąlygoje JM2 skaitiklį.

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity TOP_CNT is port (
6
7      CLK_I   : in std_logic; --Sinchro signalas
8      RST_I   : in std_logic; -- Reset signalas
9      ENBL_I  : in std_logic; -- Aktyvavimo signalas
10     CNT_CO  : out std_logic --Pernasa
11 );
12 end TOP_CNT;
13
14 architecture struct of TOP_CNT is
15
16     signal C,RST_internal,C1,C2,C3 : std_logic;
17     signal CNT_1_O : std_logic_vector(3 downto 0);
18     signal CNT_2_O : std_logic_vector(4 downto 0);
19     signal CNT_3_O : std_logic_vector(5 downto 0);
20
21     component CNT10
22     port (
23         CLK : in std_logic; --Sinchro signalas
24         RST : in std_logic; -- Reset signalas
25         CNT_CMD : in std_logic; -- Komanda
26         CNT_C : out std_logic; --Pernasa
27         CNT_O : out std_logic_vector(3 downto 0));
28     end component;
29
30     component CNT26
31     port (
32         CLK : in std_logic; --Sinchro signalas
33         RST : in std_logic; -- Reset signalas
34         CNT_CMD : in std_logic; -- Komanda
35         CNT_C : out std_logic; --Kai pasiekia 0
36         CNT_O : out std_logic_vector(4 downto 0));
37     end component;
38

```

```

39     component CNT54
40     port (
41         CLK : in std_logic; --Sinchro signalas
42         RST : in std_logic; -- Reset signalas
43         CNT_CMD : in std_logic; -- Komanda
44         CNT_C : out std_logic; --Kai pasiekia 0
45         CNT_O : out std_logic_vector(5 downto 0));
46     end component;
47
48     begin
49
50     CNT_1: CNT10 port map (CLK=>CLK_I,
51         RST=>RST_internal, CNT_CMD=>ENBL_I,
52         CNT_C=>C1, CNT_O=>CNT_1_O);
53     CNT_2: CNT26 port map (CLK=> C1,
54         RST=>RST_internal, CNT_CMD=>ENBL_I,
55         CNT_C=>C2, CNT_O=>CNT_2_O);
56     CNT_3: CNT54 port map (CLK=> C2,
57         RST=>RST_internal, CNT_CMD=>ENBL_I,
58         CNT_C=>C3, CNT_O=>CNT_3_O);
59     process (CLK_I,RST_I)
60     begin
61         if (RST_I = '1') then
62             RST_internal <= '1'; CNT_CO <= '0';
63         elsif CLK_I'event and CLK_I = '1' then
64             if ((CNT_3_O(2) = '1')
65                 and (CNT_2_O(1) = '1')
66                 and (CNT_2_O(0) = '1')
67                 and (CNT_1_O(3) = '1')
68                 and (CNT_1_O(0) = '1')) then
69                 RST_internal <= '1';
70                 CNT_CO <= '1';
71             else
72                 RST_internal <= '0';
73                 CNT_CO <= '0';
74             end if;
75         end if;
76     end process;
77 end struct;

```

12 pav. JM2 skaitiklio VHDL kodas

4.9 ModelSim testai.

Susidariau testavimo direktyvas.

```
*New Text Document.txt - Notepad
File Edit Format View Help

restart -f
force -freeze sim:/cnt10/Rst 1 0, 0 {10 ps}
force -freeze sim:/cnt10/CLK 0 0, 1 {20 ps} -r 40
force -freeze sim:/cnt10/CNT_CMD 1 0, 0 {500 ps}
force -freeze sim:/cnt10/CNT_CMD 1 560
run 1400

restart -f
force -freeze sim:/cnt26/Rst 1 0, 0 {10 ps}
force -freeze sim:/cnt26/CLK 0 0, 1 {20 ps} -r 40
force -freeze sim:/cnt26/CNT_CMD 1 0, 0 {500 ps}
force -freeze sim:/cnt26/CNT_CMD 1 560
run 1400


restart -f
force -freeze sim:/cnt54/Rst 1 0, 0 {10 ps}
force -freeze sim:/cnt54/CLK 0 0, 1 {20 ps} -r 40
force -freeze sim:/cnt54/CNT_CMD 1 0, 0 {500 ps}
force -freeze sim:/cnt54/CNT_CMD 1 560
run 3000

force -freeze sim:/top_cnt/CLK_I 1 0, 0 {10 ps} -r 20
force -freeze sim:/top_cnt/ENBL_I 1 0, 0 {500 ps}
force -freeze sim:/top_cnt/ENBL_I 1 560
force -freeze sim:/top_cnt/RST_I 1 0, 0 {5 ps}
run 10000


force -freeze sim:/top_cnt/CLK_I 1 0, 0 {10 ps} -r 20
force -freeze sim:/top_cnt/ENBL_I 1 0, 0 {500 ps}
force -freeze sim:/top_cnt/ENBL_I 1 560
force -freeze sim:/top_cnt/RST_I 1 0, 0 {5 ps}
run 100000
```

13 pav. Testavimo direktyvos


4.10 ModelSim programinės įrangos gauti rezultatai.




14 pav. M1 skaitiklio ModelSim rezultatai




15 pav. M2 skaitiklio ModelSim rezultatai



16 pav. M3 skaitiklio ModelSim rezultatai




17 pav. JM1 skaitiklio ModelSim rezultatai




18 pav. JM2 skaitiklio ModelSim rezultatai

4.11 RTL hierarchinė realizacija.



19 pav. Symplify Pro JM1 skaitiklio schema



20 pav. Simplify Pro JM2 skaitiklio schema

5. IŠVADOS

Ši individuali užduotis sukėlė man įvairiausių iššūkių, kuriuos pavyko įveikti pasiskaičius pateiktą teorinę paskaitų medžiagą. Sunkiausia darbo dalis buvo atlikti nustatymo į nulinę būseną sąlygos skaičiavimus, pasitelkus duotas formules. Patikrinti skaitiklius ModelSim programoje, naudojant sudarytas testines direktyvas, sunku nebuvo. Daugiausiai laiko skyriau teorinės darbo dalies supratimui. Pateikta informacija buvo labai naudinga sudarinėjant VHDL kodus. Įgytos žinios privedė prie individualios užduoties realizacijos.