

# Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение

## высшего образования

## «Московский государственный технический университет имени Н.Э. Баумана

(национальный исследовательский университет)» (МГТУ им. Н.Э. Баумана)

#### ФАКУЛЬТЕТ ИНФОРМАТИКА И СИСТЕМЫ УПРАВЛЕНИЯ

КАФЕДРА КОМПЬЮТЕРНЫЕ СИСТЕМЫ И СЕТИ (ИУ6)

НАПРАВЛЕНИЕ ПОДГОТОВКИ **09.03.01 ИНФОРМАТИКА И ВЫЧИСЛИТЕЛЬНАЯ ТЕХНИКА** 

#### ОТЧЕТ

по лабораторной работе № 1

Название: Разработка конвейерных устройств

Дисциплина: Основы проектирования ЭВМ

Вариант 10

Студент	ИУ6-63Б		В.К. Залыгин		
	(Группа)	(Подпись, дата)	(И.О. Фамилия)		
Преподаватель			С.В. Ибрагимов		
1		(Полпись, лата)	(И.О. Фамилия)		

**Цель работы:** изучение и применение на практике принципов конвейеризации устройств на примере конвейерного сумматора. Лабораторная работа направлена на закрепление практических навыков проектирования цифровых устройств на языке Verilog HDL. В ходе выполнения лабораторной работы осваиваются методики эффективного использования конструкций языка Verilog для описания цифровых схем, а также выполняется разработка проекта конвейерного сумматора и сравнения производительности различных вариантов реализации многоразрядных сумматоров. Студенты получают практический опыт проектирования на ПЛИС Xilinx Virtex-6 с использованием среды Xilinx ISE 14.7 и отладочной платы Xilinx ML605, выполняют анализ отчётов по результатам синтеза и оптимизацию проекта для эффективного использования ресурсов ПЛИС.

#### Выполнение работы

## Задание 1. Исследование работы сумматора с передачей переноса по цепочке замкнутых ключей (CLA)

В данном задании необходимо создать простой многоразрядный сумматор на основе примитивного Verilog описания и исследовать результаты его синтеза в САПР Xilinx ISE. В первую очередь, используя команды и код, указанные в методическом указании, была получена синтезированная схема технологического уровня, представленная на рисунке 1. Далее с помощью некоторых команд было открыто окно редактора FPGA Editor, который позволяет детально изучить и модифицировать результаты выполнения размещения и трассировки. Схема сумматора для одного блока SLICEL представлена на рисунке 2.




Рисунок 1 – Схема полученного сумматора




Рисунок 2 – Схема сумматора для одного блока SLICEL

Далее был получен модуль проверки нашего сумматора с заданной по варианту разрядностью (w=195). Код модуля представлен в листинге 1.

Листинг 1 – Код для случайной последовательности чисел

```
//Файл lfsr.v
module lfsr (
  input clk,
  input rstn,
  input en,
  output reg [194:0] q
  reg [194:0] next q;
  always @(posedge clk) begin
    if (!rstn) begin
      q \leftarrow \{195\{1'b1\}\}; // Инициализация
    end else if (!en) begin
      next q = q \ll 1;
      next q[0] = q[194] ^ q[192] ^ q[191] ^ q[186]; // Обратная
связь согласно неприводимому полиному степени 195
      q <= next q;
    end
  end
endmodule
```

Ответ на вопрос «Почему в файле part2.ucf задано ограничение NET "rst" TIG, с условием, что мы игнорируем результаты анализа тайминов для сигнала RST?»: сигнал rst представляет собой внешний асинхронный сигнал сброса от кнопки SW10. В связи с этим в файле part2.ucf задано ограничение NET "rst" TIG;, указывающее синтезатору игнорировать временной анализ для данного сигнала. Это предотвращает появление ложных ошибок тайминга,

связанных с нарушением условий setup/hold, так как сигнал rst не синхронизирован с тактовым сигналом и используется вне основной логики передачи данных. При этом корректная работа сброса обеспечивается за счёт соответствующего использования сброса в описании регистров на Verilog (например, always @(posedge clk or posedge rst)).

Ответ на вопрос «В каких случаях и с помощью какого сигнала происходит сброс модуля cla\_checker?»: сброс модуля cla\_checker осуществляется при поступлении внешнего сигнала rst, который подаётся от кнопки SW10 и имеет высокий активный уровень. Этот сигнал инициирует асинхронный сброс внутренних регистров модуля, таких как счётчики, флаги ошибок и другие состояния. Сброс необходим для инициализации модуля перед началом работы и используется в случае необходимости перезапуска тестирования. Сигнал rst напрямую подключён к входу модуля cla\_checker и обрабатывается в конструкции always @(posedge clk or posedge rst).

Резюмированная информация о выполнении временных ограничений (Score, Timing errors и другие) показана на рисунке 3.



Рисунок 3 - Резюмированная информация о выполнении временных ограничений

Лог сообщений статического временного анализа (Informational messages) показан на рисунке 4.




Рисунок 4 - Лог сообщений статического временного анализа Перечень заданных временных ограничений (Timing Summary) продемонстрирован на рисунке 5.




Рисунок 5 - Перечень заданных временных ограничений

Перечень критических путей показан на рисунках 6 и 7.

Тип возникшего нарушения показан на рисунке 8.

Перечень сигналов и компонентов, входящий в самую длинную комбинационную цепь (первую из трех), показан на рисунке 9.

```
Report Navigation
PATH "TS_D2_TO_T2_path" TIG;
           Setup paths
                 Paths for end point cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_STAT/U_TDO (SLICE_X51Y91.C6), 1 path
                          --- 2.540 From cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC to cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_STAT/U_TDO
                 Paths for end point cla inst/ila inst/U0/I NO D.U ILA/U STAT/U DIRTY FDCE (SLICE X56Y94.AX). 1 path
                         1.323 From cla inst/ila inst/U0/I NO D.U ILA/U STAT/U DIRTY LDC to cla inst/ila inst/U0/I NO D.U ILA/U STAT/U DIRTY FDCE
                 🖶 Paths for end point cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE (SLICE_X56Y95.D3), 1 path
                           0.901 From cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC to cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDPE
            Hold paths
                 Paths for end point cla inst/ila inst/U0/I NO D.U ILA/U STAT/U DIRTY FDPE (SLICE X56Y95.D3), 1 path
                 Paths for end point cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE (SLICE_X56Y94.AX), 1 path
                          -- 0.371 From cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC to cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_FDCE
                  Paths for end point cla inst/lla inst/U0/I NO D.U ILA/U STAT/U TDO (SLICE X51Y91.C6), 1 path
                            PATH "TS_J2_TO_D2_path" TIG;
          PATH "TS 13 TO D2 path" TIG:
     PATH "TS_J4_TO_D2_path" TIG;
           Setup paths
                 Paths for end point cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC (SLICE_X56Y96.CLK), 11 paths
                            2.859 From cla_inst/icon_inst/U0/U_ICON/U_CMD/G_TARGET[7].I_NE0.U_TARGET to cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC
                            2.550 From cla_inst/icon_inst/UO/U_ICON/U_CMD/G_TARGET[13].I_NEO.U_TARGET to cla_inst/ila_inst/UO/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC
                            2.548 From cla_inst/icon_inst/U0/U_ICON/U_SYNC/U_SYNC to cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC
                 e-Paths for end point cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC (SLICE_X56Y96.SR), 1 path
                            -0.283 \hspace{0.2cm} From \hspace{0.2cm} cla\_inst/ila\_inst/U0/I\_NO\_D.U\_ILA/U\_RST/U\_ARM\_XFER/U\_G...AY[3].U\_FD \hspace{0.2cm} to \hspace{0.2cm} cla\_inst/ila\_inst/U0/I\_NO\_D.U\_ILA/U\_STAT/U\_DIRTY\_LDC \hspace{0.2cm} From \hspace{0.2cm} F
                 Paths for end point cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC (SLICE_X56Y96.SR), 1 path
                          ts0 = PERIOD TIMEGRP "userclk" 15.15 ns HIGH 50%;
           - Component switching limits
                       3.234 MMCM_BASE_inst/CLKOUT1
                      9.150 MMCM BASE inst/CLKIN1
```

#### Рисунок 6 – Перечень критических путей

```
- Hold paths
        Paths for end point cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC (SLICE_X56Y96.SR), 1 path
             --2.774 From cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_RST/U_ARM_XFER/U_G...AY[3].U_FD to cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_STAT/U_DIRTY_LDC
  ts0 = PERIOD TIMEGRP "userclk" 15.15 ns HIGH 50%;
     - Component switching limits
          3.234 MMCM_BASE_inst/CLKOUT1
           9.150 MMCM_BASE_inst/CLKIN1
          9.150 MMCM_BASE_inst/CLKIN1

☐ → TS_int_clk = PERIOD TIMEGRP "int_clk" ts0 / 3.25 HIGH 50%;

      🗦 渊 Setup paths
        Paths for end point cla_inst/error_1 (OLOGIC_X1Y78.D1), 196 paths
              > -1.120 From cla inst/sum 156 to cla inst/error 1
              -1.084 From cla inst/sum 139 to cla inst/error 1
              > -1.081 From cla_inst/sum_159 to cla_inst/error_1
        ₽ Paths for end point cla_inst/sum_194 (SLICE_X25Y111.CIN), 574 paths
              > -0.689 From cla_inst/a_1 to cla_inst/sum_194
              > -0.651 From cla_inst/a_0 to cla_inst/sum_194
              > -0.614 From cla_inst/b_3 to cla_inst/sum_194
        Paths for end point cla inst/sum 192 (SLICE X25Y111.CIN), 574 paths
              > -0.649 From cla_inst/a_1 to cla_inst/sum_192
              > -0.611 From cla_inst/a_0 to cla_inst/sum_192
              > -0.574 From cla_inst/b_3 to cla_inst/sum_192
      Hold paths
        - Paths for end point cla_inst/lla_inst/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CA...B36KGT0.G_RAMB36[2].u_ramb36/U_RAMB36 (RAMB36_X2Y15.DIBDI21), 1 path
            0.003 From cla inst/ila inst/U0/I NO D.U ILA/I DO.U DOO/DLY 9... DEPTH LTEO 32K.U SBRAM 0/I B36KGT0.G RAMB36/21.u ramb36/U RAMB36
        🖟 Paths for end point cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CA...B36KGT0.G_RAMB36[1].u_ramb36/U_RAMB36 (RAMB36_X1Y15.DIBDI17), 1 path
             - 0.007 From cla_inst/ila_inst/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9..._DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[1].u_ramb36/U_RAMB36
        🖆 Paths for end point cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CA...B36KGT0.G_RAMB36[2].u_ramb36/U_RAMB36 (RAMB36_X2Y15.DIBDI27), 1 path
             -- 0.010 From cla_inst/ila_inst/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9..._DEPTH_LTEQ_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[2].u_ramb36/U_RAMB36
     - Component switching limits
           2.260 cla_inst/error_1/SR
           2.439 cla_inst/lla_inst/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_...Q_32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[1].u_ramb36/U_RAMB36/CLKBWRCLKL
          2.439 cla_inst/ila_inst/U0/I_NO_D.U_ILA/U_CAPSTOR/I_CASE1.I_YES_..._32K.U_SBRAM_0/I_B36KGT0.G_RAMB36[11].u_ramb36/U_RAMB36/CLKBWRCLKL
- Derived Constraint Report
```

Рисунок 7 - Перечень критических путей




Рисунок 8 – Тип возникших нарушений




Рисунок 9 – Перечень сигналов и компонентов

Вывод: при выполнении задания были получены следующие параметры (рисунок 10): Slack - X и частота – X. Так же корректность работы была проверена на ПЛИС, «юг» не горел, что означает правильность выполнения (рисунок 11).



Рисунок 10 – Полученные параметры




Рисунок 11 – Проверка на ПЛИС

### Задание 2. Генерация ядер логического анализатора для внутрирсхемной отладки

Внутрисхемная отладка (In-System Debugging, ISD) позволяет анализировать сигналы и поведение проекта на ПЛИС непосредственно на целевом устройстве, без необходимости использования внешних эмуляторов или моделирования. Перед началом отладки необходимо определить, какие сигналы будут анализироваться и передать их на Интегрированный логический анализатор ILA. Триггеры позволяют захватывать данные только при наступлении определенных событий, что значительно упрощает анализ больших объемов данных. В соответствии с заданием были выполнены необходимые действия от создания нового IP ядра до генерации файла прошивки ПЛИС и конфигурацию ПЛИС. Был получен правильный результат

на плате. Также была получена диаграмма корректно работающего устройства, представленная на рисунке 12.




Рисунок 12 – Диаграмма корректно работающего устройства

После была увеличена тактовая частота синхронизации в 1.5 раза с помощью параметров CLKFBOUT\_MULT\_F/CLKOUT1\_DIVIDE, выполнена сборка проекта и прошивка ПЛИС. Для порта TRIG3 был указан в окне Trigger Setup тип триггерного события "1". Полученная диаграмма некорректно работающего устройства показана на рисунке 13.




Рисунок 13 – Диаграмма некорректно работающего устройства

Задание 3. Исследование работы конвейерного сумматора с передачей переноса по цепочке замкнутых ключей (CLA)

3.1 Разработка описания конвейерного сумматора на языке Verilog

Модули, данные в методическом указании и отредактированные в соответствии с вариантом, представлены в листингах 2 и 3. Было выполнено моделирование и проверено, что устройство работает корректно.

#### Листинг 2 – Код cla checker pipelined

```
//Файл cla checker pipelined.v
module cla_checker_pipelined #(
  parameter w = 195
  input rstn,
  input clk,
 input en,
  output reg error
  (* KEEP="TRUE" *)(* DONT TOUCH="TRUE" *) wire [w-1:0]
counter, sum;
  (* KEEP="TRUE" *) (* DONT TOUCH="TRUE" *) reg [w-1:0] a,b;
  wire error comb;
  reg carry in;
  wire sum valid;
  //LFSR
  lfsr lfsr inst(.clk(clk),.rstn(rstn),.en(en),.q(counter));
  // Входной перенос формируется Т триггером
  always @(posedge clk)
      if (!rstn)
        carry in <= 1'b0;</pre>
      else
        carry in <= ~carry in;</pre>
  // Если carry in==1, то а и b подаются из lsfr счетчика
  // иначе a=b=0
  always @(posedge clk) begin
          if (!rstn) begin
            a \le \{w\{1'b0\}\};
            b \le \{w\{1,b0\}\};
          end
          else if (!carry in) begin
            a <= counter;</pre>
            b <= ~counter;</pre>
          end else begin
            a \le \{w\{1'b0\}\};
            b \le \{w\{1,b0\}\};
          end
  end
  // Сумматор
  pipelined adder #(
          .w(195),
                          //
          .s(4)
  ) pipelined adder inst (
          .clk(clk),
```

```
.rstn(rstn),
           .op1(a),
          .op2(b),
    .cin(carry_in),
          .valid op1(~en),
          .valid op2(~en),
          .res(sum),
          .valid(sum valid)
  );
  // Сравнение результата суммирования с эталонным значением
происходит в следующем такте
  assign error comb = sum valid & (sum != \{w\{1'b0\}\}\);
  // Если наблюдается сигнал ошибки, то установить состояние
светодиода: ВКЛ
  always @(posedge clk) begin
          if (!rstn) begin
            error <= 1'b0;
          else if (error comb) begin
            error \leftarrow 1'b\overline{1};
          end
  end
  wire[35:0] control0;
  icon666 icon inst (
       .CONTROLO(controlo) // INOUT BUS [35:0]
  );
  ila ila inst (
        .CONTROL(control0), // INOUT BUS [35:0]
        .CLK(clk),
                                   // IN
                         // IN BUS [127:0]
// IN BUS [127:0]
        .TRIG0(a),
.TRIG1(b),
        .TRIG2(sum),
                                    // IN BUS [127:0]
        .TRIG3(error comb), // IN BUS [0:0]
        .TRIG4(error)
                                   // IN BUS [0:0]
  );
endmodule
```

### Листинг $3 - \Phi$ айл cla\_pipelined

```
//Файл cla_pipelined.v
module pipelined_adder #(
  parameter w = 195, // Ширина данных
  parameter s = 4 // Количество ступеней конвейера
) (
  input clk, // Тактовый сигнал
  input rstn, // Сброс (активен низкий)
  input [w-1:0] op1, // Операнд 1
  input [w-1:0] op2, // Операнд 2
  input cin, // Входной перенос
  input valid_op1, // Сигнал готовности операнда 1
  input valid_op2, // Сигнал готовности операнда 2
```

```
output reg [w-1:0] res, // Результат сложения
                                                                      // Сигнал готовности результата
     output reg valid
);
     // Ширина каждой ступени конвейера
     localparam [s*32-1:0] stage widths = \{32'd49, 32'd49, 32'd
32'd48};
     // Макрос для доступа к ширине ступени
     `define wth(stage) stage widths[32*stage+:32]
     // Функция для вычисления базового адреса для данной ступени
     function integer base;
          input integer stage;
         begin
              base = 0;
               for (stage = stage; stage > 0; stage = stage - 1) begin
                    base = base + stage widths[32*(stage-1)+:32];
               end
          end
     endfunction
     // Функция для получения ширины ступени
     function integer width;
          input integer stage;
         begin
               width = stage widths[32*stage+:32];
          end
     endfunction
     // Регистры для хранения данных на каждой ступени конвейера
     reg [w-1:0] stage reg [0:s-1];
     // Комбинационные сигналы для каждой ступени
     wire [w-1:0] stage comb [0:s-1];
     // Регистры для хранения операндов на каждой ступени
     reg [w-1:0] stage op1 [0:s-1];
     reg [w-1:0] stage op2 [0:s-1];
     // Регистры для сигналов готовности на каждой ступени
     reg [s-1:0] valid reg;
     // Регистры для переноса на каждой ступени
     req [s:0] c req;
     // Комбинационные сигналы для переноса
    wire [s:0] c comb;
     // Сигналы переноса из каждой ступени
     wire [s-1:0] f;
     integer i;
     genvar k;
     // Инициализация регистров
     initial begin
          for (i = 0; i < s; i = i + 1) begin
               stage reg[i] <= \{w\{1'b0\}\};
               valid reg[i] <= 1'b0;</pre>
```

```
stage op1[i] <= \{w\{1'b0\}\};
      stage op2[i] \leq \{w\{1'b0\}\};
      res <= \{w\{1'b0\}\};
    end
  end
  // Загрузка операндов в первую ступень конвейера
  always @(*) begin
    stage op1[0] <= op1; //Операнд 1
    stage op2[0] <= op2; //Операнд 2
    c reg[0] <= cin; //Входной перенос
  end
  // Генерация ступеней конвейера
  generate
    for (k = 0; k < s; k = k + 1) begin : adder
      // Сложение на k-ой ступени
      assign {c comb[k+1], stage comb[k][base(k)+: wth(k)],
f[k] = {1'b0, stage op1[k][base(k)+: `wth(k)], c reg[k]} +
\{1'b0, stage op2[k][base(k)+: `wth(k)], c reg[k]\};
      // Тактируемый процесс для k-ой ступени
      always @(posedge clk) begin: stage reg inst
        if (~rstn) begin // Copoc
          for (i = 1; i < s; i = i + 1) begin
            stage reg[i][base(k)+:`wth(k)] <=</pre>
\{(`wth(k))\{1'b0\}\};
          end
        end else begin
          // Запись результата в регистр текущей ступени
          stage reg[0][base(k)+: \hat{k} <=
stage comb[0][base(k)+: wth(k)];
          // Передача данных между ступенями
          for (i = 1; i < s; i = i + 1) begin
            if (valid reg[i-1]) begin
              if (i == k)
                 stage reg[i][base(k)+:`wth(k)] <=</pre>
stage comb[i][base(k)+:`wth(k)];
                 stage reg[i][base(k)+:`wth(k)] <= stage reg[i-</pre>
1] [base(k) +: wth(k)];
            end
          end
        end
      end
    end
  endgenerate
  // Тактируемый процесс для управления конвейером и выдачи
результата
  always @(posedge clk) begin
    if (~rstn) begin // Cброс
      valid <= 1'b0;</pre>
```

```
res <= \{w\{1'b0\}\};
      valid reg <= \{s\{1'b0\}\};
      for (i = 1; i < s; i = i + 1) begin
        stage op1[i] <= \{w\{1'b0\}\};
        stage op2[i] <= \{w\{1'b0\}\};
        c reg[i] <= 1'b0;
      end
    end else begin
      valid reg[0] <= valid op1 & valid op2; // Сигнал
готовности для первой ступени
      // Распространение сигнала готовности и переноса по
ступеням конвейера
      for (i = 1; i < s; i = i + 1) begin
        valid reg[i] <= valid reg[i-1];</pre>
        c reg[i] <= c comb[i];</pre>
        stage op1[i] <= stage op1[i-1];</pre>
        stage op2[i] <= stage op2[i-1];</pre>
      res <= stage reg[s-1]; // Выдача результата из последней
      valid <= valid reg[s-1]; // Сигнал готовности результата
    end
  end
endmodule
```

Рисунок 14 – Результат моделирования

#### 3.2 Оптимизация конвейерного сумматора

Для индивидуального задания части 2 (разрядность устройства) были получены значения F\_CLA\_max для количества стадий конвейерного сумматора от 2-х до 5-ти, представленные на рисунках 15-18.

roperties	WH	Met	Constraint	Check	Worst Case Slack	Best Case Achievable	Timing	Timing
le Level Utilization 3 Constraints t Report Report Timing	7	Yes	TS IN CIR = PERIOD TIMEGRP "IN CIR" ts0/3.25 HIGH 50%	SETUP	0.042ns 0.010ns	4.619ns	0	0 0
arnings	2	Yes	LSC R PERIOD TIMEGRP "Usercik" 15.15 ns.HIGH 50%	MINLOWPULSE	9.150ns	6.000ns	0	0
Messages	В	Yes	PATH "TS_D2_TO_T2_path" TIG	SETUP		3.123ns		0
esis Messages	4	Yes	PATH 'TS 12 TO D2 path' TIG					
ation Messages	5	Yes	PATH I'TS 13 TO D2 path" TIG					
Messages	6	Yes	PATH "TS 14 TO D2 path" TIG	MAXDELAY		3.500ns		0

Рисунок 15 – Результат временного анализа для 2-х стадий




Рисунок 16 – Результат временного анализа для 3-х стадий





Рисунок 17 – Результат временного анализа для 4-х стадий



#### Рисунок 18 – Результат временного анализа для 5-х стадий

На основе полученных результатов был построен график зависимости максимальной частоты устройства от количества стадий конвейера F\_CLA\_max<sub>(Количество стадий конвейера)</sub> для варианта с латентностью 1 (получена ранее) и для четырех конвейерных вариантов, представленный на рисунке 19.




Рисунок 19 - График

В таблице 1 представлены подобранные параметры CLKFBOUT\_MULT\_F, CLKOUT1\_DIVIDE в зависимости от количества ступеней.\

Таблица 1 – Параметры делителя частоты

Количество	CLKFBOUT_MULT_F	CLKOUT1_DIVIDE	Частота, МНг
ступеней			
1	13	5	173.16
2	13	4	216.45
3	13	4	216.45
4	14	4	233.1
5	14	4	233.1

**Вывод:** в ходе выполнения лабораторной работы были выполнены три задания, связанные с исследованием работы сумматора с передачей переноса

по цепочке замкнутых ключей, генерацией ядер логического анализатора для внутрирсхемной отладки и исследованием работы конвейерного сумматора с передачей переноса по цепочке замкнутых ключей. Были получены корректные результаты при выполнении всех заданий: правильная работа на ПЛИС, верные параметры, диаграммы, созданные с помощью ChipScope, и график зависимости максимальной частоты устройства от количества стадий конвейера