Relatórios Teóricos e Práticos – SD132 Atividade A-204

***Nome**: Bruno Augusto Caetano Coura*

Exercício 1

Projete um contador síncrono descendente módulo 13 (conta de 12 a 0) usando Flip-flops D.

1. Construa o diagrama de transição de estados.



---

2. Monte a tabela de transição.
3. Adicione colunas para as entradas D dos Flip-flops.
4. Utilize mapas de Karnaugh para simplificar as expressões booleanas das entradas D dos Flip-flops.



ESTADO ATUAL				PRÓXIMO ESTADO				FLIP-FLOP D			
Q3	Q2	Q1	Q0	Q3	Q2	Q1	Q0	D3	D2	D1	D0
0	0	0	0	1	1	0	0	1	1	0	0
0	0	0	1	0	0	0	0	0	0	0	0
0	0	1	0	0	0	0	1	0	0	0	1
0	0	1	1	0	0	1	0	0	0	1	0
0	1	0	0	0	0	1	1	0	0	1	1
0	1	0	1	0	1	0	0	0	1	0	0
0	1	1	0	0	1	0	1	0	1	0	1
0	1	1	1	0	1	1	0	0	1	1	0
1	0	0	0	0	1	1	1	0	1	1	1
1	0	0	1	1	0	0	0	1	0	0	0
1	0	1	0	1	0	0	1	1	0	0	1
1	0	1	1	1	0	1	0	1	0	1	0
1	1	0	0	1	0	1	1	1	0	1	1

$\cdot D3 = Q_3Q_2'Q_0 + Q_3Q_2'Q_1 + Q_3'Q_2'Q_1'Q_0' + Q_3Q_2Q_1'Q_0'$

$\cdot D2 = Q_2'Q_1'Q_0' + Q_3'Q_2Q_0 + Q_3'Q_2Q_1$

$\cdot D1 = Q_3'Q_1Q_0 + Q_2'Q_1Q_0 + Q_2Q_1'Q_0' + Q_3Q_1'Q_0'$

$\cdot D0 = Q_3'Q_1Q_0' + Q_2Q_1'Q_0' + Q_3Q_2'Q_0'$

EXPRESSÕES SIMPLIFICADAS POR MEIO DO MAPA DE KARNAUGH.

5. Implemente o circuito em Verilog, utilizando as equações obtidas e Flip-flops D.
6. Implemente uma testbench em Verilog para verificar o funcionamento do contador, com geração de clock e sinal de reset.
7. Simule o projeto e verifique se o contador realiza corretamente a sequência:
   12 → 11 → 10 → ... → 1 → 0 → 12 → ...

*Por favor, acesse o conteúdo das pastas **Arquivos**, **Projeto** e **Simulacao** armazenadas em **Exerc_1**. A pasta **Exerc_1** está contida em **Aulas_8_e_9_A-204**.*

Exercício 2

Implemente em Verilog a sequência aleatória 0-3-1-5-9-4-2-6-10-repete.

1. Construa o diagrama de transição de estados.



---

2. Monte a tabela de transição.
3. Adicione colunas para as entradas D dos Flip-Flops.
4. Utilize mapas de Karnaugh para simplificar as expressões booleanas das entradas D dos Flip-Flops.



ESTADO ATUAL				PRÓXIMO ESTADO				FLIP-FLOP D			
Q3	Q2	Q1	Q0	Q3	Q2	Q1	Q0	D3	D2	D1	D0
0	0	0	0	0	0	1	1	0	0	1	1
0	0	0	1	0	1	0	1	0	1	0	1
0	0	1	0	0	1	1	0	0	1	1	0
0	0	1	1	0	0	0	1	0	0	0	1
0	1	0	0	0	0	1	0	0	0	1	0
0	1	0	1	1	0	0	1	1	0	0	1
0	1	1	0	1	0	1	0	1	0	1	0
1	0	0	1	0	1	0	0	0	1	0	0
1	0	1	0	0	0	0	0	0	0	0	0

- $D3 = Q3'Q2Q1'Q0 + Q3'Q2Q1Q0'$
- $D2 = Q2'Q1'Q0 + Q3'Q2'Q1Q0'$
- $D1 = Q3'Q0'$
- $D0 = Q3'Q2'Q1' + Q3'Q2'Q0 + Q3'Q1'Q0$

5. Implemente o circuito em Verilog, utilizando as equações obtidas e Flip-flops D.
6. Implemente uma testbench em Verilog para verificar o funcionamento do contador, com geração de clock e sinal de reset.
7. Simule o projeto e verifique se o contador realiza corretamente a sequência:
   $0 \rightarrow 3 \rightarrow 1 \rightarrow 5 \rightarrow 9 \rightarrow 4 \rightarrow 2 \rightarrow 6 \rightarrow 10 \rightarrow 0 \rightarrow ...$

*Por favor, acesse o conteúdo das pastas **Arquivos**, **Projeto** e **Simulacao** armazenadas em **Exerc_2**. A pasta **Exerc_2** está contida em **Aulas_8_e_9_A-204**.*