

POLITECHNIKA WROCŁAWSKA

PROJEKT

UKŁADY CYFROWE I SYSTEMY WBUDOWANE 2

LCD

Authors:

Rafał PIENIAŻEK
Jakub POMYKAŁA

Supervisor:

Dr inż. Jarosław SUGIER

24 maja 2016

1 Temat

1.1 Cel i zakres pracy

1.2 Zagadnienia teoretyczne

//na koncu

1.3 Opis sprzętu

Płytką startową Spart an-3E posiada układ LCD o rozmiarze 2x16 znaków. Układ korzysta ze sterownika ST7066U, który jest kompatybilny z popularnym sterownikiem Hitachi HD44780.

2 Opis projektu

//schemat wsadze screena z xlinxa // Projekt został rozdzielony na poszczególne moduły. Wprowadzenie modularyzacji umożliwiło wyszczególnienie poszczególnych fragmentów, które służą do konkretnych celów. Zatem w projekcie występują poniższe elementy:

- Moduł inicjalizacji - jest odpowiedzialny za wysyłanie danych inicjalizacyjnych do wyświetlacza w odpowiedniej częstotliwości. Jest to konieczne do ustabilizowania połączenia interfejsu czterobitowego. Moduł posiada następujące wejścia i wyjścia:
 -
- Moduł konfiguracji - oczekuje na sygnał start, następnie rozpoczyna przesyłanie wartości konfiguracyjnych wyświetlacza.
 - wejście zegarowe
 -
- Multiplexer 4b_2_1 Moduł ten był konieczny aby przełączyć magistralę przesyłającą dane do LCD. Początkowo moduł wysyłający półbajty pobierał dane z modułu inicjalizacji,
- Moduł wysyłający półbajty
- Moduł wysyłający bajty

Po stworzeniu każdego modułu, były przeprowadzane testy behawioralne, które miały na celu sprawdzić poprawność działania. W przeciwnym wypadku szukanie potencjalnych błędów byłoby bardzo utrudnione. Moduł stworzony w ramach projektu jest odpowiedzialny za prawidłową inicjalizację i konfigurację wyświetlacza. Jest to bezpośrednio związane z odpowiednim wysyłaniem danych oraz synchronizacją wszystkich procesów. Zastosowane rozwiązania związane są z powiadomieniem zwrotnym *callback*. Oznacza to, że przygotowany moduł, rozwiązujący pojedyncze kwestie implementacji, informował moduł z niego korzystający (kliencki) o zakończeniu pracy. Zastosowanie tego rozwiązania pozwala na uniknięcie problemów z odpowiednią częstotliwością wysyłania danych. My cyganie co pędzimy z wiatrem, implementujemy projekt na szpartana.

3 Implementacja

Projekt został zaimplementowany w środowisku Xlinx w wersji ???. Poprawność działania poszczególnych modułów, oraz w fazie końcowej całości projektu była testowana w środowisku ModelSim. Do poprawnej pracy układu niezbędna jest konfiguracja pliku LCD.ucf oraz GenIO.ucf, których listingi zostały przedstawione poniżej.

```

NET "LCD_E" LOC = "M18" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW ;
NET "LCD_RS" LOC = "L18" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW ;
NET "LCD_RW" LOC = "L17" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW ;
NET "LCD_D<0>" LOC = "R15" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW ;
NET "LCD_D<1>" LOC = "R16" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW ;
NET "LCD_D<2>" LOC = "P17" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW ;
NET "LCD_D<3>" LOC = "M15" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW ;
NET "SF_CE" LOC = "D16" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW ;

NET "Clk" LOC = "C9" | IOSTANDARD = LVTTTL;
NET "Clk" PERIOD = 20.0ns HIGH 50%;

```

3.1 Inicjalizacja

Inicjalizacja układu składa z serii oczekiwań i wysłań odpowiednich wartości na magistralę SF_D<11:8>. Ogólny schemat inicjalizacji został przedstawiony poniżej. Istona jest linia LCD_E ponieważ dopiero w przypadku kiedy jej stan jest wysoki, układ LCD przyjmuje dane z magistrali SF_D.

- Czekaj 15ms lub więcej
- Ustaw na SF_D<11:8> wartość 0x3, ustaw stan LCD_E na wysoki na 12 cykli
- Czekaj 4.1ms lub więcej
- Ustaw na SF_D<11:8> wartość 0x3, ustaw stan LCD_E na wysoki na 12 cykli
- Czekaj 0.1ms lub więcej
- Ustaw na SF_D<11:8> wartość 0x3, ustaw stan LCD_E na wysoki na 12 cykli
- Czekaj 0.04ms lub więcej
- Ustaw na SF_D<11:8> wartość 0x2, ustaw stan LCD_E na wysoki na 12 cykli
- Czekaj 0.04ms lub więcej

W projekcie został podłączony zegar 50MHz, dzięki czemu ustalone zostały minimalne ilości cykli jakie należy odczekać między kolejnymi wysyłaniami. Moduł inicjalizacyjny jest to maszyna stanów, która odmierza potrzebne wartości czasowe przy wykorzystaniu licznika.

3.2 Konfiguracja

Po pomyślnej inicjalizacji modułu LCD, sterowanie zostaje przydzielone modułowi konfiguracji przy pomocy multiplexera 4b_2_1. Wyjście multiplexera zależy od stanu linii set.

```

if(set = '1') then
    line_out <= line_0; -- moduł inicjalizacyjny
else
    line_out <= line_1; -- moduł konfiguracyjny
end if;


```

Linie LCD_RS oraz LCD_RW, które wchodzi w skład modułu są stale ustawione na stan niski. Linia SF_CE jest odpowiedzialna za komunikację z pamięcią Intel StrataFlash. Ustawienie tej linii na 1 powoduje dezaktywację tej pamięci. W takim przypadku układ FPGA posiada pełną kontrolę na zapisem i odczytem do LCD.

```

LCD_RW <= '0';
LCD_RS <= '0';
SF_CE <= '1';

```



Rysunek 1: Stany modułu inicjalizacyjnego

Właściwa część konfiguracyjna składa się z wysłania czterech bajtów na magistralę SF_C<11:8>.

- Function Set - 0x28
- Entry Set - 0x06 w celu inkrementacji pozycji wskaźnika po każdym wpisaniu znaku
- Display On/Off - 0x0E - włącznie migającego wskaźnika
- Clear Display - 1.64ms

Istotną informacją jest, że wykonanie każdej z tych instrukcji zajmuje pewien okres czasu. Dlatego też po wysłaniu każdej komendy występuje stan który odmierza czas między kolejnymi wysłaniami bajtów. Czasy poszczególnych operacji znajdują się w dokumentacji układu Spartan-3E [1].


3.3 Wysyłanie bajtów i pół-bajtów

4 Podsumowanie

Projekt zawiera poprawną inicjalizację oraz podstawową konfigurację całego układu LCD, co pozwala na dalszą modyfikację w postaci obsługi wejścia danych od użytkownika. Nie został zrealizowany moduł, który pozwoliłby na wyświetlanie znaków wprowadzonych przez użytkownika. Taka funkcjonalność mogłaby zostać zrealizowana poprzez rozszerzenie modułu konfiguracyjnego w postaci dodania dodatkowych stanów. Lepszą opcją byłby jednak stworzenie osobnego modułu który odbierałby bajt ze znakiem od użytkownika i przesyłał go dalej do układu LCD w odpowiednich odstępach czasowych.


Literatura

- [1] http://www.xilinx.com/support/documentation/boards_and_kits/ug230.pdf, dokumentacja układu Spartan-3E.



Rysunek 2: Stany modułu konfiguracyjnego

- [2] <http://www.sitronix.com.tw/sitronix/product.nsf/Doc/ST7066U?OpenDocument>, dokumentacja sterownika Sitronix ST7066U.



Rysunek 3: Przykład wysłania całego bajtu w programie ModelSim