POLITECHNIKA WROCŁAWSKA

PROJEKT

UKŁADY CYFROWE I SYSTEMY WBUDOWANE 2

Obsługa komunikacji ze sterownikiem LCD na zestawie uruchomieniowym Spartan-3E

Authors: Rafał Pieniążek Jakub Pomykała

Supervisor: Dr inż. Jarosław SUGIER

29 maja 2016

1 Temat

1.1 Cel i zakres pracy


Celem projektu było zaimplementowanie modułu obsługi LCD podłączonego do układu Spartan-3E. W ramach projektu wykonano procedurę inicjalizacyjną i konfiguracyjną urządzenia.

1.2 Opis sprzętu

Wyświetlacz podłączony do zestawu Spartan-3E posiada 2 linie 16 znakowe. W celu zminimalizowania ilości pinów wyjściowych, oraz zachowania kompatybilności sterownik do komunikacji korzysta z 4-bitowego interfejsu. Wyświetlacz LCD posiada zewnętrzny sterownik Sitronix ST7066U. Jest on zgodny funkcjonalnie z rodziną najbardziej popularnych wyświetlaczy z rodziny HD44780.


2 Opis projektu

W projekcie zaimplementowano moduł do inicjalizacji i konfiguracji wyświetlacza LCD. Na poniższym schemacie przedstawiony został ogólny scheamat ideowy projektu.



Rysunek 1: Schemat projektu

2.1 Hierarchia źródeł




Rysunek 2: Hierarchia źródeł projektu

2.2 Opis modułów

Projekt został rozdzielony na poszczególne moduły. Wprowadzenie modularyzacji umożliwiło wyszczególnienie poszczególnych fragmentów, które służą do konkretnych celów. Poniżej opisano poszczególne moduły użyte w projekcie.

2.2.1 Moduł inicjalizacji

Moduł inicjalizacji został wyposażony w wejścia GO i SENT, odpowiednio do rozpoczęcia działania maszyny stanów, oraz informowania modułu o zakończeniu wysyłania poszczególnej sekwencji. Wyjściami jest czterobitowa magistrala ustawiająca kolejne wartości inicjalizacyjne. Szczegółowy opis działania maszyny stanów zaimplentowanej w module został przedstawiony poniżej. Wyjście SENDING służy do poinformowania modułu przesyłającego czerobitowe dane do LCD o gotowości na wysłanie. Moduł informuje o zakończeniu działania poprzez opuszczenie stanu wysokiego wyjścia BUSY.




Rysunek 3: Symbol modułu inicjalizacji

Inicjalizacja układu składa z serii oczekiwań i wysyłań odpowiednich wartości na magistralę SF_D<11:8>. Ogólny schemat inicjalizacji został przedstawiony poniżej. Istotna jest linia LCD_E ponieważ dopiero w przypadku kiedy jej stan jest wysoki, układ LCD przyjmuje dane z magistrali SF_D. Zastosowanie procedury inicjalizacji jest konieczne do ustabilizowania połączenia interfejsu czterobitowego.

- Czekaj 15ms lub więcej
- Ustaw na SF_D<11:8> wartość 0x3, ustaw stan LCD_E na wysoki na 12 cykli
- Czekaj 4.1ms lub więcej
- Ustaw na SF_D<11:8> wartość 0x3, ustaw stan LCD_E na wysoki na 12 cykli
- Czekaj 0.1ms lub więcej
- Ustaw na SF_D<11:8> wartość 0x3, ustaw stan LCD_E na wysoki na 12 cykli
- Czekaj 0.04ms lub więcej
- Ustaw na SF_D<11:8> wartość 0x2, ustaw stan LCD_E na wysoki na 12 cykli
- Czekaj 0.04ms lub więcej

W projekcie został podłączony zegar 50MHz, dzięki czemu ustalone zostały minimalne ilości cykli jakie należy odczekać między kolejnymi wysyłaniami. Moduł inicjalizacyjny jest to maszyna stanów, która odmierza potrzebne wartości czasowe przy wykorzystaniu licznika.



Rysunek 4: Stany modułu inicjalizacyjnego

2.2.2 Wysyłanie bajtów i pół-bajtów

Sterownik LCD posiada czterobitowy interfejs. Wysyłanie danych musi odbywać się w odpowiedniej częstotliwości. Zgodnie z dokumentacją, aby wysłać 4 bitowy dane do LCD należy ustawić je na wyjściu SF_D, oraz ustawić stan niski na LCD_E na okres 40ns(równy dwóm cyklom zegara). Następnie należy podnieść na 12 cykli zegara wyjście LCD_E, aby po tym czasie opuścić je na 1 cykl. Zaimplementowana została następująca maszyna stanów:




Rysunek 5: Maszyna stanów wysyłania danych na czterobitowy interfejs.

Poniżej przedstawiono kod maszyny stanów zaimplementowanej w module:

```
entity send_4bits is
Port ( half_byte : in STD_LOGIC_VECTOR (3 downto 0);
    GO : in STD_LOGIC;
   Clk: in STD_LOGIC;
    SF_D : out STD_LOGIC_VECTOR (3 downto 0);
    LCD_E : out STD_LOGIC;
    BUSY : out STD_LOGIC);
    end send_4bits;
architecture Behavioral of send_4bits is
    type states_of_4bits_transmission is ( idle, waitForTick, transmit, finish);
    signal transmision_state : states_of_4bits_transmission := idle;
    signal count : integer range 0 to 11 :=0;
    signal data : STD_LOGIC_VECTOR (3 downto 0);
    transmit_4bits: process (Clk, half_byte, GO)
    begin
    if(rising_edge(Clk)) then
            case transmision_state is
        --czekanie na GO
        when idle =>
            SF_D <= "0000";
            LCD_E <= '0';</pre>
```


```
BUSY <= '0';
         if(GO = '1') then
             data <= half_byte;</pre>
             BUSY <= '1';
             transmision_state <= waitForTick;</pre>
         else
             transmision_state <= idle;</pre>
         end if;
         --ustawienie data na LCD - 2 tick
        when waitForTick =>
             LCD_E <= '0';
             SF_D <= data;</pre>
         if(count = 1) then
             transmision_state <= transmit;</pre>
             count <= 0;
         else
             transmision_state <= waitForTick;</pre>
             count <= count+1;</pre>
         end if;
         --wyslanie polbajtu
         when transmit =>
             SF_D <= data;</pre>
             LCD_E <= '1';
             if(count = 11) then
                  transmision_state <= finish;</pre>
                  count <= 0;
             else
                  transmision_state <= transmit;</pre>
                  count <= count+1;</pre>
             end if;
         -- zwolnienie BUSY - powrot do stanu poczatkowego
        when finish =>
             LCD_E <= '0';
             transmision_state <= idle;</pre>
         end case;
         end if;
end process transmit_4bits;
end Behavioral;
```

Dla modułu wysyłania czterobiowych danych wygenerowano symbol:




Rysunek 6: Symbol moduły wysyłającego cztery bity

Wysyłanie tylko danych czterobitowych jest jednak niewystarczające. Poprawna konfiguracja, czy wysyłanie danych programowych wymaga przesyłania pełnych bajtów. Problem ten jest opisany w dokumentacji sterownika LCD. Wysłanie bajtu polega na wysłaniu najpierw jego górnej połówki, odczekaniu jednej mikrosekundy, następnie przesłaniu dolnej połówki bajtu. W tym celu zaimplementowano kolejną maszynę stanów. Korzysta ona z poprzednio opisanego modułu wysyłania czterobitowych danych.



Rysunek 7: Graf przejść maszyny stanów wysyłającej całe bajty




Rysunek 8: Symbol moduły wysyłającego całe bajty

2.2.3 Multiplekser 4-bitowy


Po zakończeniu pracy przez moduł inicjalizacyjny należy rozpocząć pobieranie danych z modułu konfiguracji. Jednakże w odróżnieniu od pierwszego modułu, moduł konfiguracji wysyła dane konfiguracyjne w postaci pełnych bajtów. Wysyłanie całych bajtów odbywa się zgodnie z dokumentacją. Zatem konieczne jest zastosowanie multipleksera, aby zmienić źródło danych do wysłania. Wyjście multipleksera zależy od stanu linii set.

```
if(set = '1') then
line_out <= line_0; -- moduł inicjalizacyjny
else
line_out <= line_1; -- moduł konfiguracyjny
end if;</pre>
```



Rysunek 9: Symbol multipleksera

2.2.4 Moduł konfiguracji



Rysunek 10: Symbol modułu konfiguracji

Linie LCD_RS oraz LCD_RW, które wchodzą w skład modułu są stale ustawione na stan niski. Linia SF_CE jest odpowiedzialna za komunikację z pamięcią Intel StrataFlash. Ustawienie tej linii na 1 powoduje dezaktywację tej pamięci. W takim przypadku układ FPGA posiada pełną kontrolę na zapisem i odczytem do LCD.


```
LCD_RW <= '0';
LCD_RS <= '0';
SF_CE <= '1';</pre>
```

Właściwa część konfiguracyjna składa się z wysłania czterech bajtów na magistralę SF_C<11:8>.

• Function Set - 0x28

- Entry Set 0x06 w celu inkrementacji pozycji wskaźnika po każdym wpisaniu znaku
- Display On/Off 0x0E włącznie migającego wskaźnika
- Clear Display 1.64ms

Istotną informacją jest, że wykonanie każdej z tych instrukcji zajmuje pewien okres czasu. Dlatego też po wyslaniu każdej komendy występuje stan który odmierza czas między kolejnymi wysłaniami bajtów. Czasy poszczególnych operacji znajdują się w dokumentacji układu Spartan-3E [1].




Rysunek 11: Stany modułu konfiguracyjengo


Po stworzeniu każdego modułu, były przeprowadzane testy behawioralne, które miały na celu sprawdzić poprawność działania. W przeciwnym wypadku szukanie potencjalnych błędów byłoby bardzo utrudnione. Moduł stworzony w ramach projektu jest odpowiedzialny za prawidłową inicjalizację i konfigurację wyświetlacza. Jest to bezpośrednio związane z odpowiednim wysyłaniem danych oraz synchronizacją wszystkich procesów. Zastosowane rozwiązania związane są z powiadomieniem zwrotnym *callback*. Oznacza to, że przygotowany moduł, rozwiązujący pojedyncze kwestie implementacji, informował moduł z niego korzystający (kliencki) o zakończeniu pracy. Zastosowanie tego rozwiązania pozwala na uniknięcie problemów z odpowiednią częstotliwością wysyłania danych.

2.3 Wyniki symulacji


Z racji synchronicznego i stałego charakteru projektu zdecydowano się na testowanie całości modułu w programie ModelSim. Poniżej przedstawiono kluczowe elementy w symulacji.




Rysunek 12: Symulacja - stan początkowy




Rysunek 13: Symulacja - działanie modułu inicjalizującego




Rysunek 14: Symulacja - działanie modułu inicjalizującego




Rysunek 15: Symulacja - działanie modułu inicjalizującego




Rysunek 16: Symulacja - działanie modułu inicjalizującego




Rysunek 17: Przejście z modułu inicjalizującego do konfiguracji



Rysunek 18: Wysłanie danych 0x28 przez moduł konfiguracji



Rysunek 19: Wysłanie danych 0x06 przez moduł konfiguracji



Rysunek 20: Wysłanie danych 0x0F przez moduł konfiguracji - włączenie kursora

3 Implementacja

Projekt został zaimplementowany w środowisku Xlinx w wersji 14.7. Poprawność działania poszczególnych modułów, oraz w fazie końcowej całości projektu była testowana w środowisku ModelSim. Do poprawnej pracy układu niezbędna jest konfiguracja pliku LCD.ucf oraz GenIO.ucf, których listingi zostały przedstawione ponizej.


```
NET "LCD_E" LOC = "M18" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW;
NET "LCD_RS" LOC = "L18" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW;
NET "LCD_RW" LOC = "L17" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW;
NET "LCD_D<0>" LOC = "R15" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW;
NET "LCD_D<1>" LOC = "R16" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW;
NET "LCD_D<2>" LOC = "P17" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW;
NET "LCD_D<3>" LOC = "M15" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW;
NET "SF_CE" LOC = "D16" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW;
NET "C1k" LOC = "C9" | IOSTANDARD = LVTTL;
NET "C1k" PERIOD = 20.0ns HIGH 50%;
```

3.1 Rozmiar układu

Poniżej przedstawiono raporty wygenerowane przez środowisko XLinx podczas generowania implementacji. Widać z niej, że projekt wymaga jedynie 168 LUT spośród 9312 dostępnych. Ponadto do implementacji zużyto zaledwie 1% dostępnych przerzutników.

	· · · · · · · · · · · · · · · · · · ·	lcd_modu	le Project Status					
Project File:	LCD.xise		Parser Errors:		No Errors			
Module Name:	lcd_module		Implementation State:			Synthesized		
Target Device: xc3s500e-4fg320			• Errors:					
Product Version:	ISE 14.7		• Warnings:					
Design Goal:	Balanced		Routing Results:			All Signals Completely Routed		
Design Strategy:	Xilinx Default (unlocked)		Timing Constraints:			All Constraints Met		
Environment:	System Settings		• Final Timing Score:		0 (Timing Report)			
	1							
		Device Utilization	Summary				[-]	
Logic Utilization		Used	Available	Utilization		Note(s)		
Number of Slice Flip Flops		83	9,31	2	1%			
Number of 4 input LUTs		138	9,31	2	1%			
Number of occupied Slices		95	4,65	6	2%			
Number of Slices containing only related logic		95	9	5	100%			
Number of Slices containing unrelated logic		0	9	5	0%			
Total Number of 4 input LUTs		168	9,31	2	1%			
Number used as logic		138						
Number used as a route-thru		30						
Number of bonded <u>IOBs</u>		9	23	3%				
Number of BUFGMUXs		1	2	4%				
Average Fanout of Non-Clock Nets		3.07						
		Performance Su	mmary				<u>[-]</u>	
Final Timing Score:	0 (Setup: 0, Hold: 0, Component Switching Limit: 0)			Pinout Data:		Pinout Report		
Routing Results:	All Signals Completely Routed			Clock Data:		Clock Report		
Timing Constraints:	All Constraints Met							

Rysunek 21: Raport generowania implementacji



Rysunek 22: Raport generowania implementacji, część 2

3.2 Instrukcja obsługi urządzenia

Z racji charakteru projektu nie wymaga on działania zewnętrznego. Procedura inicjalizacyjna i konfiguracyjna rozpocznie się automatycznie po podłączeniu zasilania.

4 Podsumowanie

Projekt zawiera poprawną inicjalizację oraz podstawową konfigurację całego układu LCD, co pozwala na dalszą modyfikację w postaci obsługi wejścia danych od użytkownika. Nie został zrealizowany moduł, który pozwalałby na wyświetlanie znaków wprowadzonych przez użytkownika. Taka funkcjonalność mogłaby zostać zrealizowana poprzez rozszerzenie modułu konfiguracyjnego w postaci dodania dodatkowych stanów. Lepszą opcją byłby jednak stworzenie osobnego modułu który odbierałby bajt ze znakiem od użytkownika i przesyłał go dalej do układu LCD w odpowiednich odstępach czasowych.

Literatura

- [1] http://www.xilinx.com/support/documentation/boards_and_kits/ug230.pdf, dokumentacja układu Szpartan-3E.
- [2] http://www.sitronix.com.tw/sitronix/product.nsf/Doc/ST7066U?OpenDocument, dokumentacja sterownika Sitronix ST7066U.