

Universidade Federal de Pelotas

Centro de Desenvolvimento Tecnológico Bacharelado em Ciência da Computação Engenharia de Computação

Arquitetura e Organização de Computadores I

Prática

Aula 4

Revisão, Acesso à Memória

Prof. Guilherme Corrêa gcorrea@inf.ufpel.edu.br

Prof. Bruno Zatt

MIPS: Registradores

Registrador	Nome	Uso (convenção)
\$0	\$zero	Zero
\$1	\$at	Assembler Temporary
\$2, \$3	\$v0, \$v1	Valor de retorno de subrotina
\$4 - \$7	\$a0 - \$a3	Argumentos de subrotina
\$8 - \$15	\$t0 - \$t7	Temporários (locais à função)
\$16 - \$23	\$s0 - \$s7	Salvos (não alterados na função)
\$24, \$25	\$t8, \$t9	Temporários
\$26, \$27	\$k0, \$k1	Kernel (reservado para SO)
\$28	\$gp	Global Pointer
\$29	\$sp	Stack Pointer
\$30	\$fp	Frame Pointer
\$31	\$ra	Endereço de Retorno

Operações Lógicas (and, or, xor, nor)

Ti	DO	R

31	26	25	21	20	10	15	11	10	6	5	
opc	ode	r	S		rt	re	P	sha	amt	fui	nct
6 b	its	5 b	oits	5	bits	5 b	its	5 k	oits	6 k	oits

and \$t1, \$zero, \$t3

0н	0н	Вн	9н	0н	24н
000000	00000	01011	01001	00000	100100
0н	9н	Ан	8н	0н	25н

or \$t0, \$t1, \$t2

000000	01001	01010	01000	00000	100101
--------	-------	-------	-------	-------	--------

xor \$t1, \$t2, \$t3

nor \$t0, \$t0, \$t3

0н	8н	Вн	8н	0н	27 н
000000	01011	01011	01001	00000	100111

Operações Lógicas (andi, ori, xori)

31 26 25 21 20 16 15 0 Tipo I opcode Deslocam. ou oper. imediato rs rt 6 bits 5 bits 5 bits 16 bits andi \$t1, \$t0, 0xA0A0 **А0А0**н Сн 8н 9н 001100 01000 01001 1010000010100000 ori \$t0, \$zero, 0xFFFF Dн 0н 8н FFFF_H 001101 00000 01000 11111111111111111 xori \$t1, \$t1, 0x538 Ен 9н 9н 538н 001110 01001 01001 0000010100111000

Operações Lógicas (sll, slr)

Tipo R

31	26	25	21	20	16	15	11	10	6	5	0
opc	ode	r	S		rt	r	d	sha	amt	fu	nct
6 b	its	5 b	its	5	bits	5 b	its	5 I	oits	6	bits


sll \$t0, \$t1, 12

srl \$t5, \$t5, 28

0н	0н	9н	8н	Сн	0 н
000000	00000	01001	01000	01100	000000
0н	0н	D н	D н	1Сн	2н
000000	00000	01101	01101	11100	000010

Operações Aritméticas (sra)

Tipo R



sra \$t1, \$t0, 4

0 н	0 н	8н	9н	4н	3н
000000	00000	01000	01001	00100	000011

Operações Aritméticas (add, sub, addu, subu)

	31	26	25	21	20	16	15	11	10	6	5	0
Tipo R	opco	code		rs		rt		ď	shamt		fu	nct
	6 bit	S	5 bits		5 k	5 bits		bits	5 bits		6	bits
add \$t2, \$t0, \$t1	0н		8	Вн	9	н	•	\ н	0	н	2	0н
	0000	00	010	000	01001		01	010	00000		100	0000
sub \$t2, \$t0, \$t1	0н		8	Вн	9н		Ан		0н		2	2 н
	0000	00	010	000	01001		01010		00000		100	010
addu \$t2, \$t0, \$t1	0н		8	8н		9н		Ан		н	2	1н
	0000	00	010	01000		01001		010	00000		100	0001
subu \$t2, \$t0, \$t1	0н		8	8н		9н		Ан		Н	2	3н
	0000	00	010	000	01001		01010		00000		10001	

Operações Aritméticas (mult, multu, mfhi, mflo)

_		_		-	4.0			4.0	_	_	
	31 26	j 	25 21	20	16	15	11	10	6	5	0
Tipo R	opcode		rs	rt		rd		shamt		fur	nct
	6 bits		5 bits	5 bits	6	5 I	oits	5 b	its	6 bits	
mult \$t0, \$t1	0н		8н	9н		C	н	0	Н	18	Вн
	000000		01000	0100	1	00	000	00000		0110	000
multu \$t0, \$t1	0н		8н	9н		C	н	0	Н	19	Эн
multu \$t0, \$t1	0 н 000000		8 н 01000	9 н 0100	1)н 000	000		19	
multu \$t0, \$t1 mfhi \$t2		<u> </u>			1	00			000		001
·	000000		01000	0100		000	000	000)00 H	0110	001 <mark>)</mark> н
·	000000 О н		01000 Он	0100 Он		000	000 MH	000)000 H)000	0110 10	001 0н 000

Operações Aritméticas (div, divu, mfhi, mflo)

	31	26	25	21	20	16	15	11	10	6	5	0
Tipo R	opcode 6 bits		rs		rt			rd	sha	amt	funct	
			5 bits		5	oits	5	bits	5 bits		6 bits	
I: 010 014												
div \$t0, \$t1	0н		8	Н	Ę (Н		0н	0	Н	1A	.H
	0000	00	01	000	01	001	00	000	000	000	0110	10
divu \$t0, \$t1	0н		8	Вн	9	Н		0н	0	н	1B	Н
	0000	00	01	000	01	001	00	000	000	000	0110)11
mfhi \$t2	0н		0	н	0)н	-	Д н	0	н	10	Н
	0000	00	000	000	000	000	01	010	000	000	0100	000
mflo \$t3	0н		0	н	0	н	E	Зн	0	н	12	н
ιιιιο φισ	011			••		• • •	_					

Operações Aritméticas (addi, addiu)

Tipo I



addi \$t2, \$t0, 0x12

8н	8н	Ан	12н
001000	01000	01010	000000000010010

addiu \$t2, \$t0, 0x12

9н	8н	A H	12н
001001	01000	01010	000000000010010


MIPS: estrutura básica

- Banco de registradores (32 registradores)
- Program Counter (PC)
- Memória (dados, instruções)
- Unidade Lógica e Aritmética (ULA)

MIPS: estrutura básica

- Banco de registradores (32 registradores)
- Program Counter (PC)
- Memória (dados, instruções)
- Unidade Lógica e Aritmética (ULA)

MIPS (monociclo)



MIPS: Memória

- Memória de Instruções
- Memória de Dados
- Acessos à memória devem ser alinhados
 - Cada endereço aponta para um byte
 - Dados de 32 bits (word) precisam iniciar em endereços múltiplos de 4
 - Outros tamanhos de dados também são suportados (halfword, bytes)

Por quê?


Por quê?

- Os programas podem conter estruturas de dados **muito mais complexas** que números inteiros, por exemplo;
- Apenas 32 registradores não são suficientes;
- Os registradores mantêm pequenas quantidades de dados acessadas **frequentemente**;
- *Arrays*, estruturas, variáveis pouco usadas devem ser armazenadas na **memória**.


Como funciona?

- Precisamos de instruções de transferência de dados para ler e escrever dados na memória;
- Os dados são transferidos da memória para os registradores e vice-versa;
- Precisamos fornecer às instruções endereços para acessar a memória;
- Instruções para copiar dados da memória para os registradores: **LOAD**;
- Instruções para copiar dados dos registradores para a memória: **STORE**.

- No MIPS, os registradores têm 32 bits, de forma que a maior parte das operações é executada sobre *words* (conjunto de 4 *bytes* = 32 bits);
- Os endereçamentos são feitos a *bytes*, portanto o endereço de uma *word* deve considerar os 4 *bytes* dentro da *word*;
- Ou seja: words precisam começar em endereços múltiplos de 4!!



Endereço	Dados	
12	00000000 00000011 00111100 10100010	
8	00000000 00000000 00000000 00001110	
4	00000110 00010100 10110000 00011101	
0	00000000 00000000 00000000 00000001	



Endereçamento à Memória

- Endereço = base + offset
 - Base: registrador (32 bits)
 - *Offset*: imediato (16 bits)
- Para endereçar uma word, base + offset deve ser múltiplo de 4
- Por que o endereço de base fica no registrador e não no imediato (offset)?

Endereçamento à Memória

- Endereço = base + offset
 - Base: registrador (32 bits)
 - *Offset*: imediato (16 bits)
- Para endereçar uma *word*, **base** + *offset* deve ser múltiplo de 4

lw \$t3, 100(\$t2)	\$t3 ← Memória[\$t2 + 100]
lw \$t1, 0(\$t0)	\$t1 ← Memória[\$t0]
sw \$t3, 100(\$t2)	Memória[\$t2 + 100] ← \$t3
sw \$t1, 0(\$t0)	Memória[\$t0] ← \$t1

Instruções de acesso a words

- Load word (lw)
 - Carrega uma word (32 bits) da memória para um registrador lw rd, off(b)
- Store word (sw)
 - Carrega uma word (32 bits) de um registrador para a memória sw rs, off(b)

Nota: Endereços múltiplos de 4 são finalizados com 0x0, 0x4, 0x8, 0xC

rd: registrador destino

off: offset

b: base

rs: registrador fonte

Instruções de acesso a words

- Load word (lw)
 - Exemplo:

Considere que o registrador \$t1 contém 0x00400000

O que faz a instrução a seguir?

lw \$t3, 0x60(\$t1)

Instruções de acesso a words

- Load word (lw)
 - Exemplo:

Considere que o registrador \$t1 contém 0x00400000

O que faz a instrução a seguir?

lw \$t3, 0x60(\$t1)

 O código acima copia a word na posição 0x00400060 da memória para o registrador \$t3.

Instruções de acesso a words

- Store word (sw)
 - Exemplo:

Considere que o registrador \$t0 contém 0x00400014

O que faz a instrução a seguir?

sw \$t3, -8(\$t0)

Instruções de acesso a words

- Store word (sw)
 - Exemplo:

Considere que o registrador \$t0 contém 0x00400014

O que faz a instrução a seguir?

 O código acima copia a word no registrador \$t3 para a posição 0x004000C da memória.

Instruções de acesso a halfword

- Load halfword (lh)
 - Carrega uma halfword da memória para os 16 bits menos significativos de um registrador
 lh rd, off(b)
- Store halfword (sh)
 - Carrega uma halfword (16 bits) dos 16 bits menos significativos de um registrador para a memória sh rs, off(b)

Nota: Endereços múltiplos de 2 são finalizados com 0x0, 0x2, 0x4, 0x6, 0x8, 0xA, 0xC, 0xE

Quando lh é usada, os 16 bits mais significativos do registrador são completados com extensão do sinal

Instruções de acesso a halfword

- Load halfword unsigned (lhu)
 - Carrega uma halfword da memória para os 16 bits menos significativos de um registrador lhu rd, off(b)

Nota: Endereços múltiplos de 2 são finalizados com 0x0, 0x2, 0x4, 0x6, 0x8, 0xA, 0xC, 0xE

Quando lhu é usada, os 16 bits mais significativos do registrador são completados com zeros

Instruções de acesso a byte

- Load byte (lb)
 - Carrega um byte da memória para os 8 bits menos significativos de um registrador
 lb rd, off(b)
- Store byte (sb)
 - Carrega um byte (8 bits) dos 8 bits menos significativos de um registrador para a memória sb rs, off(b)

Nota: Todos endereços são válidos para bytes; não é necessário fazer alinhamento de endereços.

Quando lb é usada, os 24 bits mais significativos do registrador são completados com extensão do sinal

Instruções de acesso a byte

- Load byte unsigned (lbu)
 - Carrega um byte da memória para os 8 bits menos significativos de um registrador lbu rd, off(b)

Nota: Todos endereços são válidos para bytes; não é necessário fazer alinhamento de endereços.

Quando lbu é usada, os 24 bits mais significativos do registrador são completados com zeros

Instrução de *load* imediato

- Load upper immediate (lui)
 - Carrega um valor imediato nos 16 bits mais significativos de um registrador lui rd, immediate
 - Exemplo:

lui \$t0, 0xABCD

 $t0 \leftarrow 0xABCD0000$

É bastante útil para inicializar o valor do registrador base.

Definir seção de dados no MARS

- Utilizamos a diretiva .data
- O início da área de dados é a posição **0x10010000**
- Atenção: .data NÃO É uma instrução do MIPS; é apenas uma diretiva do montador!

```
      .data
      # inicia a seção de dados

      .word 1
      # escreve 1 em 0x10010000

      .word -3
      # escreve -3 em 0x10010004

      .word 15
      # escreve 15 em 0x10010008
```

Definir seção de dados no MARS

- A partir de agora, utilizaremos:
 - .data antes da seção de dados
 - .text antes da seção de instruções

```
.data
                           # inicia a seção de dados
                           # escreve 1 em 0x10010000
      word 1
      .word -3
                           # escreve -3 em 0x10010004
      word 15
                           # escreve 15 em 0x10010008
                           # inicia a seção de instruções
.text
      lui $t0, 0x1001
                           # carrega o reg $t0 com 0x10010000
      lw $t1, 8($t0)
                           # carrega $t1 com a word em 0x10010008
      add $s2, $t1, $t1
                           # soma $t1 com $t1 e coloca o resultado em $s2
      sw $s2, 12($t0)
                           # escreve a word $s2 em 0x1001000C
```

Definir seção de dados no MARS

• Outras diretivas para .data

```
.byte reserva um byte
```

.half reserva uma halfword

.space x reserva x bytes