# UNIVERSIDADE FEDERAL DE PELOTAS CENTRO DE DESENVOLVIMENTO TECNOLÓGICO CURSO DE ENGENHARIA DE COMPUTAÇÃO DISCIPLINA DE SISTEMAS OPERACIONAIS



# MECANISMOS DE ENTRADA E SAÍDA PLATFORM CONTROLLER HUB

**WAGNER LOCH** 

PELOTAS, OUTUBRO DE 2019 Wagner Loch – wloch@inf.ufpel.edu.br

## Introdução

Sistemas Operacionais possuem diversas funções, uma delas é a de controle de dispositivos de Entrada e Saída (E/S). É seu papel enviar tarefas aos dispositivos, tratar erros e interrupções. A interface de Entrada e Saída também é responsável pela comunicação lógica entre o barramento e o dispositivo. Durante este trabalho será apresentado o mecanismo Platform Controller Hub (PCH), que é um chipset da família Intel, introduzido em 2008. Seu trabalho basicamente é lidar com os dispositivos de Entrada e Saída, sendo que sua principal motivação é diminuir os problemas relacionados a performances e gargalos entre processador e a placa-mãe.

Com o passar dos anos, a velocidade dos processadores aumentou consideravelmente, enquanto que a velocidade de outros componentes, tais como o barramento frontal, responsável pela transferência de dados do processador para a placa mãe, não acompanhou o seu desenvolvimento, resultando assim em um gargalo. Para resolver este problema, foi implementado pela Intel o Platform Controller Hub.




Figura 1 - Diagrama de Blocos Platform Controller Hub

Na Figura 1 é evidenciado o Diagrama de Blocos do Platform Controller Hub. Existem duas diferentes conexões entre a unidade de processamento e o PCH, Flexible Display Interface (FDI) e Direct Media Interface (DMI), ou Interface de Mídia Direta, que seria uma ligação entre a ponte norte e sul da placa-mãe.

Esta nova arquitetura propôs algumas novas implementações de funcionalidades das pontes norte e sul dentro do chip do processador. Uma delas, é a via de memória de controle e gráficos (PCI-e). Uma vez que o Platform Controller Hub lida com estas funcionalidades, a ponte norte pode ser totalmente eliminada. Outra funcionalidade integrada ao PCH é o Clock do sistema, ou Real Time Clock.

### **Real Time Clock**

O Platform Controller Hub possui um bloco chamado Real Time Clock (RTC) que tem duas funções principais, armazenar informações do sistema e histórico de horas. Segundo o Datasheet fornecido pela Intel, o RTC opera a 32.768 kHz e é alimentado com uma bateria de 3v.

### Controlador de Entrada e Saída

O Controlador de Entrada e Saída, como o próprio nome sugere, é o bloco responsável pelo controle de periféricos e tráfego de informações para a unidade de processamento central.

É interessante evidenciar que, segundo Tanenbaum o Sistema Operacional não lida com diferentes dispositivos de Entrada e Saída, o SO lida apenas com o dispositivo controlador, neste caso o Platform Controller Hub.

### Entrada e Saída Flexível

Segundo o datasheet do Platform Controller Hub, ele é integrado com uma tecnologia chamada Flexible I/O, que permite que diferentes dispositivos com diferentes padrões e velocidades se comuniquem utilizando o mesmo barramento. Existem um total de 18 portas de entrada e saída de alta velocidade

### Conclusão

O Platform Controller Hub foi introduzido pela Intel em 2008 com o propósito de melhorar a interface de comunicação e diminuir os gargalos de velocidade entre processador e demais dispositivos. O fato de usar a tecnologia Flexible I/O facilita o trabalho para o Sistema Operacional, visto que diferentes dispositivos podem utilizar o mesmo barramento.

# Referências

- [1] Sistemas Operacionais Modernos. 3º Edição Andrew S. Tanenbaum Edição:
- 3°. Autor: Andrew S. Tanenbaum. Editora: Prentice Hall.
- [2] Intel. Datasheet: Intel 9 Series Chipset Platform Controller Hub (PCH) Datasheet. Disponível em: https://www.intel.com.br/content/www/br/pt/products/docs/chipsets/9-series-chipset-pch-datasheet.html. Acessado em 30 de setembro de 2019.
- [3] Hook, Brian. "Breaking the Speed Barrier: The Frontside Bus Bottleneck". Disponível em: https://www.technewsworld.com/story/31594.html. Technewsworld. Acessado em 30 de setembro de 2019.