

TD N°2 Initiation à VHDL

Bref rappel.

Comme précisé dans le cours il existe 3 styles pour décrire des circuits numériques :

-Flot de données.

Réservé aux circuits de petite taille. On implémente les fonctions sous forme d'équations logiques (fonctions booléennes).

- Structurel.


Réservé aux circuits de taille moyenne à grande. Le circuit est décrit comme un ensemble de boites noires interconnectées au moyen de signaux.

- Comportementale.

Une suite d'instructions de contrôles (tests, boucles, etc.) précise le fonctionnement voulu dans un **process**. Un peu à la manière d'un langage procédural.

A) Logique combinatoire.

Des combinaisons d'entrées à l'instant † produisent des combinaisons de sorties, sans que ces dernières dépendent des entrées présentes à l'instant †-1.



Exercice N°1.

Donner la description par **flot de données** du multiplexeur 4 vers 1 abordé en cours et dont on vous donne l'entité :

UE Systèmes Embarqués





Exercice N°2.

```
Proposer une description comportementale d'un comparateur d'égalité 4 bits.

library ieee;
use ieee.std_logic_1164.all;

entity eqcomp4 is
port

(
    a,b : in std_logic_vector(__ downto __);
    equal : out std_logic
    );
end eqcomp4;

architecture behav_ eqcomp4 of eqcomp4 is
begin

Compléter
le code

end behav_ eqcomp4
```

B) Logique séquentielle.

Se caractérise principalement par la présence d'un signal d'horloge en entrée du circuit à décrire. Cette horloge plus exactement un front (montant ou descendant) « lance » l'exécution d'un bout de code. Les sorties du circuit dépendront (état futur) des entrées à l'instant † (état présent) ainsi que de leurs valeurs à l'instant †-1(état passé).

Exercice N°3.

Analyser le code page suivante et donner le nom de la fonction réalisée par ce circuit nommé bidule. Représenter sa « boite noire » complète.



```
VIGNON
          library ieee;
UNIVERSITÉ
          use ieee.std_logic_1164.all;
      use ieee.numeric std.all;
      entity bidule is
      generic(bidule_Width : INTEGER := 8); -- paramètre de configuration
      de bidule
      port
                                                                 Compléter tous
            CLK : in std_logic;
                                                                      les
            RST : in std_logic; -- Reset_
                                                                  commentaires
               : in std_logic; -- ENable
            UD : in std logic;
                : out unsigned(bidule Width-1 downto 0)
            );
                                                                  Écriture plus
      end bidule;
                                                                   condensée
      architecture arch bidule of bidule is
                                                          O
                                                     0
      signal bid : unsigned(Q'range);
      -- idem std_logic_vector(bidule_Width-1 downto 0)
      begin
            process(CLK,RST)
            begin
                 if (RST='1') then
                 bid <= (others => '0');
                 elsif rising_edge(CLK) then
                       if EN='1' then
                            if UD='1' then
                                bid <= bid + 1; --
                                bid <= bid - 1; --
                            end if;
                       end if;
                 end if;
            end process;
      Q <= unsigned(bid);</pre>
      end arch_bidule;
```

Exercice N°4

Reprendre l'exercice du TD N°1 « détecteur de séquence » et le coder en VHDL en utilisant 1 process. On nommera l'entity « detect_seq » et l'architecture « fsm_TD1 »