RISC-V 边缘 AI 加速系统

摘 要

[待填写]

关键词： [待填写]

目 录

摘 要 **I**

第一部分 作品概述 **1**
1.1 功能与特性 . . . 1
1.2 应用领域 . . . 1
1.3 主要技术特点 . . . 1
1.4 设计流程 . . . 2

第二部分 系统组成及功能说明 **3**
2.1 系统整体介绍 . . . 3
2.1.1 系统架构 . . . 3
2.1.2 模块功能 . . . 4
2.2 CPU 设计 . . . 5
2.2.1 CPU 微架构 . . . 5
2.2.2 指令提取 . . . 5
2.2.3 指令译码 . . . 5
2.2.4 指令发射 . . . 5
2.2.5 指令执行 . . . 5
2.2.6 指令提交 . . . 5
2.2.7 存储管理 . . . 5
2.2.8 中断和异常 . . . 5
2.3 NPU 设计 . . . 6
2.3.1 NPU 微架构 . . . 6
2.3.2 PE 计算单元 . . . 6
2.3.3 脉动阵列 . . . 6
2.3.4 阵列控制器 . . . 6
2.3.5 DMA 控制器 . . . 6
2.3.6 卷积展开单元 . . . 6
2.3.7 定点后处理单元 . . . 6
2.3.8 寄存器接口 . . . 6
2.4 系统互连与存储 . . . 7
2.4.1 总线结构 . . . 7
2.4.2 存储组织 . . . 7
2.4.3 访问仲裁 . . . 7
2.4.4 共享数据访问约定 . . . 7
2.5 图像采集与显示链路 . . . 7
2.5.1 图像采集 . . . 7
2.5.2 输入预处理 . . . 7
2.5.3 帧缓存管理 . . . 8
2.5.4 显示输出 . . . 8
2.6 模型部署 . . . 8
2.6.1 模型选型 . . . 8
2.6.2 量化方案 . . . 8

2.6.3 模型导出 8
2.6.4 算子映射 8
2.6.5 裸机运行时 8
2.6.6 推理流程 9
2.7 FPGA 实现 9
2.7.1 目标平台 9
2.7.2 工程配置 10
2.7.3 时钟复位 10
2.7.4 板级接口 10
2.7.5 实现约束 10

第三部分 完成情况及性能参数 **11**
3.1 整体介绍 11
3.2 工程成果 11
3.2.1 硬件成果 11
3.2.2 软件成果 11
3.2.3 功能验证 11
3.2.4 应用演示 11
3.3 特性成果 11
3.3.1 CPU 性能 11
3.3.2 NPU 性能 12
3.3.3 系统性能 12
3.3.4 FPGA 实现指标 12

第四部分 总 结 **13**
4.1 可扩展之处 13
4.2 工程取舍与心得体会 13

第五部分 参考文献 **14**

附 录 **15**
A 仿真环境与验证方法 15
A.1 工具配置 15
A.2 测试平台 15
A.3 判定标准 15
B CPU 仿真验证 15
B.1 指令集验证 15
B.2 流水线控制 15
B.3 指令提取 15
B.4 指令执行 15
B.5 中断和异常 16
B.6 存储访问 16
C NPU 仿真验证 16
C.1 计算正确性 16
C.2 分块计算 16
C.3 DMA 传输 16
C.4 任务控制 16
C.5 可选功能 16

D 系统互连与存储仿真验证 16
D.1 总线协议 16
D.2 访问仲裁 17
D.3 地址译码 17
D.4 共享数据访问 17
E 图像采集与显示链路仿真验证 17
E.1 图像采集 17
E.2 输入预处理 17
E.3 跨时钟域 17
E.4 帧缓存 17
E.5 显示输出 17
F 系统联合仿真验证 18
F.1 完整模型推理 18
F.2 连续帧处理 18
F.3 运行配置 18
F.4 结果核对 18

第一部分 作品概述

1.1 功能与特性

本设计 TriHaRiscv[1]是面向边缘图像处理和神经网络推理的 RISC-V 异构计算平台，采用 Verilog 语言进行 RTL 设计，集成 CPU、NPU、系统互连与存储，以及图像采集显示链路。CPU 负责程序控制和通用计算，NPU 负责卷积、矩阵乘等运算，视频链路完成图像输入与结果显示。系统的基本功能与特性如下：

- CPU 采用六级流水线、双发射、顺序执行架构。
- 支持 RV32IMC 指令集及 Zicsr 扩展，支持机器模式（M-mode）、CSR 访问、中断和异常处理。
- 支持动态分支预测，预测组件表项深度可参数化配置。
- 支持参数化开启或关闭指令缓存（I-Cache）和数据缓存（D-Cache）。
- NPU 采用脉动阵列，支持 INT8 乘法和 INT32 累加，完成卷积及矩阵乘运算。
- CPU 通过寄存器配置和启动 NPU 任务，支持状态查询和任务完成中断。
- 采用 DMA 搬运特征图、模型参数和计算结果，支持分块计算的数据传输。
- 支持 AXI4 和 AXI-Lite 总线。
- 集成片上 RAM，支持 DDR3 板载外部存储，为 CPU、NPU 及视频帧缓存提供存储空间。
- 支持 UART、GPIO、定时器、I^2C 和 SPI 基本外设。
- 支持图像采集、输入预处理、帧缓存管理和 HDMI 显示输出。
- 支持量化模型的裸机部署，提供 NPU 驱动、算子调度及结果处理功能。

1.2 应用领域

[待填写：使用场景、目标用户、输入输出条件、部署约束、模型数量和离线运行边界。]

1.3 主要技术特点

- [待填写]
- [待填写]
- [待填写]
- [待填写]

[1]TriHaRiscv 的命名灵感来源于团队名称“哈哈哈”（Triple Ha）。

1.4 设计流程

[待填写：需求、方案、模块验证、系统集成、目标实现、板测和归档流程。]

第二部分 系统组成及功能说明

2.1 系统整体介绍

2.1.1 系统架构

TriHaRiscv SoC 采用 CPU 与 NPU 异构协同工作结构，系统架构如图2-1所示。CPU 执行控制程序和通用运算，NPU 承担矩阵乘累加等计算任务。存储访问和外设配置通过不同的总线路径连接，片上 RAM、外部存储控制器和用户扩展接口构成系统的存储与输入输出部分。




图 2-1 TriHaRiscv SoC 系统架构

CPU 采用六级双发射顺序执行结构，其指令和数据接口接入系统主存总线，连接片上 RAM，并经 AXI 通路访问外部存储。图中将 DDR3 及其存储控制器置于 SoC 边界之外，以区分处理系统与板级存储接口。AXI-Lite 通路用于访问外设寄存器和 NPU 控制寄存器，不承担 NPU 的大批量数据搬运。

NPU 包含控制器、DMA、特征图缓冲区、参数缓冲区和脉动阵列。CPU 通过 NPU 控制寄存器配置计算任务，DMA 经 AXI 通路搬运特征图和参数，缓冲区为阵列提供

计算数据。NPU 控制器协调数据传输和阵列运算，图中的中断通路用于返回任务完成通知。

SoC 集成 GPIO、UART、SPI、I²C、定时器和 PLIC 等外设，各外设通过 AXI-Lite 通路接入。PLIC 汇聚 NPU 和外设的中断请求，并通知 CPU 处理。用户逻辑和自定义外设分别通过相应的扩展接口接入系统。

2.1.2 模块功能

TriHaRiscv SoC 划分为 CPU、NPU、总线、存储、外设和视频六个模块，模块组成如图2-2所示。CPU 和 NPU 分别封装为 `triha_cpu` 和 `triha_npu`，其余模块提供系统互连、存储访问、外设控制及图像采集与显示功能。




图 2-2 TriHaRiscv SoC 模块图

CPU 通过 `bus_subsystem` 访问存储空间和外设寄存器，并向 NPU 提交计算任务。NPU 通过 DMA 读取特征图和参数、写回计算结果；`mem_subsystem` 提供片上 RAM 和外部存储的接入。`periph_subsystem` 集成通用外设及 PLIC，将外设事件和 NPU 任务完成中断送至 CPU。

`video_subsystem` 完成像素接收、输入预处理、帧缓存管理和显示输出，CPU 负责视频链路配置、推理任务调度及显示结果发布。各模块的主要功能和接口见表2-1。

表 2-1 SoC 模块功能表

模块	主要功能	主要接口
`triha_cpu`	执行控制程序和通用运算，处理中断和异常	指令与数据访存接口、中断输入
`triha_npu`	执行矩阵乘累加，调度 DMA 传输和阵列计算	AXI 数据接口、AXI-Lite 寄存器接口、完成中断
`bus_subsystem`	连接系统主从设备，完成地址译码、访问仲裁和协议桥接	主存总线、AXI 与 AXI-Lite 接口
`mem_subsystem`	提供片上 RAM 及外部存储接入，组织系统存储空间	片上 RAM 接口、外部存储访问接口
`periph_subsystem`	集成 GPIO、UART、SPI、I²C、定时器和 PLIC	AXI-Lite 寄存器接口、外设信号与中断接口

表 2-1 SoC 模块功能表（续）

模块	主要功能	主要接口
`video_subsystem`	完成图像采集、输入预处理、帧缓存管理和显示输出	视频输入输出接口、帧缓存读写接口

2.2 CPU 设计

2.2.1 CPU 微架构

[待填写]

2.2.2 指令提取

[待填写]

2.2.3 指令译码

[待填写]

2.2.4 指令发射

[待填写]

2.2.5 指令执行

[待填写]

2.2.6 指令提交

[待填写]

2.2.7 存储管理

[待填写]

2.2.8 中断和异常

[待填写]

2.3 NPU 设计

2.3.1 NPU 微架构

[待填写：总体框图、模块连接、支持的计算任务、CPU 与 NPU 的协作关系，以及一次计算的执行流程。]

2.3.2 PE 计算单元

[待填写：乘法器和累加器结构、输入与累加位宽、有符号运算、操作数传递，以及清零和使能控制。]

2.3.3 脉动阵列

[待填写：阵列规模、PE 排列、边界接口、阵列互连、数据传播方向，以及结果读出方式。]

2.3.4 阵列控制器

[待填写：操作数锁存、波前注入、控制状态机、清零或续累加模式、计算时序、结束判定及完成握手。]

2.3.5 DMA 控制器

[待填写：DDR 数据搬入和结果写回、AXI 突发传输、地址对齐、本地缓冲与预取、描述符队列、任务调度，以及背压和总线错误处理。]

2.3.6 卷积展开单元

[待填写：Im2Col 实现、输入布局与寻址、卷积参数、边界补零、数据打包、硬件支持范围，以及功能关闭时的软件回退。]

2.3.7 定点后处理单元

[待填写：仿射变换、移位缩放、舍入规则、INT8 饱和、零点与激活处理，以及硬件功能开关和软件分工。]

2.3.8 寄存器接口

[待填写：MMIO 寄存器映射、字段定义、读写属性、软件配置和启动顺序、状态查询、状态清除，以及中断通知机制。]

2.4 系统互连与存储

2.4.1 总线结构

[待填写：控制总线和数据总线、主从设备连接、访问宽度，以及必要的协议桥接和跨时钟域路径。]

2.4.2 存储组织

[待填写：片上 RAM 和 DDR 的容量与组织、地址映射、缓存别名、模型参数和运行工作区分配、字节序，以及各区域的用途和访问限制。]

表 2-2 系统地址映射表

区域	实际地址	用途与访问限制
[待填写]	[待填写]	[待填写]
[待填写]	[待填写]	[待填写]
[待填写]	[待填写]	[待填写]
[待填写]	[待填写]	[待填写]

2.4.3 访问仲裁

[待填写：CPU、NPU 和视频链路的并发请求、仲裁策略、事务归属、占用与释放条件，以及背压处理。]

2.4.4 共享数据访问约定

[待填写：缓存与 DMA 的数据可见性、共享缓冲区访问权限、数据同步顺序、缓存维护要求、软件维护责任，以及一致性约定。]

2.5 图像采集与显示链路

2.5.1 图像采集

[待填写：传感器初始化、DVP 接口、像素接收、有效帧判据、输入像素格式、写入完整性，以及采集错误处理。]

2.5.2 输入预处理

[待填写：图像裁剪、像素格式转换、数据打包、模型输入生成，以及软硬件分工。]

2.5.3 帧缓存管理

[待填写：帧缓存容量和布局、帧标识、任务及模型标识、采集/推理/显示的缓冲区所有权转移、结果发布原子性、丢帧策略，以及复位和错误恢复。]

2.5.4 显示输出

[待填写：帧数据读取、扫描时序、原图与结果的同帧配对、显示接口配置，以及像素输出格式。]

2.6 模型部署

2.6.1 模型选型

[待填写：模型来源、许可证、网络结构、输入输出规格、输入尺寸和颜色顺序，以及选择依据。]

2.6.2 量化方案

[待填写：权重和激活的数据类型、量化参数、累加位宽、混合精度处理、舍入和溢出约定，以及数值参考。]

2.6.3 模型导出

[待填写：计算图描述、参数文件、张量布局、模型元数据、版本和哈希标识、部署文件生成方式，以及完整性检查。]

2.6.4 算子映射

[待填写：各算子及执行阶段的 CPU/NPU 分工、硬件支持范围、分块执行、软件回退条件，以及数值参考和限制。]

表 2-3 算子执行方式表

算子或阶段	执行后端	实际支持范围	数值参考与限制
[待填写]	[待填写]	[待填写]	[待填写]
[待填写]	[待填写]	[待填写]	[待填写]
[待填写]	[待填写]	[待填写]	[待填写]
[待填写]	[待填写]	[待填写]	[待填写]

2.6.5 裸机运行时

[待填写：软件层次、启动初始化、链接布局、模型加载、MMIO 驱动调用、固定

工作区、张量缓冲复用、资源生命周期、日志和错误返回。]

2.6.6 推理流程

[待填写：软件入口、输入准备、调用链、逐层调度、任务提交和完成检查、后处理、结果交付、失败回退，以及输入输出接口。]

2.7 FPGA 实现

FPGA 顶层集成了 SoC、时钟复位模块，以及存储和板级接口封装，模块组成如图2-3所示。`triha_soc` 封装图2-2中的六个 SoC 模块，顶层通过各接口封装连接外部存储、摄像头、显示设备和通用外设。




图 2-3 FPGA 顶层模块图

`clock_reset` 根据板级参考时钟生成各时钟域的工作时钟，并按初始化顺序生成与释放复位信号。`ddr_wrapper` 封装 DDR3 控制器和厂商存储接口，为 CPU、NPU 及视频帧缓存提供外部存储访问通路。`board_io_wrapper` 连接 UART、GPIO、SPI 和 I^2C 等板级信号，完成 SoC 内部接口与 FPGA 引脚之间的适配。

`video_in_wrapper` 接入摄像头像素及帧、行同步信号，将其送入 SoC 视频子系统；`video_out_wrapper` 接收视频子系统输出的像素和同步信号，连接板级显示接口。厂商 IP 及板级信号适配集中在顶层封装模块中，SoC 内部保留处理、互连和视频链路的功能逻辑。

2.7.1 目标平台

本设计采用盘古 100pro+ 开发板作为验证平台，主控为紫光同创 Logos-2 系列 FPGA，器件型号为 PG2L100H-6IFBG676。CPU、NPU、系统互连和视频处理逻辑部署在该器件中，利用片上逻辑、APM 运算单元和 DRM 存储块完成计算与数据缓冲。板载 DDR3 由两颗 4Gbit 芯片组成，总容量为 1GB，通过 32bit 数据通路连接 FPGA，用于存放模型参数、特征图和视频帧。HDMI 输入输出接口连接视频链路，USB-UART 接口承担裸机程序的串口通信和调试。平台主要配置见表2-4。

表 2-4 平台配置表

项目	配置	说明或用途
开发板	盘古 100pro+（MES2L676-100HP）	FPGA 及板级外设平台
主控器件	PG2L100H-6IFBG676	紫光同创 Logos-2 系列 FPGA
逻辑资源	66,600 个 LUT，133,200 个 FF	CPU、NPU 及系统控制逻辑
运算资源	240 个 APM	乘法与 MAC 运算
片上存储	155 个 36Kbit DRM	CPU 存储、Cache 及 NPU 缓冲区
外部存储	1GB DDR3，2 颗 4Gbit 芯片，32bit 数据位宽	模型参数、特征图及视频帧存储
视频接口	1 路 HDMI 输入、1 路 HDMI 输出	视频接入与显示
通信接口	USB-UART	板载通信与串口调试
辅助接口	按键、LED、SD 卡接口	控制输入、状态显示及扩展存储
下载与供电	JTAG、12V 电源接口	比特流下载、逻辑调试和板卡供电

2.7.2 工程配置

[待填写：工具版本、顶层模块、源码组织、功能开关、厂商 IP 和官方例程的引用版本及修改范围，以及综合、布局布线和位流生成流程。]

2.7.3 时钟复位

[待填写：时钟来源、频率与 PLL 配置、时钟域划分、复位顺序、DDR 初始化依赖以及跨域处理的总体安排。]

2.7.4 板级接口

[待填写：摄像头、显示、DDR 和 UART 等板级接口的引脚映射、信号方向、I/O 标准、电平要求、连接关系及接口配置。]

2.7.5 实现约束

[待填写：时钟约束、输入输出时序约束、跨域约束、时序例外及其依据、尚未确认的外部接口条件，以及约束覆盖范围和待闭合事项。]

第三部分 完成情况及性能参数

3.1 整体介绍

[待填写：工程版本与源码提交、目标平台与器件、运行配置、工具版本、整体完成情况，以及仿真验证、FPGA 实现和实物验证的范围与边界。]

3.2 工程成果

3.2.1 硬件成果

[待填写：CPU、NPU、系统互连、存储及图像采集与显示链路的实现成果，FPGA 集成情况，以及对应 RTL、板级工程、约束文件和硬件交付清单。]

3.2.2 软件成果

[待填写：模型导出与量化部署、裸机运行时、外设和 NPU 驱动、CPU 回退路径、运行程序及配套工具的实现成果，以及软件交付清单和复现入口。]

3.2.3 功能验证

[待填写：CPU 指令执行、NPU 计算、数据搬运、共享存储访问、图像链路和完整模型运行的验证结论，已通过项目、待验证项目与已知限制，以及对应附录中的测试用例、波形和日志索引。]

3.2.4 应用演示

[待填写：系统连接与板卡接口、启动和操作流程、输入输出图像、连续帧运行效果及演示条件；分别标明仿真演示与实物演示，并列出实物照片、传感器、显示输出和运行画面的实际验证状态。]

3.3 特性成果

3.3.1 CPU 性能

[待填写：测试程序、编译选项与运行配置、执行周期、退休指令数、IPC 及相关性能计数器，统计口径、测试结果和影响因素；区分仿真结果与板上实测结果，注明基准测试的运行条件和结果适用范围。]

3.3.2 NPU 性能

[待填写：测试算子与矩阵规模、计算周期、DMA 数据搬运开销、阵列利用率，以及相同任务和数值约定下相对 CPU 执行的加速比；说明计时范围、运行配置和测量方法，区分计算单元性能与包含搬运的任务性能。]

3.3.3 系统性能

[待填写：模型与输入尺寸、完整模型推理延迟、端到端处理延迟、连续帧吞吐率、CPU 与 NPU 协同执行开销，以及系统瓶颈分析；说明各项指标的计时起止点、测试条件和证据类型，区分仿真推算与板上实测。]

3.3.4 FPGA 实现指标

[待填写：目标器件与工程配置、逻辑资源、寄存器、DSP 和存储资源占用，工作频率、时序裕量及关键路径；注明报告来自综合还是布局布线阶段，并区分时序约束目标、实现结果和实际板上工作条件。]

第四部分 总 结

4.1 可扩展之处

[待填写：可扩展方向、接口复用、资源与时序影响、验证成本和验收标准。]

4.2 工程取舍与心得体会

[待填写：应用需求和架构取舍、数值处理与系统调试、复用和复现经验、本次版本完成内容、证据覆盖范围、未完成边界，以及下一步目标。]

第五部分 参考文献

附 录

A 仿真环境与验证方法

A.1 工具配置

[待填写：仿真器、RISC-V 编译工具、参考模型及依赖工具的版本，源码提交、配置参数、运行命令和日志保存位置。]

A.2 测试平台

[待填写：单元、模块和系统级测试的划分，测试台结构、时钟复位、输入生成方式及输出采集方式；说明仿真覆盖范围，不将仿真结果视为板级电气或实物验证结论。]

A.3 判定标准

[待填写：各类测试的验证目的、参考模型、期望行为、数值误差容限、超时条件和通过标准，以及波形、数值结果和验证结论的记录方式。]

B CPU 仿真验证

B.1 指令集验证

[待填写：支持的 RV32 指令集能力与扩展配置、官方架构测试及定向用例，未启用扩展的非法指令行为、测试结果和已知限制。]

B.2 流水线控制

[待填写：译码、发射和提交行为，数据冒险、旁路、暂停和冲刷的验证用例，关键流水线信号、退休结果及判定依据。]

B.3 指令提取

[待填写：取指时序、压缩指令处理、分支预测和重定向的测试输入与关键波形；验证压缩指令配置下预测查询、更新及相关性能计数器的行为。]

B.4 指令执行

[待填写：整数运算、移位、比较和乘除法的测试配置，符号组合、边界输入及除法特殊情况，与参考结果的逐项比较和执行完成时序。]

B.5 中断和异常

[待填写：已实现 CSR 的读写行为、异常触发、中断响应和返回流程，异常原因与返回地址、流水线处理及关键波形的判定结果。]

B.6 存储访问

[待填写：缓存命中与未命中、读写访问、字节使能、访问对齐和 PMA 边界的验证用例，访存时序、读回数据及异常行为。]

C NPU 仿真验证

C.1 计算正确性

[待填写：PE 和脉动阵列的测试输入、INT8 乘法与 INT32 累加约定，符号组合、累加边界、参考结果及逐项数值比较。]

C.2 分块计算

[待填写：矩阵规模、数据布局、分块参数和尾块处理的测试组合，输入输出地址、块间拼接及与完整矩阵参考计算的比较结果。]

C.3 DMA 传输

[待填写：DMA 读写搬运、传输长度、地址边界、突发传输和背压场景，握手波形、内存读回数据及传输完成结果。]

C.4 任务控制

[待填写：寄存器配置、任务启动、忙闲状态、完成通知和连续任务提交的测试序列，以及异常输入、背压和任务重新启动时的状态转换。]

C.5 可选功能

[待填写：卷积展开、定点后处理等已实现可选功能的测试输入、参考结果和边界情况；分别记录开启与关闭配置下的功能行为、合法响应及回退路径。]

D 系统互连与存储仿真验证

D.1 总线协议

[待填写：总线各通道握手、突发传输、字节使能和响应行为的测试配置，背压场景、关键协议波形及通过标准。]

D.2 访问仲裁

[待填写：多主设备并发访问、持续请求和不同背压条件下的测试序列，仲裁顺序、请求完成情况及背压传播结果。]

D.3 地址译码

[待填写：地址映射、存储与外设访问边界、非法地址及禁用模块访问的测试用例，目标选择、读写结果和错误响应。]

D.4 共享数据访问

[待填写：CPU、NPU DMA 和图像链路的共享数据访问场景，缓冲区交接、缓存维护、数据可见性及读写结果的验证；按实际访问约定检查，不假定硬件自动维持缓存一致性。]

E 图像采集与显示链路仿真验证

E.1 图像采集

[待填写：图像输入时序、帧同步、行同步、像素有效信号、像素格式和帧标识的测试配置，采集数据及帧完整性的判定结果。]

E.2 输入预处理

[待填写：已实现的像素格式转换、尺寸处理和模型输入组织，测试图像、输入输出尺寸、通道排列及与参考处理结果的比较。]

E.3 跨时钟域

[待填写：不同采集、处理和显示时钟条件下的跨域同步，数据与控制信号传递、复位恢复及边界时序的测试波形和判定结果。]

E.4 帧缓存

[待填写：帧缓存读写、缓冲区切换、所有权交接和读写冲突的测试场景，帧完整性、数据保持及冲突处理结果。]

E.5 显示输出

[待填写：显示扫描、像素输出、同帧结果配对和输入输出一致性的仿真配置，输出时序、参考像素及显示数据核对结果。]

F 系统联合仿真验证

F.1 完整模型推理

[待填写：模型版本、输入尺寸、算子执行后端及测试输入，CPU 与 NPU 协同、端到端数据流和推理完成情况，运行日志及验证边界。]

F.2 连续帧处理

[待填写：多帧输入顺序、帧标识、任务衔接和缓冲区交接的测试序列，连续运行中的完成通知、帧配对及结果保持情况。]

F.3 运行配置

[待填写：加速启用与禁用、CPU 回退及显示配置组合的测试矩阵，各配置的运行路径、任务完成情况和结果一致性；区别于单个 NPU 可选功能的验证。]

F.4 结果核对

[待填写：整网输出与软件参考结果的比较、数值误差统计、帧标识及结果配对检查，参考图像、核对日志和通过结论；注明误差容限与未覆盖项目。]