

Verilog

硬體描述語言數位電路

設計實務

鄭信源 編著



包含 Verilog 新增特色
檔案處理與除錯輔助

Verilog





Verilog

硬體描述語言數位電路

設計實務

鄭 信 源 編著

儒林圖書公司 發行



版權聲明

以下是本書引用的硬體 (Hardware) 、軟體 (Software) 與作業系統 (Operation System, OS) 的版權與著作權說明。

☞ 硬體 (Hardware)

- IBM 是 IBM Corporation 的註冊商標。

☞ 軟體 (Software)

- Vivado Design Suite 是 Xilinx Inc. (賽靈思) 的註冊商標。
- ModelSim® 是 Mentor Graphics (明導國際) 旗下 Model Technology™ 的註冊商標。
- Synopsys 的 Design Analyzer 是 Synopsys Corporation (新思科技公司) 的註冊商標。

☞ 作業系統 (Operation System, OS)

- MS-Windows 是 Microsoft Corporation 的註冊商標。
- Linux 是 Linux Kernel Organization, Inc. 的註冊商標。
- Sun OS 是 SUN Corporation 的註冊商標。

本書所引用之商標或畫面各分別屬所有權之公司，不再聲明。

前言

現今積體電路的技術可以讓數百萬個電晶體集成在一小片(長寬各約是數個mm)的矽晶片上，這其中經歷了：一小片矽晶片上只能容納數十個電晶體的「**小型積體電路**」(SSI, Small Scale Integrated Circuit)，能容納數百個電晶體的「**中型積體電路**」(MSI, Medium Scale Integrated Circuit)，能容納數千個電晶體的「**大型積體電路**」(LSI, Large Scale Integrated Circuit)，能在單一矽晶片上能容納的電晶體數目高達數萬個以上「**超大型積體電路**」(VLSI, Very Large Scale Integrated Circuit)技術。後來也有所謂的「**極大型積體電路**」(ULSI, Ultra Large Scale Integrated Circuit)的名詞出現在積體電路的技術領域中，這項技術所代表的是在單一矽晶片上能容納的電晶體數目是「超大型積體電路」的數十倍，甚至更多更多。

由於積體電路技術的快速發展，使得單一元件邏輯電路的技術成為不爭的事實，例如：傳統的由 TTL 或是 CMOS 邏輯族所能達到的「**中型積體電路**」(MSI, Medium Scale Integrated Circuit)規模，計算機的基本功能「**算術邏輯運算單元**」，無所不在的「**微控制器**」(Micro Controller)，微電腦的心臟「**中央處理器**」(CPU, Central Processing Unit)，各式各樣的「**應用積體電路**」(ASIC, Application Specific IC)，可以由設計者自行作雛型(Prototype)驗證的「**可程式邏輯元件**」(PLD, Programmable Logic Device)，甚至是目前最新的數位技術發展到了「**單晶片系統**」(SoC, System On a Chip)…等等的技術。

「**超大型積體電路**」(VLSI)設計技術與製造工業的快速成長，使得數位系統越來越複雜(Intel Pentium 動輒數百萬個電晶體)，以及電子產品的生命週期小於設計時所花的時間；以往使用「**全訂製**」(Fully Customize)IC 的設計流程並未能符合市場的快速變化，因而未能廣泛地使用於電子產品的設計中。因此數位系統設計人員及數位電路工程師急迫地需要：(1)功能強大的**計算機輔助設計工具**(Computer Aided Design Tools, CAD)、(2)易學易用的**硬體描述語言**(Hardware Description Language, HDL)，以及(3)一種能夠使其產品“**快速雛型化**”(Fast Prototyping)的 IC 元件。希望藉由以上的工具及技術進而滿足 Time to Market 的特性以及 Time to Profit 的期望。

Synopsys(新思科技公司)於 1987 年將 Verilog 為基礎的邏輯合成工具開發成功，使得 Verilog 硬體描述語言(Verilog Hardware Description Language, VHDL)同時整合了邏輯模擬與邏輯合成兩大部份的要求，博得目前廣大數位系統設計人員及數位電路工程師的青睞。

Verilog 語言是一種一般性的硬體描述語言，它的語法與 C 語言相似，易學易用，而且能夠允許在同一個模組中有不同層次的表示法共同存在，設計者可以在同一個模組中混合使用：**電晶體層次**(Transistor Model)、**邏輯閘層次模型**(Gate Level Model)、**暫存器轉移層次**(Register Transfer Level)，以及**行為模型**(Behavioral Model)等 4 種不同層次的表示法來描述所設計的電路。一般的邏輯合成工具普遍都支援 Verilog HDL，而且許多的製造商也都有提供 Verilog HDL 的函數庫，因此受到極大的好評。

而在能夠使其產品“**快速雛型化**”(Fast Prototyping)的 IC 元件：「**現場可規劃邏輯閘陣列**」(Field Programmable Gate Array, FPGA)元件出現於 IC 工業市場中，這種 IC 提供了「**邏輯閘陣列**」(GA, Gate Array)元件的特性與「**可程式陣列邏輯**」(PAL, Programmable Array Logic)元

件的規劃彈性，所以可以縮短電子產品雛型製作的時間，進而達到“快速雛型化”的目標，因此廣受歡迎。

有了功能強大的計算機輔助設計工具，易學易用的硬體描述語言，以及「現場可規劃邏輯閘陣列」元件，使得整個數位系統的設計流程從「功能需求」、「設計」、「模擬」、「驗證」到「快速雛型化」…等步驟，才能同時滿足現今需要功能強大的數位系統，以及市場時效性的要求。

在本書中我們將為您深入淺出地介紹 Verilog 硬體描述語言的特性，以及電腦輔助設計工具 (CAD)。目前的電腦輔助設計工具 (CAD) 主要是架設在工作站級以上的電腦，例如：SUN、HP…等等，且大多使用 Synopsys (新思科技公司) 的電腦輔助設計工具 (CAD)。另外，有些電腦輔助設計工具 (CAD) 則是安裝到個人電腦 (PC) 上來使用，例如：Xilinx 公司就發展出一套提供硬體描述語言的編譯、合成為「現場可規劃邏輯閘陣列」(FPGA) 型式的電路以及合成後的電路模擬…等等的功能，除此之外，也能將合成出來的 FPGA 型式之電路規劃 (或者說是「燒錄」) 至 FPGA 元件中，以利實際電路的快速驗證。「現場可規劃邏輯閘陣列」IC 通常使用在數位系統設計的初期階段，用以獲得較佳的彈性及方便性，在驗證步驟完成之後，就算是完成雛型 IC 了。如果在電路的效能及面積上有較大的要求時，則可以改採「全訂製」(Fully Customize) IC 電路之設計方式，由人工設計與調校，最後的電路送交工廠作光罩 (Mask)，大量生產的結果使得成本可以大幅地降低。

Synopsys (新思科技) 的電腦輔助設計工具 (CAD) 大多安裝在由 SUN、HP…等公司設計的工作站級電腦，一般讀者比較沒有機會能夠去接觸到工作站級電腦和 Synopsys 的電腦輔助設計工具 (CAD)；所以我們就介紹能夠安裝在個人電腦 Windows 視窗作業系統，由 Xilinx 公司所設計出來的 Vivado、Verilog 硬體描述語言 (VHDL) 的整合環境工具，作為本篇中所有 Verilog 模組的電路合成及模擬平台，和大家一起深入淺出地探討 Verilog 硬體描述語言

的特性。如果您沒有 Xilinx 的 Vivado，可以上網免費下載或者是改用其他的 Verilog HDL 編譯器(例如：Synopsys 的 Design Analyzer)，同樣也是可以直接將本書所附光碟中的 Verilog 硬體描述檔(*.v 檔)，拿來編譯合成與模擬，仍然可以得到同樣的學習效果。

最後要特別強調的是：本書中所有的 Verilog 模組並不只是能夠作時序上的模擬而已，也能夠作電路的合成以及電路合成後的邏輯閘層次之模擬與驗證。日後能夠輕易地將這些 Verilog 模組拿到架設在工作站級的電腦裡頭所安裝的 Synopsys(新思科技)之電腦輔助設計工具(CAD)，也都能夠讓模組電路作編譯、合成、模擬以及驗證，並不需要作任何的修改。

作者序

Verilog 語言是一種一般性的硬體描述語言，它的語法與 C 語言相似，易學易用，而且能夠允許在同一個模組中有不同層次的表示法共同存在，設計者可以在同一個模組中混合使用：電晶體層次 (Transistor Model)、邏輯閘層次模型 (Gate Level Model)、暫存器轉移層次 (Register Transfer Level)，以及行為模型 (Behavioral Model) 等 4 種不同層次的表示法來描述所設計的電路。

有鑒於市面上本介紹 Verilog 硬體描述語言的書籍，一般都普遍將電路描述的目標放在不同層次的仿真機制，能夠作為仿真的 Verilog 電路描述並不能代表著就能通過邏輯合成的步驟；也就是說有些 Verilog 的語法是專門用來作為電路仿真之用的，並不適用於邏輯合成的，因而讓一些剛開始使用 Verilog 來設計數位電路的新手們感到困惑，也因此釀成了筆者編寫此書的動機。

本書是教導學習 Verilog 硬體描述語言的書籍，目的在於藉由學習 Verilog 語言的過程中去瞭解硬體描述語言的設計概念，進而完成設計數位晶片的最終目標。筆者是由淺入深地介紹各種電路的設計方式，或是同一種功能的電路但使用不同的語法敘述來設計，並且也有在電路的運作效能及面積等方面作概略性地比較。

本書使用 Verilog 硬體描述語言來實作出來，每個電路模組都是電腦輔助設計工具 ModelSim 之下，完成了模組電路作編譯、合成、仿真以及驗證...等等步驟，所以本書的各個模組都是可以實作得出來的。

第一章主要是介紹數位電路的設計觀念，其中包括了：數位系統的實作方法，以及典型的「半訂制」(Semi Customize) IC 設計流程。

第二章主要是 Verilog 硬體描述語言簡介，主要內容包括：硬體描述語言 (Hardware Description Language, HDL) 和傳統數位電路設計的優缺點比較，Verilog 硬體描述語言 (VHDL) 的特性、電腦輔助設計工具 (CAD)：Xilinx Vivado 的介紹、Primitive Cell 的介紹、ModelSim 的介紹，以及 Verilog 模組整合與仿真的流程 (Synthesis and Simulation Flow) — 使用 Xilinx Vivado。

第三章主要是討論 Verilog 的模組與架構，主要內容是：Verilog 的四大模型 (Model)、模組 (Module)、語法協定，Verilog 的資料型態 (Data Types) 以及時間控制 (Timing Control) 方式，還有談到階層式設計 (Hierarchy Design) 的觀念。

第四章介紹的是 Verilog HDL 編譯器能否用於電路合成的語法，目的在於：將 Verilog 的語法分成可以用於電路合成以及不能用於電路合成兩大類，並介紹其中可以用於電路合成的語法之說明，並以一些簡單的範例來作說明它們的使用方法。

第五章主要是介紹的是 Verilog 常用的敘述。

第六章介紹的是 Verilog 的訊號 (signal) 與變數 (variable) 觀念，使用括弧來描述複雜的電路結構，善用「常數」(Constant)、運算元的位用寬度 (operator bitwidth) 以及重置 (Reset) 訊號與預設 (Preset) 訊號的重要性。

第七章介紹算術運算，包括：數字系統，二進位數值系統 (Binary Numbering System) 中『無號數整數』、『有號數整數』、『無號數小數』和『有號數小數』的優缺點、可以表示的資料範圍，以及相對應的四則運算：『加

法』、『減法』、『乘法』以及『除法』運算。

第八章的內容則是將數位電路中的組合 (Combination Logic) 邏輯電路，從最簡單的布林方程式之實作 (Implementation of Boolean Equation)、編碼器、解碼器，到簡易的算術邏輯運算單元 (ALU) 的設計…等等。

第九章的內容則是將數位電路中的循序邏輯電路，像是：存儲元件、移位元暫存器 (Shift Register)、計數器電路 (Counter)、除頻電路…等等。

第十章的內容則是將數位電路中的有限狀態機器與簡易的 CPU 設計，例如：同步 (Synchronous) 與非同步 (Asynchronous) 循序電路、完全指定狀態 (Completely Specified) 與不完全指定狀態 (Incompletely Specified)，以及三個特殊的控制電路…等等。

第十一章是記憶體設計與應用，包括：基本的隨機存取記憶體設計、隨機存取記憶體的擴充方式設計、基本的唯讀記憶體設計、唯讀記憶體的擴充方式設計、唯讀記憶體的應用，以及用 RAM 來設計快取記憶體電路。

第十二章是屬於進階課程，內容主要是將一些設計較大型的電路系統時，可以應用什麼樣的方式幫助我們讓硬體描述語言容易修改、調整，以及可以讓電路在效能或者是面積上可以得到較佳的設計。

第十三章的內容是 Verilog 2001 增強特色，還有 Verilog 2001 新增的保留字、運算子、函數、compiler directive 以及 token。

第十四章的內容是 Verilog 的檔案處理與除錯輔助功能。

第十五章的內容是用來建立用於 Verilog 電路模擬的 User Defined Primitives (UDPs)。

花了很大的心思及時間著手編寫這本書，除了當成自己手邊的參考書籍以外，更希望大家能夠馳騁於 Verilog 硬體描述語言的世界裡，設計出更多實用的晶片來。

本書於編寫期間承蒙前中華大學資訊工程系所劉淳燁副教授的指導，另外也要感謝 Synopsys 的使用者參考手冊 (HDL Compiler for Verilog Reference Manual)、行政院科學委員會・國科會晶片設計製作中心 (CIC, Chip Implementation Center) 的訓練課程教學講義作為參考資料，以及 3 支由 Synplicity 公司設計的控制電路程式 (程式碼前有註明 Copyright (c) 1995 by Synplicity, Inc. You may distribute freely, as long as this header remains attached.)，經由筆者修改後完成的有限狀態機範例，使得本書之編寫得以順利完成。

本書幾經校對、更正與增修，如有任何疏漏與錯誤，請各位先進與前輩們給予指正，筆者由衷地感謝。

鄭 信 源

於新北市 2019.3.21

目次

軟硬體版權聲明

前言

作者序

第一章 數位電路的設計觀念

- 1.1 數位系統的實作方法1-2
- 1.2 典型的「半訂製」(Semi Customize) IC 設計流程.....1-9

第二章 Verilog 硬體描述語言簡介

- 2.1 硬體描述語言 (Hardware Description Language, HDL) 和傳統數位電路設計的優缺點比較2-2
- 2.2 Verilog 硬體描述語言 (VHDL) 的特性2-4
- 2.3 電腦輔助設計工具 (CAD) –Xilinx Vivado 的介紹.....2-4
- 2.4 Primitive Cell2-6
- 2.5 Verilog 模組整合與模擬的流程 (Synthesis and Simulation Flow)
–使用 Xilinx Vivado2-9
 - 2.5.1 Verilog 電路描述設計流程使用 Xilinx Vivado..... 2-9
- 2.6 VHDL 電路模擬軟體 –ModelSim 的介紹2-47

2.7 VHDL 電路設計與模擬的流程 (VHDL design in and simulation flow)	
—使用 ModelSim.....	2-53
2.7.1 編譯 Verliog 電路描述	2-53
2.7.2 VHDL 電路的模擬	2-56
2.8 Verilog 模組合成與模擬的流程 (Synthesis and Simulation Flow)	
—使用 Synopsys 的 Designer Analyzer.....	2-61

第三章 Verilog 的模組與架構

3.1 Verilog 的輸出入埠敘述	3-2
3.1.1 Verilog 的模組架構	3-2
3.1.2 input (輸入埠) 敘述	3-3
3.1.3 output (輸入埠) 敘述	3-3
3.1.4 inout (雙向埠) 敘述	3-3
3.1.5 輸出入埠的連接規定	3-6
3.2 Verilog 資料型態 (Data Types)	3-7
3.2.1 四種數值位準 (Four Value Level)	3-7
3.2.2 wire (接線) 敘述	3-8
3.2.3 wand (Wired-AND 型接線)、wor (Wired-OR 型接線) 敘述	3-9
3.2.4 reg (暫存器) 敘述	3-13
3.2.5 選用 wire (接線) 或 reg (暫存器) 的敘述的時機	3-14
3.2.6 向量 (Vectors) 表示法	3-14
3.2.7 陣列 (Arrays) 表示法.....	3-15

3.2.8 記憶體 (Memory) 表示法	3-15
3.2.9 位元選擇 (Bit-Selects) 與部份選擇 (Part-Selects)	3-16
3.3 Verilog 的時間控制 (Timing Control)	3-17
3.4 Verilog 的四大模型 (Model)	3-19
3.5 Verilog 的模組 (Module)	3-22
3.6 Verilog 的語法協定	3-26
3.7 階層式設計 (Hierarchy Design) 的觀念	3-31
3.7.1 由低至高與由高至低的設計方式	3-31
3.7.2 埠對應 (Port Mapping) 連接的方式	3-33

第四章 能否用於電路合成的 Verilog 語法

4.1 不能用於電路合成的 Verilog 語法	4-2
4.1.1 不能用於電路合成的「敘述」	4-2
4.1.2 不能用於電路合成的「運算子」	4-2
4.1.3 不能用於電路合成的「邏輯閘型態」	4-3
4.1.4 其他不能用於電路合成的建構方式	4-6
4.2 能用於電路合成的 Verilog 語法	4-7
4.2.1 能用於電路合成的「敘述」	4-7
4.2.2 能用於電路合成的「運算子」	4-8
4.2.3 能用於電路合成的「邏輯閘」	4-32
4.2.4 用可以電路合成的「邏輯閘」設計出電路圖(Schematic)	4-34

第五章 Verilog 的敘述

5.1	Verilog 常用的敘述	5-2
5.2	assign 敘述	5-3
5.3	always 敘述	5-5
5.4	if 敘述	5-7
5.5	if...else...敘述	5-9
5.6	case 敘述	5-10
5.7	casex 敘述	5-14
5.8	casez 敘述	5-17
5.9	if 與 case 這二大類敘述的使用時機	5-22
5.10	for 敘述	5-23
5.11	function 敘述	5-24
5.12	task 敘述	5-28
5.13	function 與 task 敘述的差異	5-30

第六章 Verilog 電路設計的基本觀念

6.1	訊號 (signal) 與變數 (variable)	6-2
6.1.1	訊號 (signal)	6-3
6.1.2	把數值／運算式指定給訊號 (signal) 或變數 (variable)	6-7
6.1.3	變數 (variable)	6-8
6.2	always 中的訊號 (signal) 與變數 (variable)	6-9
6.2.1	訊號與變數，範例 1	6-10

6.2.2	訊號與變數，範例 2	6-12
6.2.3	訊號與變數，範例 3	6-15
6.3	使用括弧來描述複雜的電路結構	6-18
6.4	運算元的位用寬度 (operator bitwidth)	6-20
6.5	重置 (Reset) 訊號與預設 (Preset) 訊號的重要性	6-21

第七章 算術運算

7.1	『數字系統』基本介紹	7-2
7.2	『乘法』的基本觀念	7-4
7.3	『除法』的基本觀念	7-4
7.4	『無號數整數』的運算	7-5
7.4.1	無號數整數的『加法運算』	7-6
7.4.2	無號數整數的『減法運算』	7-6
7.4.3	無號數整數的『乘法運算』	7-8
7.4.4	無號數整數的『除法運算』	7-9
7.4.5	如何計算 1.5 倍的 A、3 倍的 A 呢？	7-10
7.4.6	如何計算 A 除以 9？	7-10
7.4.7	四捨五入的方式	7-11
7.5	『有號數整數』的運算	7-12
7.5.1	有號數整數的『加法運算』	7-12
7.5.2	有號數整數的『減法運算』	7-13
7.5.3	有號數整數的『乘法運算』	7-14
7.5.4	有號數整數的『除法運算』	7-15

7.6 『無號數小數』的運算	7-16
7.6.1 無號數小數的『加法運算』	7-17
7.6.2 無號數小數的『減法運算』	7-18
7.6.3 無號數小數的『乘法運算』	7-18
7.6.4 無號數小數的『除法運算』	7-20
7.7 『有號數小數』的運算	7-21
7.7.1 有號數小數的『加法運算』	7-21
7.7.2 有號數小數的『減法運算』	7-22
7.7.3 有號數小數的『乘法運算』	7-23
7.7.4 有號數小數的『除法運算』	7-25

第八章 組合邏輯電路與簡易的算術邏輯運算

8.1 組合邏輯 (Combination Logic) 電路	8-2
8.1.1 布林方程式之實作 (implementation of Boolean Equation)	8-2
8.1.2 編碼器 (Encoder)	8-4
8.1.3 解碼器 (Decoder)	8-9
8.1.4 多工器 (Multiplexier)	8-12
8.1.5 解多工器 (DeMultiplexier)	8-20
8.1.6 比較器 (Comparator)	8-29
8.1.7 累加器 (Accumulator)	8-31
8.1.8 乘加器 (Multipler and Accumulator)	8-32
8.1.9 三態閘 (Three State)	8-34
8.1.10 雙向埠 (Bidirectional Port, 使用 inout 敘述)	8-36

8.2 簡易的算術邏輯運算單元 (ALU) 的設計	8-37
---------------------------------	------

第九章 循序邏輯電路

9.1 記憶元件設計	9-2
9.1.1 D 型門鎖 (Latch)	9-2
9.1.2 D 型正反器 (D type Filp-Flop)	9-4
9.1.3 JK 型正反器 (JK type Filp-Flop)	9-11
9.1.4 T 型正反器 (T type Filp-Flop)	9-13
9.1.5 暫存器 (Register)	9-14
9.2 移位暫存器 (Shift Register)	9-20
9.2.1 串進串出 (Serial In Serial Out) 移位暫存器	9-20
9.2.2 串進並出 (Serial In Parallel Out) 移位暫存器	9-22
9.2.3 並進串出 (Parallel In Serial Out) 移位暫存器	9-24
9.2.4 並進並出 (Parallel In Parallel Out) 移位暫存器	9-25
9.3 計數器電路 (Counter)	9-27
9.3.1 上數計數器 (Count Up Counter)	9-28
9.3.2 下數計數器 (Count Down Counter)	9-28
9.3.3 上數 / 下數計數器 (Up / Down Counter)	9-28
9.4 除頻電路 (Frequency Divider)	9-38

第十章 有限狀態機器

10.1 循序電路的基本模式	10-2
----------------------	------

10.2	同步 (Synchronous) 與非同步 (Asynchronous) 循序電路	10-4
10.3	有限狀態機器 (Finite State Machine, FSMs) 的簡介	10-8
10.3.1	有限狀態機的種類	10-8
10.3.2	有限狀態機的表示方式	10-9
10.3.3	完全指定狀態 (Completely Specified) 與不完全指定狀態 (Incompletely Specified)	10-16
10.3.4	有限狀態機的編碼方式 (State Assignment 或 State Encoding)	10-21
10.4	有限狀態機器的設計實例	10-29

第十一章 進階設計概念

11.1	資源共用 (Resource Sharing)	11-2
11.2	Verilog 的編譯命令 (Compiler Directives)	11-5
11.2.1	`include 編譯命令	11-5
11.2.2	`define 編譯命令	11-6
11.3	易於調整的設計方式 (Scalable Design)	11-7
11.3.1	使用 defparam 敘述去取代 (overriding) parameter 值	11-8
11.3.2	使用 '#' 敘述去取代 (overriding) parameter 值	11-8
11.4	撰寫經濟實用的 HDL 程式碼之原則	11-9
11.4.1	使用括弧來描述複雜的電路結構	11-9
11.4.2	將「組合指定」敘述和「循序指定」敘述的部份描述區分開來	11-11
11.4.3	善用「常數」 (Constant)	11-11

11.4.4 運算元的位用寬度 (Operator Bit-Width)	11-15
11.5 除彈跳電路 (DeBounce circuit) 與單一脈波電路 (Mono pulse circuit)	11-16
11.5.1 用 and 閘對輸入 pulse 做分析 (DeBounce by and)	11-17
11.5.2 用有限狀態機 (FSM) 對輸入 pulse 做分析 (DeBounce by FSM)	11-18
11.6 非同步 Reset	11-21
11.7 節省電力的基本方法	11-22

第十二章 記憶體設計與應用

12.1 隨機存取記憶體 (Random Access Memory, RAM)	12-2
12.2 隨機存取記憶體 (RAM) 的擴充	12-4
12.2.1 隨機存取記憶體之位元組 (Bits) 的擴充方式	12-4
12.2.2 隨機存取記憶體之字組 (Words) 的擴充方式	12-8
12.3 隨機存取記憶體 (RAM) 的應用	12-12
12.3.1 堆疊 (Stack) 的運作：使用隨機存取記憶體來模擬	12-13
12.3.2 佇列 (Queue) 的運作：使用隨機存取記憶體來模擬	12-17
12.4 唯讀記憶體 (Read Only Memory, ROM)	12-24
12.5 唯讀記憶體 (ROM) 的擴充	12-26
12.5.1 唯讀記憶體之位元組 (Bits) 的擴充方式	12-26
12.5.2 唯讀記憶體之字組 (Words) 的擴充方式	12-29
12.6 唯讀記憶體 (ROM) 的應用	12-34
12.6.1 指令唯讀記憶體 (Instruction ROM)	12-34

12.6.2	資料唯讀記憶體 (Data ROM)	12-35
12.6.3	使用一顆指令 ROM 與一顆資料 ROM 來推動特定功能的 ALU	12-35

第十三章 Verilog 2001 增強特色

13.1	Configuration	13-3
13.2	generate	13-5
13.3	Constant function.....	13-9
13.4	Indexed vector part select	13-12
13.5	Multi-dimensional Array	13-14
13.6	Array Bit and Part Select	13-16
13.7	Signed Arithmetic Extension.....	13-18
13.8	Power Operator	13-26
13.9	Re-entrant Task and Recursive Function	13-29
13.10	Comma-separated Sensitivity List	13-30
13.11	Combinational Logic Sensitivity	13-32
13.12	Enhanced File I/O	13-35
13.13	Automatic Width Extension Past 32 bits	13-37
13.14	Default Net with Continuous Assign	13-38
13.15	Disable Default Net Declaration	13-41
13.16	Explicit In-line Parameter Passing	13-43
13.17	Combined Port/Data Type Declaration	13-45
13.18	ANSI-style Port List	13-47

13.19	Reg Declaration With Initialization	13-51
13.20	"Register" Changed To "Variable"	13-52
13.21	Enhanced PLA Modeling	13-52
13.22	Accurate BNF, with Subsection	13-52
13.23	Enhanced Conditional Compilation	13-53
13.24	File and Line Compiler Directive.....	13-56
13.25	Attribute	13-57
13.26	Standard Random Number Generator	13-60
13.27	Enhanced Invocation Option Test	13-61
13.28	On-detect Pulse Error Propagation	13-64
13.29	Negative Pulse Detection	13-66
13.30	New Timing Constraint Check	13-67
13.31	Negative Timing Constraint	13-67
13.32	Enhanced SDF support	13-68
13.33	Extended VCD File / PLI Enhancement	13-69
13.34	Verilog 2001 新增的保留字、運算子、函數、compiler directive 以及 token.....	13-71

第十四章 Verilog 的檔案處理與除錯輔助功能

14.1	測試平台 (TestBench)	14-2
14.2	Verilo 的檔案處理	14-3
14.2.1	\$fopen 以及 \$fclose.....	14-3
14.2.2	\$readmemb 以及 \$readmemh.....	14-4

14.2.3	\$display、\$write、\$fdisplay 以及 \$fwrite	14-7
14.3	Verilog 的除錯輔助功能	14-12
14.3.1	\$monitor 以及 \$fmonitor.....	14-12
14.3.2	\$strobe 以及 \$fstrobe.....	14-14
14.4	Verilog 的時間格式與精確度	14-16
14.4.1	\$timeformat.....	14-16
14.4.2	\$printtimescale.....	14-18
14.4.3	\$time、\$stime 以及 \$realtime.....	14-21
14.5	資料型態轉換	14-22
14.5.1	\$realtobits 以及 \$bitstoreal.....	14-22
14.5.2	\$rtoi 以及 \$itor	14-23
14.6	Verilog 的系統任務	14-24

第十五章 User Defined PrimitiveS

15.1	User Defined PrimitiveS (UDPs)	15-2
15.1.1	UDP 的特性	15-2
15.1.2	可用於 UDP 的邏輯值與 Edge Trigger 值	15-3
15.1.3	UDP 的 BNF 表示法.....	15-3
15.2	組合邏輯 UDP.....	15-4
15.3	循序邏輯 UDP.....	15-7

附錄 A Verilog 的識別字 (Keywords)

CHAPTER 1

數位電路的 設計觀念


Chapter 1

在第一章將為各位介紹的是：數位系統的實作方法，以及典型的「半訂製」(Semi Customize) IC 設計流程。



1.1 數位系統的實作方法

目前使用 VLSI 元件作為數位系統的實作方法，基本上可分成：「全訂製」(Fully Customize) IC 與「半訂製」(Semi Customize) IC 兩大類。如圖「數位系統實作方法」所示。



(一) 「全訂製」(Fully Customize) IC


「全訂製」(Fully Customize) IC 電路之設計完全由顧客所開出來的功能要求而去設計的。

「全訂製」(Fully Customize) IC 的性能遠較「半訂製」(Semi Customize) IC 來得優異，因為大部份的電路模組甚至是邏輯閘元件都是經由人工調校畫出來各種數位及類比的 cell，也因此其設計所需的時間也較多。

數位 cell，例如：buf、not、and、nand、or、nor、xor、xnor…等等邏輯閘、Adder 加法器、Subtractor 減法器、Multiplier 乘法器、Comparator 比較器、Mux 多工器、DeMux 解多工器…等等。

類比 cell，例如：ADC (Analog-to-Digital Converter) 類比對數位轉換器、DAC (Digital-to-Analog Converter) 數位對類比轉換器、DC to DC Converter 直流對直流轉換器、PLL (Phase Lock Loop) 鎖相迴路、PWM (Pulse Width Modulation) 脈衝寬度變調、Power MOSFET (Metal Oxide Semiconductor Field Effect Transistor) 大功率金屬氧化物半導體場效電晶體、Power Supervisor 電源監控、LDO (Low Drop Out) 低壓差線性穩壓器、LED Driver 驅動…等等。

由於 VLSI 設計技術與製造工業的快速成長，已使得電子產品的生命期小於設計所花的時間，因而系統設計者急迫地需要一種能夠使其產品快速“雛型化”的 IC 元件。所以「全訂製」(Fully Customize) IC 並未廣泛地使用於電子產品的設計中。




▲ Fully Customize IC


(二) 「半訂製」 (Semi Customize) IC

「半訂製」 (Semi Customize) IC 則是事先由廠商製作大部份的電路結構而只留下最後的電路連接線、供日後由顧客自行規劃 (或者說是「燒錄」)。

依據連接線的製作方式，「半訂製」 (Semi Customize) IC 又分成三大類：「罩網可規劃邏輯閘陣列」 (Mask Programmable Gate Array, MPGA) 簡稱為「邏輯閘陣列」 (Gate Array, GA)、「標準雛型電路」以及「現場可規劃邏輯閘陣列」 (Field Programmable Gate Array, FPGA) 等。



▲ Standard Cells



▲ Gate Array

雖然「標準雛型電路」元件與「邏輯閘陣列」可以由使用者自行依其需要，確定自己的 IC 規格，但其最後的雛型 IC 或是產品 IC 仍需由 IC 製程工廠完成，因此在系統設計完成之後，仍需等上一段相當長的時間 (約兩到三個月)，才能拿到第一個雛型 IC、做最後的測試與修改。這對於具有時效性的電子產品而言是相當不利的。

由於目前每一個「半訂製」 (Semi Customize) IC 的等效邏輯閘數目均在幾千個以上，這些 IC 能否成功地應用在某一數位系統的設計上，完全依賴性能優越的電腦輔助設計工具 (CAD)。因此每一個硬體廠商也都提供此類的軟體，

讓系統的設計者能夠提供有效地使用其硬體產品，例如：由 Quick Logic 公司所設計出來的 SpDE，可以用來規劃(或者說是「燒錄」)「現場可規劃邏輯閘陣列」(Field Programmable Gate Array, FPGA) IC，而「現場可規劃邏輯閘陣列」的元件通常使用在數位系統設計的初期階段，用以獲得較佳的彈性及方便性，在驗證步驟完成之後，就算是完成雛型電路了。如果在電路的效能及面積上有較大的要求時，則可以改採「全訂製」(Fully Customize) IC 電路之設計方式，由人工設計與調校，最後的電路送交工廠作光罩 (Mask)、大量生產的結果使得成本可以大幅地降低。

(三) SRAM Based 的 FPGA

SRAM Based 的 FPGA，包括：Altera、Xilinx、Atmel、Lattice…等等。

Altera FPGA 系列：FLEX、APEX、Startix、Startix II、Startix III、Startix IV、Startix V、ACEX、Cyclone、Cyclone II、Cyclone III…等等。

Xilinx FPGA 系列：Virtex 4、Virtex 5、Virtex 6、Virtex 7、Spartan 3、Spartan 4、Spartan 5、Spartan 6…等等。

Atmel FPGA 系列：AT40K、AT40KAL…等等。


Lattice FPGA 系列：LatticeECP、LatticeECP2/M、LatticeECP3、LatticeSC/M、LatticeXP、LatticeXP2、MachXO、ispXPGA、FPSC…等等。

(四) Antifuse 與 Flash Based 的 FPGA


Antifuse 與 Flash Based 的 FPGA，包括：Actel、QuickLogic…等等。

Actel FPGA 系列：IGLOO、ProASIC…等等。

QuickLogic FPGA 系列：PolarPro、PolarPro II、ArcticLink、ArcticLink II VX2、ArcticLink II VX3H、ArcticLink II VX4C…等等。



▲ FPGA




▲ 用 FPGA 實作簡易邏輯電路

「半訂製」(Semi Customize) IC 中，被稱為「現場可規劃邏輯閘陣列」(Field Programmable Gate Array, FPGA)的元件出現於 IC 工業市場中，這種 IC 提供了「邏輯閘陣列」的特性與「可程式陣列邏輯」(PAL)元件或「一般陣列邏輯」(Generic Array Logic, GAL)的規劃彈性，所以可以縮短電子產品的雛型系統製作的時間，進而達到“快速雛型化”(Fast Prototyping)的目標，因此廣受歡迎。


可規劃邏輯裝置(Programmable Logic Device, PLD)是屬於 ASIC (Application Specified IC)的一種，從 IC 的包裝密度來看，PLD 元件是屬於 LSI 或 VLSI 級的積體電路。目前常用的三種主要 PLD 元件為：ROM (Read Only Memory)、PLA(Programmable Logic Array)，以及 PAL (Programmable Array Logic)；這些元件的基本結構都有 NOT-AND-OR 電路，因此可執行任何交換函數。它們之間的差異在於 NOT 閘陣列、AND 閘陣列與 OR 閘陣列在元件中排列的數量與被規劃的位置，因此其規劃性也就有所不同。

PLA 系列：DM7575、MMI 5760...等等。

PAL 系列：Lattice 的 16V8、20V8、22V10、20RA10、20XV10...等等。



▲ B PLD 範例 1




▲ PLD 範例 2

雖然 PLD 元件提供了良好的功能與設計上的彈性、並且可以執行組合邏輯與循序邏輯電路，然而由於其所包含的邏輯閘數目仍然不敷較大系統實際上的需求，因而往往需要結合相當數量的 PLD 元件才能組合成一個完整的系統。

GAL (Generic Array Logic, GAL) 是 Lattice Semiconductor 於西元 1983 年提出的設計，以 PAL 的架構概念、設計出 CMOS electrically erasable PROM (EPROM, EEPROM 或 Double EPROM) 可規劃元件。

GAL 系列：Lattice 的 GAL18V10、GAL26CV12、GAL6001/6002、GAL16VP8/20VP8、GAL16V8Z/ZD、GAL20V8Z/ZD、ispGAL22V10... 等等。



OLMCs (Output Logic MacroCells)

▲ GAL (Generic Array Logic)

近年來由於超大型積體電路 (VLSI) 技術的迅速發展，目前已經能夠將較多邏輯閘數目的邏輯閘製造於同一個晶片上。這些功能較 PLD 元件複雜的邏輯元件依其電路結構大致可分成：「邏輯閘陣列」元件與 CPLD (Complex Programmable Logic Device) 元件兩種，「邏輯閘陣列」元件是由一些基本的 MOS FET 組成，而 CPLD 元件和 PLD 一樣都是以 AND-OR 邏輯結構為主。

數位系統設計策略往往與用以執行該系統的邏輯元件有關，因此身為一位系統設計者的首要任務就是：了解目前工業界中可用來執行該系統，所有可能的邏輯元件，然後選擇最經濟而且性能符合系統規格的元件，用以設計與執行該系統。



1.2 典型的「半訂製」(Semi Customize) IC 設計流程

典型的「半訂製」IC 設計流程，如圖「典型的半訂製 IC 設計流程圖」所示，大致可分成兩大部份：

(一) 與「標的元件」無關之部份

“與標的元件無關”是指我們將工程師所設計的電路模組在電腦輔助設計工具 (CAD) 的合成、驗證、電路的最佳化，以及功能模擬的這些過程中並沒有涉及到要將合成出來的電路最後是要放置 (規劃或燒錄) 在什麼樣的元件...等等的過程。其中包括了：

■ 設計輸入 (design entry)

這個步驟是在讀入目標模組電路的功能描述。

一般可以使用：Verilog 程式、VHDL 程式、ABEL 程式、狀態圖，或是狀態交換表 (State Transition Table) 作為設計輸入。

■ 設計驗證 (design verification)

目的在於確認使用者的電路輸入沒有錯誤，例如：編譯由設計輸入步驟中的電路描述、在語法及語意上是否正確。

■ 最佳化 (optimization)

目的在於讓電腦輔助設計工具 (CAD) 進行最佳化的處理，將設計輸入步驟中的電路描述，化簡到 CAD 工具所認定的最簡電路，用以降低硬體電路所需的成本。

■ 功能模擬 (functional simulation)

經由 CAD 工具所提供的功能模擬、執行系統的功能模擬，用以確定在電腦輔助設計工具 (CAD) 進行最佳化的處理步驟後得到的最簡電路，經由功能模擬後的模擬結果與我們所需的電路功能確實相同。

(二) 與「標的元件」有關之部份

“與標的元件有關”是指我們將工程師所設計的電路模組在電腦輔助設計工具 (CAD) 的合成、驗證、電路的最佳化，以及功能模擬的這些過程之後，最後要將合成出來的電路放置在什麼樣的元件之上。其中包括了：

■ 元件嵌入 (primitive cells embed)

選擇電路最後是要放置在什麼樣的元件之上，可以是 PLD、FPGA，或者是 GA (Gate Array) ...等等的元件。

■ 置入與繞線 (place and route)

對於 FPGA 元件而言，此步驟的工作為：在被選取的元件上將設計好的系統切割成許多 FPGA 的可規劃邏輯模組電路所能執行的功能 (函數)，然後分別將它們分配到 FPGA 的各個可規劃邏輯模組電路上，並建立所有正確的連線 (或者說是「繞線」)。


■ 時序分析 (timing analysis)

由於 FPGA 的接腳到接腳的訊號延遲時間與連接到這些接腳的內部可規劃邏輯模組電路彼此間連接方式有關，無法預先估計訊號延遲時間，因此在置入與繞線的工作完成之後，必須再執行時序分析的工作，用以確保最後的電路能夠滿足時序上的要求。

■ 規劃 (programming)

規劃 (或者說是「燒錄」) 的動作就是將模擬驗證完畢且功能符合需要的電路規劃至標的元件 (例如：FPGA 元件) 中，而規劃完成之後就得到一顆立即可用的雛型 IC。

如果在電路的效能及面積上有較大的要求時、則可以改採「全訂製」(Fully Customize) IC 電路之設計方式、由人工設計與調校，最後的電路送交工廠作光罩 (Mask)、大量生產的結果使得成本可以大幅地降低。



本章練習**Question 1 :**

FPGA 是什麼？它的外觀？

它的內部是由那些部份元件組成的？

它的工作頻率範圍是多少 MHz 或 GHz？

它有多少 I/O count？它有多少 Gate count？

它有多少 RAM？它有多少 DSP？

Question 2 :

CPLD 是什麼？它的外觀？

它的內部是由那些部份元件組成的？

它的工作頻率範圍是多少 MHz 或 GHz？

它有多少 I/O count？它有多少 Gate count？

它有多少 RAM？它有多少 DSP？

Question 3 :

PLD 是什麼？它的外觀？

它的內部是由那些部份元件組成的？

它的工作頻率範圍是多少 MHz 或 GHz？

它有多少 I/O count？它有多少 Gate count？

Question 4 :

GAL 是什麼？它的外觀？

它的內部是由那些部份元件組成的？

它的工作頻率範圍是多少 MHz 或 GHz？

它有多少 I/O count？它有多少 Gate count？

Question 5 :

PAL 是什麼？它的外觀？

它的內部是由那些部份元件組成的？

它的工作頻率範圍是多少 MHz 或 GHz？

它有多少 I/O count？它有多少 Gate count？

Question 6 :

Standard Cell 是什麼？它的外觀？

它的工作頻率範圍是多少 MHz 或 GHz？

Question 7 :

全世界著名的晶圓廠 (Wafer Fab) 有那些？

Question 8 :

試著說明一顆 IC 從無到有的每一個過程～

IC 功能需求、IC 設計、電路模擬、電路驗證、晶圓製造、晶圓測試、

IC 封裝、IC 測試以及 IC 功能驗證。

PS Google 可以幫您找到解答。