

CHAPTER 2

Verilog 硬體描述 語言簡介

Verilog

在本章將為各位介紹：硬體描述語言 (Hardware Description Language, HDL) 和傳統數位電路設計的優缺點比較，以及 Verilog 硬體描述語言的特性。

再來介紹可以安裝在個人電腦的 Windows 或 Linux 視窗作業系統、具有 Verilog 模組的電路語法檢查、電路模擬、編譯、合成、佈局、繞線，以及燒錄…等等功能，由 Xilinx 公司所設計的 Vivado 這套電腦輔助設計工具 (CAD)。

接著介紹可以安裝在個人電腦的 Windows 或 Linux 視窗作業系統、具有 VHDL/Verilog 電路編譯，以及模擬…等等功能，由 Model Technology™ 公司所設計的 ModelSim® 這套軟電腦輔助設計工具 (CAD)，作為本書中所有的 Verilog 模組電路的編譯，以及模擬流程 (Compile and Simulation Flow) …等等功能的電腦輔助設計工具。

最後則是介紹 Synopsys 的 Design Analyzer 作為 Verilog 模組電路的編譯、合成，以及模擬之整個流程。



2.1 硬體描述語言 (Hardware Description Language, HDL) 和傳統數位電路設計的優缺點比較

相較於傳統以人工畫圖 (Fully Customize Design) 的設計方式，硬體描述語言的優點，如下：

- 設計者可以不需要考慮實際製造晶片所用的製程技術，邏輯合成工具可以將您的設計相對於不同的製程作不同的轉換、並作最佳化的處理。

- 在硬體描述語言的設計中，功能的驗證可以在較高的層次（例如：暫存器轉移層次）執行並作修正以符合要求。大部份的錯誤在暫存器轉移層次就可以被修正，和更低層次與實際電路佈置時所會發生的機率比較起來就相對地小多了。
- 用硬體描述語言設計電路就好比撰寫電腦程式一樣，因為硬體描述語言就像電腦程式語言一樣，同樣具有結構化程式某些特性：選擇 (if ... else ... 敘述、case 敘述、casex 敘述、casez 敘述... 等等)，以及與迴圈的語法 (for 敘述)；也可以在電路的描述中加入註解的部份來說明電路的詳細情形，讓人更容易了解，以利於電路的除錯與發展。相較之下，一個以邏輯閘設計出來的電路，由於過於複雜，要讓人了解電路的實際情況是相當困難，甚至是無法理解的。
- 由於使用硬體描述語言可以很快地描述出所需要設計的電路，因此數位系統設計人員及數位電路工程師很快地就可以作：邏輯模擬、邏輯合成，以及驗證的工作，因此可以很快地開發出所要的數位系統。

相較於傳統以人工畫圖 (Fully Customize Design) 的設計方式，硬體描述語言的缺點，如下：

- 由於電路的合成完全仰賴於電腦輔助設計工具 (CAD)，然而合成出來的電路未必皆能得到很好的電路設計。也就是電腦輔助設計工具在合成時所作的最佳化處理仍待加強。其中的一個原因在於：硬體描述語言提供了數種不同的描述方式來設計一個數位電路。功能同樣的電路，由不同人員所描述（設計）出來的硬體描述語言，經由電路合成之後，所得到的邏輯閘電路 (Gate-Level) 未必會是相同的。這種問題和寫程式一樣，二個人寫的程式未必會相同，如果是相同的話那很可能是互相抄襲的。
- 因為使用人工的方式，數位系統設計人員及數位電路工程師可以針對：電路的速度、面積，以及功率的消耗... 等方向作最佳的考量與設計，調

校出所希望的電路設計。然而電腦輔助設計工具 (CAD) 並未能對這些方面作全盤性的考量。



2.2 Verilog 硬體描述語言 (VHDL) 的特性

Verilog 硬體描述語言 (VHDL) 的特性，如下列各點：

- Verilog HDL 為一般性的硬體描述語言、易學易用。
- Verilog HDL 的語法與 C 語言相似。
- Verilog HDL 允許在同一個模組中有不同層次的表示法共同存在，設計者可以在同一個模組中混合使用：電晶體層次 (Transistor Model)、邏輯閘層次模型 (Gate level Model)、暫存器轉移層次 (Register Transfer Level)，以及行為模型 (Behavioral Model) 等各種不同層次的表示法來描述所設計的電路。
- 一般的邏輯合成工具普遍都支援 Verilog HDL。
- 許多的製造商有提供 Verilog HDL 的函數庫。



2.3 電腦輔助設計工具 (CAD) — Xilinx Vivado 的介紹

由 Xilinx 公司所設計出來的 Vivado 這套電腦輔助設計工具 (CAD)，可以安裝在個人電腦 Windows 視窗作業系統，具有 Verilog 模組的電路編譯、合成，以及模擬…等等的功能。

(一) 硬體設備需求

系統最低要求：IBM 相容型個人電腦，最少記憶需求請參考 Xilinx Vivado Design Suite-Memory Recommendations：
<https://www.xilinx.com/products/design-tools/vivado/memory.html>。

(二) 作業系統需求

可以將 Xilinx 公司所設計出來的 Vivado 這套電腦輔助設計工具 (CAD) 安裝在 64 位元版的 Windows 或 Linux 視窗作業系統底下運作。

(三) Verilog 硬體描述語言 (VHDL) 的輔助設計工具 (CAD)

■ 整合環境工具

Xilinx Design Tools 群組中的 Vivado 是一套 Verilog 硬體描述語言 (VHDL) 的整合環境工具。具有電路模擬 (Simulation) 與驗證 (Verify) 及專門對 Verilog/VHDL 電路描述之編譯 (Compile)、合成 (Synthesis)、佈局 (Placement)、繞線 (Routing)，以及燒錄 (Program) 的功能。

■ 編輯與檢查.v 檔案和測試碼的檔案 (Test Bench File, *.tf)

Xilinx Design Tools 群組中的 Vivado 具有編輯.v 檔案、.tf 檔案，與對.v 檔案和測試碼的檔案 (Test Bench File, *.tf) “電路模擬語法檢查” (Simulator Syntax Check) 與“電路合成語法檢查” (Synthesizer Syntax Check) 之功能。



2.4 Primitive Cell

所謂的「Primitive Cell」是指：電腦輔助設計工具 (CAD) 在電路合成的步驟時，會將 Verilog 模組電路的描述，使用什麼樣的邏輯閘元件來合成出該模組電路的需求來。FPGA 晶片裡頭的 Primitive Cell 為：「FPGA」元件。Synopsys 的 Design Analyzer 之 Primitive Cell 為：最基本的「邏輯閘」元件，以及 Synopsys 公司所提供的 Cells。

(一) FPGA 晶片裡頭的 Primitive Cell 為：「FPGA」元件

「現場可規劃邏輯閘陣列」(FPGA)，是 Field Programmable Gate Array 的英文縮寫。FPGA 元件具有較「邏輯閘陣列」元件容易使用之優點，但其設計彈性也相對的比較低。

FPGA 元件的可規劃連接結構大致有下列三種：

■ 靜態隨機存取記憶體 (Static RAM, SRAM)

SRAM 的基本結構為一個雙穩態電路，在被規劃(寫入)資料之後，它即維持在該狀態上直到電源被中斷或寫入另外的值為止。

■ 電子抹除式可規劃唯讀記憶體 (EEPROM, Electric Erasable Programmable Read Only Memory)


EEPROM 的連接結構為浮動閘極電晶體，可經由適當的電壓來規劃(燒錄)它為 1 或 0。EEPROM 在一般業界中，習慣稱它為 Double E PROM。

■ 反熔絲 (Anti Fuse)

反熔絲又稱為 PLICE (Programmable Low Impedance Circuit Element) 是一種在正常情況下為高阻抗 (大於 100 Mega Ω) 的材料，

但在加入適當的規劃電壓之後，它即永遠地改變為低電阻結構（介於 200 到 500 Ω 之間）。由於它的動作與一般使用 PLD 中的熔絲正常情況下為低電阻狀態，在加入規劃電流之後將被燒斷而成為高電阻狀態的情況恰好相反，因此被稱之為反熔絲。

基本的 FPGA 結構，依其可規劃邏輯模組電路在晶片上的排列方式，可分為矩陣型結構及列向量型結構。



■ 矩陣型結構

在這種元件之中：所有可規劃邏輯模組排列成一個二維矩陣，因而稱之為矩陣型結構，兩個邏輯模組之間的區域則留予連接線使用，稱之為「水平繞線道」(Horizontal Routing Channel)與「垂直繞線道」(Vertical Routing Channel)。Xilinx 及 Xilinx 等...公司的 FPGA 產品均是屬於這一型的結構。

■ 列向量型結構

在這種元件中所有的可規劃邏輯模組緊密地排列成一系列一列的方式，列與列之間的區域則為「連接線規劃區」，即為「繞線通道」(Routing Channel)。Actel 公司的 FPGA 產品是屬於這一型的結構。

(二) Synopsys 的 Design Analyzer 之 Primitive Cell 為： 最基本的「邏輯閘」元件

Synopsys 的 Design Analyzer 之 Primitive Cell 能夠合成出基本的組合電路 (Combinational circuit)，再配合記憶體元件則能夠合成出基本的循序電路 (Sequential circuit)。

可合成的 (Synthesizable) Verilog primitives cells，包括下列的基本元件：

- not, and, nand, or, nor
- xor, xnor
- buffif0, buffif1
- notif0, notif1

(三) Synopsys 公司所提供的 Cells

Synopsys 公司所提供的 Cells：包括很多種加法、減法、乘法…等等的元件。



2.5 Verilog 模組整合與模擬的流程 (Synthesis and Simulation Flow) —使用 Xilinx Vivado

使用 Xilinx Vivado 來實作 Verilog 模組整合與模擬的流程 (Synthesis and Simulation Flow)，包括下列三個步驟：

- 編譯及合成 Verilog 電路描述。
- 準備測試碼的檔案 (Test Bench File, *.tf 檔)。
- 電路的模擬與驗證。

2.5.1 Verilog 電路描述設計流程使用 Xilinx Vivado

(一) Vivado Design Suite 不同版本的比較表

Vivado Design Suite 不同版本的比較表在

[http://www.xilinx.com/products/design-tools/vivado/vivado-
webpack.html](http://www.xilinx.com/products/design-tools/vivado/vivado-
webpack.html)。


Vivado Design Suite 有幾個不同特色差異的版本：我們只要通過註冊程序就能夠下載完全符合我們的需求並且是完全免費的，支援 SoCs 中的 Zynq-7000, Zynq UltraScale+ MPSoC, 7 系列中的 Artix-7, Kintex-7 與 Spartan-7, UltraScale 系列中的 Kintex UltraScale 或者是 UltraScale+ 系列中的 Kintex UltraScale+。

(二) 線上申請註冊與軟體下載的流程

1. 用瀏覽器，連上

<https://www.xilinx.com/support/download.html>,

按「Vivado HLx 2018.3: WebPACK and Editions - Windows Self Extracting Web Installer」(EXE - 62.66 MB)。



2. 按「Create your account」。

Sign In

Username*

Password*

Forgot your username or password?

Sign In

New to Xilinx? [Create your account](#)

By signing in, you agree to the [Xilinx Terms of Use](#) and [Privacy Policy](#).

3. 填寫完成個人資料之後按「Create Account」。完成 Email 身份認

證，再次登入這個網頁，輸入帳號與密碼之後就會下載取得檔案 `Xilinx_Vivado_SDK_Web_2018.3_1207_2324_Win64.exe`，執行它就會開始安裝。



Captcha*

5131b


refresh

By creating an account, you agree to the Xilinx Terms of Use and Privacy Policy.

Create Account


4. 安裝 Vivado

Vivado 2018.3 支援的作業系統，包括：Windows 7.1: 64-bit、Windows 10 Professional version 1083 and 1809: 64-bit、Red Hat Enterprise Linux 6.6-6.9/7.2-7.5: 64-bit、CentOS Linux 6.6-6.9/7.2-7.5: 64-bit、SUSE Enterprise Linux 11.4/12.3: 64-bit，以及 Ubuntu Linux 16.04.4/18.04 LTS: 64-bit（需要額外安裝程式庫），按「Next」。



5. 選擇安裝型態

輸入帳號與密碼並選擇安裝型態,例如:Download and Install Now
下載並立即安裝,按「Next」。



User Authentication

Please provide your Xilinx user account credentials to download the required files.
If you don't have an account, [please create one](#). If you forgot your password, you can [reset it here](#).

User ID:

Password:

☒ **Download and Install Now**

Select your desired device and tool installation options and the installer will download and install just what is required. Downloaded installation files will be saved for future use.
NOTE: Future installs using these downloaded files will be restricted to the options selected during this install. For access to all options later, choose "Download Full Image".

☐ **Download Full Image (Install Separately)**


The installer will download an image containing all devices and tool options for later installation. Use this option if you wish to install a full image on a network drive or allow different users maximum flexibility when installing.

Copyright © 1986-2019 Xilinx, Inc. All rights reserved.

< Back Next > Cancel

6. 同意授權合約

同意授權合約: 3 個 I Agree 都要勾選, 按「Next」。



Vivado 2018.3 Installer - Accept License Agreements

Accept License Agreements

Please read the following terms and conditions and indicate that you agree by checking the I Agree checkboxes.

Xilinx Inc. End User License Agreement

By checking "I AGREE" below, or OTHERWISE ACCESSING, DOWNLOADING, INSTALLING or USING THE SOFTWARE, YOU AGREE on behalf of licensee to be bound by the agreement, which can be viewed by [clicking here](#).

☒ **I Agree**

WebTalk Terms And Conditions

By checking "I AGREE" below, I also confirm that I have read [Section 13 of the terms and conditions](#) above concerning WebTalk and have been afforded the opportunity to read the WebTalk FAQ posted at <https://www.xilinx.com/products/design-tools/webtalk.html>. I understand that I am able to disable WebTalk later if certain criteria described in Section 13(c) apply. If they don't apply, I can disable WebTalk by uninstalling the Software or using the Software on a machine not connected to the internet. If I fail to satisfy the applicable criteria or if I fail to take the applicable steps to prevent such transmission of information, I agree to allow Xilinx to collect the information described in Section 13(a) for the purposes described in Section 13(b).

☒ **I Agree**

Third Party Software End User License Agreement

By checking "I AGREE" below, or OTHERWISE ACCESSING, DOWNLOADING, INSTALLING or USING THE SOFTWARE, YOU AGREE on behalf of licensee to be bound by the agreement, which can be viewed by [clicking here](#).


☒ **I Agree**

Copyright © 1986-2019 Xilinx, Inc. All rights reserved.

< Back Next > Cancel

7. 選擇安裝版本

選擇安裝 Vivado HL WebPack，按「Next」。




8. 選擇安裝項目

一定要安裝的只有 Vivado Design Suite，以及至少一種 FPGA 晶片 Devices（例如：SoCs 中的 Zynq-7000, Zynq UltraScale+ MPSoC, 7 系列中的 Artix-7, Kintex-7 與 Spartan-7, UltraScale 系列中的 Kintex UltraScale 或者是 UltraScale+ 系列中的 Kintex UltraScale+）。

選擇性安裝的有文件導覽器 DocNav (Documentation Navigator) 與 License 管理的 Acquire or Manage a License Key。

燒錄與除錯才要裝的是 Install Cable Drivers。


MPSoC 晶片才需要安裝的是 Software Development Kit (SDK)。



9. 選擇安裝目的資料夾

可以安裝到指定的資料夾，預設是 C:\Xilinx，我們則是選擇安裝到 D:\Xilinx，按「Next」。


按「Install」就會開始安裝。



勾選「永遠信任來自 "Xilinx" 的軟體」，再按「安裝」。




按「確定」就完成安裝 Vivado 2018.3。




勾選允許 Java ... 「私人網路，例如家用或工作場所網路」，再按「允許存取」。

11. 設定 license



Vivado HL WebPACK 及 SDK 的 license 是免費的、而 Vivado Design Suite 也提供您 30 天免費試用，執行 Vivado 2018.3，點選功能表「Help」裡頭的「Obtain a License Key...」



跳出「Vivado License Manager」視窗，點選功能表「Get Free ISE WebPACK, ISE/Vivado IP or PetaLinux Licenses」，按「Connect Now」按鈕就會自動跳出瀏覽器並且連線到 Xilinx 讓您取得 license 的網址。

12. 確認 License

當您輸入「User ID」和「Password」，確認個資，按「Next」並且登入之後，勾選「Create a New License File」底下 Type 都是 Certificate-No Charge 的「ISE Embedded Edition License」，「ISE WebPACK License」與「Xilinx MicroBlaze/All Programmable SoC Software Development Kit-Standalone」，再按「Generate Node-Locked License」按鈕，再按「Next」。

Create a New License File
Create a new license file by making your product selections from the table below.

Certificate Based Licenses

Product	Type	License	Available Seats	Status	Subscription End Date
☒ ISE Embedded Edition License	Certificate - No Charge	Node	1/1	Current	None
☐ Model Composer - 90-day Evaluation License	Certificate - Evaluation	Node	1/1	Current	90 days
☐ Vivado Design Suite: 30-Day Evaluation License	Certificate - Evaluation	Node	1/1	Current	30 days
☐ SDSoC Environment, 60 Day Evaluation License	Certificate - Evaluation	Node	1/1	Current	60 days
☐ SDAccel OpenCL Development Environment: 30 Day Node Locked Evaluation License	Certificate - Evaluation	Node	1/1	Current	30 days
☒ ISE WebPACK License	Certificate - No Charge	Node	1/1	Current	None
☒ Xilinx MicroBlaze/All Programmable SoC Software Development Kit - Standalone	Certificate - No Charge	Node	1/1	Current	None
☐ Petalinux Tools License	Certificate - Evaluation	Node	1/1	Current	365 days
☐ Vivado HLS Evaluation License	Certificate - Evaluation	Node	1/1	Current	30 days

Generate Node-Locked License

按「2 SYSTEM INFORMATION」底下 Host ID 的「Select a Host...」「Add a host...」，

1. Host Name (主機名稱) : johnson
2. Operating System (作業系統) : Windows 64-bit (64 位元)
3. Host ID Type (型態) : Ethernet MAC (乙太網路卡的 MAC 位址)
4. HOST ID Value (實體位址) : 0C-AE-AC-13-9D-92 按「Add」，

再按「Next」。

Generate Node License
Fields marked with an asterisk * are required.

1 PRODUCT SELECTION

Product Selections	Product	Type	Available Seats	Subscription End Date	Requested Seats	Borrowed Seats
☒	ISE Embedded Edition	No Charge	1/1	None	1	
☒	ISE WebPACK License	No Charge	1/1	None	1	
☒	Xilinx MicroBlaze/All P...	No Charge	1/1	None	1	

2 SYSTEM INFORMATION

License: Node

Host ID *
Select a host
Add a host...
Edit/Delete a host...

3 COMMENTS

Comments *

Add a host...

1. Host Name ? : johnson

2. Operating System ? : Windows 64-bit

3. Host ID Type ? : Ethernet MAC

4. Host ID Value ? : 0C-AE-AC-13-9D-92

Cancel Add

Next Cancel

取得 Host Name 與 HOST ID 的方法:點選 Windows 10 作業系統左下角的「程式集」 「Windows 系統」 「命令提示字元」,輸入「ipconfig /all | more」完之後 Enter, 主機名稱 johnson 就是我們需要填入 Host Name 的值,實體位址 0C-AE-AC-13-9D-92 就是我們需要填入 HOST ID 的值。

```

命令提示字元
C:\Users\johnson>ipconfig /all | more

Windows IP 設定

主機名稱 . . . . . : johnson
主要 DNS 尾碼 . . . . . :
節點類型 . . . . . : 混合式
IP 路由啟用 . . . . . : 否
WINS Proxy 啟用 . . . . . : 否


乙太網路卡 乙太網路 2:

連線特定 DNS 尾碼 . . . . . :
描述 . . . . . : Intel(R) Ethernet Connection (7) I219-V
實體位址 . . . . . : 0C-AE-AC-13-9D-92
DHCP 已啟用 . . . . . : 是
自動設定啟用 . . . . . : 是
  
```

13. 確認取得 Vivado 的 license





最後網頁內容跳到「Manage Licenses」頁面：Host Name, Host Type, Host ID, License Type 與 OS 符合您給的值，「ISE Embedded Edition License」，「ISE WebPACK License」與「Xilinx MicroBlaze/All Programmable SoC Software Development Kit-Standalone」的 Type 都是 Certificate-No Charge，就完成取得 license 的步驟。



左下角四個按鈕分別是：直接下載 license 檔案，將 license 檔案 Email 到您的電子郵件信箱，顯示 license 檔案的內容以及刪除 license。


直接下載 license 檔案會得到 Xilinx.lic 這個檔案，將它儲存到您 Vivado 的安裝資料夾裡頭，例如：D:\Xilinx。

14. 設定 license



切回到「Vivado License Manger」視窗，點選「Load License」、按「Copy License…」按鈕之後選擇在 D:\Xilinx 資料夾裡頭的 Xilinx.lic 再按「開啓」按鈕，當出現「License installation was successful」視窗就表示完成設定 License 了。

15. 確認 License



View License Status

Certificate Based Licenses: Filter: ☒ Hide Free Built-in Licenses


License Name	Tools/IF	Expiration Date	Version Limit	License Type	Location	# of Seats	# of Seats Used	Host ID in License File	Host IDs Match	License CRC	Search Order
ChipScopePro_SiOTK	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	Ocaead39492	Yes	Okay	1
ChipScopePro_SiOTK	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	ANY	Yes	Okay	2
ChipscopePro	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	Ocaead39492	Yes	Okay	3
ChipscopePro	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	ANY	Yes	Okay	4
Embedded_SDK	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	Ocaead39492	Yes	Okay	5
HLS	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	ANY	Yes	Okay	6
ISE	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	Ocaead39492	Yes	Okay	7
ISE_Embedded_Edition	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	Ocaead39492	Yes	Okay	8
ISE_WebPACK	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	ANY	Yes	Okay	9
ISIM	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	Ocaead39492	Yes	Okay	10
PlanAhead	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	Ocaead39492	Yes	Okay	11
PlanAhead	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	ANY	Yes	Okay	12
SDK	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	ANY	Yes	Okay	13
SDK	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	Ocaead39492	Yes	Okay	14
WebPACK	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	ANY	Yes	Okay	15
XC7Z010	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	ANY	Yes	Okay	16
XC7Z020	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	ANY	Yes	Okay	17
XC7Z030	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	ANY	Yes	Okay	18
XPS	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	Ocaead39492	Yes	Okay	19
xps_tdp	Tools	Permanent	2020.03	Notlocked	C:\Users\john...	Unaccounted	Not Applicable	ANY	Yes	Okay	20

Clear Cache Refresh

最後在「Vivado License Manger」點選「Manage License」底下「View License Status」就會看到您 Vivado Design Suite 成功取得的 License，例如：ChipscopePro、HLS、ISE、ISE_WebPACK、PlanAhead、SDK、WebPACK 以及 XC7Z010、... 等等。

(三) 執行 Xilinx Design Tools 群組中的 Vivado


請點選在桌面上有一個 Vivado 2018.3 的資料夾圖示或者是點選 Xilinx Design Tools 群組底下 Vivado 2018.3 子群組中的 Vivado 2018.3。



Vivado 的主畫面

1. 以本書 9.3 計數器電路 (Counter) 章節中的 例 6 Verilog 模組來做說明。

例 6 具有「重置」、「載入」、「致能」及「上／下數」訊號控制的 8 位元 (0~255) 正緣觸發上數／下數計數器




```
// Counter6.V: 上數計數器, 範例 6
// 具有「重置」、「載入」、「致能」及「上/下數」訊號控制的
// 8 位元 (0~255) 正緣觸發上數/下數計數器
module Counter6 (Clock, Reset, Load, Enable, Up_Down,
Data_In, Out);
input      Clock, Reset, Load, Enable, Up_Down;
input  [7:0] Data_In;
output  [7:0] Out;
reg      [7:0] Out;

always @ (posedge Clock)
begin
    if (Reset) // 重置
        Out = 0; // 清除為 0
    else
        if (Load) // 載入
            Out = Data_In; // 從輸入埠 Data_In, 載入計數值
        else
            if (Enable) // 致能計數
                begin
                    if (Up_Down) // 上數/下數
                        Out = Out + 1; // 計數值 +1, 上數
                    else
                        Out = Out - 1; // 計數值 -1, 下數
                end
            end
end
endmodule
```

如何將這一支 Verilog 模組做電路語法檢查、電路模擬、編譯、合成、佈局、繞線，以及燒錄…等等功能，由 Xilinx 公司所設計的 Vivado 這套電腦輔助設計工具 (CAD)。

在 D 槽建立 Verilog 這個資料夾，再將範例光碟中的所有範例複製進來，形成 D:/Verilog/CH02 ~ D:/Verilog/CH15 這些資料夾，而 COUNTER6.V 就是在 D:\Verilog\CH09\COUNTER\COUNTER6 這個資料夾裡頭。

2. 按 Quick Start 底下的「Create Project」來建立一個新的專案。再按「Next」、輸入 Project name, 選擇 Project location 再按「Next」。



New Project

Project Name
Enter a name for your project and specify a directory where the project data files will be stored.

Project name:


Project location: ...

☒ Create project subdirectory

Project will be created at: D:/.../CH09/COUNTER/COUNTER6/COUNTER6 project

? < Back Next > Finish Cancel

3. 選擇「RTL Project」, 再按「Next」



New Project

Project Type
Specify the type of project to create.

☒ **RTL Project**
You will be able to add sources, create block designs in IP Integrator, generate IP, run RTL analysis, synthesis, implementation, design planning and analysis.
☐ Do not specify sources at this time

☐ **Post-synthesis Project**: You will be able to add sources, view device resources, run design analysis, planning and implementation.
☐ Do not specify sources at this time


☐ **I/O Planning Project**
Do not specify design sources. You will be able to view part/package resources.

☐ **Imported Project**
Create a Vivado project from a Synplify, XST or ISE Project File.

☐ **Example Project**
Create a new Vivado project from a predefined template.

? < Back Next > Finish Cancel


4. 按「Add Files」按鈕來加入 Verilog 模組



5. D:\Verilog\CH09\COUNTER\COUNTER6 這個資料夾裡頭的 COUNTER6.V, 再按「OK」按鈕




6. 再按「Next」按鈕




再按「Next」按鈕跳掉加入 IP 的部份、再按「Next」按鈕跳掉加入 Constraints 的部份。

7. 選擇 Parts:FPGA 晶片




因為我們只是要學習電路模擬，以及合成的過程，因此按「FlipFlops」排序，選擇邏輯閘最少的 FPGA 晶片編號 xc7a15tcbg236-2，再按「Next」按鈕。

8. New Project Summary, 按「Finish」按鈕




9. Vivado 的專案設計畫面




(四) 用 Vivado 做電路模擬

1. 點選最上方的主功能表「File」→「Add Sources...」



點選「Add or create simulation sources」，再按「Next」按鈕。

2. 按「Add Files」按鈕來加入 COUNTER6.V 這支 Verilog 模組的測試碼檔案 (Test Bench File, *.tf)



加入 D:\Verilog\CH09\COUNTER\COUNTER6 這個資料夾裡頭的 COUNTER6.TF 這支 Verilog 模組的測試碼檔案,再按「Finish」按鈕。

```
`timescale 1ns/1ns
module t;
reg Clock, Reset, Load, Enable, Up_Down;
reg [7:0] Data_In;
wire [7:0] Out;

Counter6 m (
    .Clock(Clock), .Reset(Reset),
    .Load(Load), .Enable(Enable), .Up_Down(Up_Down),
    .Data_In(Data_In), .Out(Out) );

// Enter fixture code here
initial
begin
    #0
        Clock = 1'b0; Reset = 1'b1; Load = 1'b0; Enable = 1'b0;
    #50
        Clock = 1'b1;
    #100
        Clock = 1'b0; Reset = 1'b0; Load = 1'b1; Up_Down = 1'b1;
        Data_In = 8'b11111110; Enable = 1'b1;
    #50
        Clock = 1'b1;
    #100
        Clock = 1'b0; Reset = 1'b0; Load = 1'b0; Enable = 1'b1;
    #50
        Clock = 1'b1;
    #100
        Clock = 1'b0; Reset = 1'b0; Load = 1'b0; Enable = 1'b1;
    #50
```


```
    Clock = 1'b1;
#100
    Clock = 1'b0; Reset = 1'b0; Load = 1'b0; Enable = 1'b1;
#50
    Clock = 1'b1;
#100
    Clock = 1'b0; Reset = 1'b0; Load = 1'b0; Enable = 1'b1;
#50
    Clock = 1'b1;
#100
    Clock = 1'b0; Reset = 1'b0; Load = 1'b0; Enable = 1'b1;
#50
    Clock = 1'b1;
#100
    Clock = 1'b0; Reset = 1'b0; Load = 1'b0; Enable = 1'b1;
#50
    Clock = 1'b1;
#100
    Clock = 1'b0; Reset = 1'b0; Load = 1'b0; Enable = 1'b1;
#50
    Clock = 1'b1;
#100
    Clock = 1'b0; Reset = 1'b0; Load = 1'b0; Enable = 1'b1;
#50
    Clock = 1'b1;
#100
    Clock = 1'b0; Reset = 1'b0; Load = 1'b0; Enable = 1'b1;
#50
    Clock = 1'b1;
#100
    Clock = 1'b0; Reset = 1'b0; Load = 1'b0; Enable = 1'b1;
#50
    Clock = 1'b1;
#100
```


[illegible]


```
        Clock = 1'b0; Reset = 1'b0; Load = 1'b0; Enable = 1'b1;
#50
        Clock = 1'b1;
#100
        Clock = 1'b0; Reset = 1'b0; Load = 1'b0; Enable = 1'b1;
#50
        Clock = 1'b1;
#100
        Clock = 1'b0; Reset = 1'b0; Load = 1'b0; Enable = 1'b1;
#50
        Clock = 1'b1;
#100
        Clock = 1'b0; Reset = 1'b0; Load = 1'b0; Enable = 1'b1;
#50
        Clock = 1'b1;
#100
        Clock = 1'b0; Reset = 1'b0; Load = 1'b0; Enable = 1'b1;
#50
        Clock = 1'b1;
#100
        Clock = 1'b0; Reset = 1'b0; Load = 1'b0; Enable = 1'b1;
end
endmodule // t
```

要注意的是：此測試碼檔案格式和 Synopsys 之 Verilog 模擬器的測試碼檔案格式有所差異，不能直接就給 Synopsys 之 Verilog 模擬器來使用。

3. 完成加入 Verilog 模組的測試碼檔案




4. 電路模擬設定




在最左邊「Flow Navigator」底下「Simulation」底下「Run

Simulation」，按滑鼠右鍵選「Simulation Settings…」。



在「Simulation」底下的 `xsim.simulate.runtime`，它是電路要模擬的最大時間值，預設值是 1000ns；把它改成 1800ns，因為在測試碼檔案中我們估計整個電路所需的模擬時間約為 1800ns，可由 COUNTER6.tf 全加器的測試碼檔中計算出所需的模擬時間，這也就表示我們想觀察模擬時間為 0 到 1800ns 之間電路訊號的運作結果波形。再按「OK」按鈕。

5. 執行電路模擬



點選最左邊「Flow Navigator」底下「Simulation」底下「Run Simulation」底下的「Run Behavioral Simulation」會先對 COUNTER6.V 以及 COUNTER6.TF 做語法檢查 (Syntax Check), 如果有語法上的錯誤, 則會出現錯誤的訊息, 您必須修改 COUNTER6.V 或者是 COUNTER6.TF 直到正確為止; 如果一切順利的話就會開始做電路模擬。


➡ COUNTER6.TF 這支 Verilog 模組的測試碼檔案的模組名稱是 t, COUNTER6.V 這支 Verilog 模組的模組名稱是 COUNTER6, 在 COUNTER6.TF 檔案中是以 Counter6 m (.Clock(Clock), .Reset(Reset), .Load(Load), .Enable(Enable), .Up_Down(Up_Down), .Data_In(Data_In), .Out(Out)); 這一行來測試 COUNTER6 模組, 因此 Design Unit 是 t 裡頭包著 m。

➡ 在右半部的視窗會出現 COUNTER6.TF 這測試碼檔案裡頭所有的 reg 和 wire, ... 等等名稱, 通常就會含括 COUNTER6.V 模組所有的 input、


output，以及 inout 埠的名稱；例如：Clock、Reset、Load、Enable、Up_Down、[7:0] Data_In 以及 [7:0] Out；因此它們都會被自動地加入到電路模擬的波形 (waveform) 視窗。

- ➡ 在電路模擬的波形視窗按「滑鼠右鍵」，按「Full View」觀察整個模擬的時間區間，按「In」放大顯示，按「Out」縮小顯示，先點選某個時間點再按「滑鼠左鍵」不放並向右拉到某個時間點就會顯示這個範圍。

6. 觀察電路模擬



- ➡ 在波形輸出的畫面上，按滑鼠的左鍵會出現黃色的垂直線，它代表著 T1 (時間點 1, Time 1)；按滑鼠的右鍵點選「Markers」→「Add Marker」就會再出現藍色的垂直線，它代表著 T2 (時間點 2, Time 2)。同時最底下的狀態欄也會出現 T1 目前的時間點值 (例如：500.000ns)、T2 目前的時間點值 (例如：800.000ns) 以及兩個訊號間的時間差 (-300.000ns)。供您作訊號時間點分析之用。




➡ 觀察電路模擬的輸出入訊號波形是否和預期的結果一樣？

如果不一樣先試著將「測試資料碼」檔案中、給定兩組測試碼之間的模擬時間長，例如：原本為 200 個模擬的時間單位 (1ns)，也就是 200ns，延長為 250ns 或者是更大；因為這個模組可能需要花比較長的時間才能作完硬體的動作。如果還是不對的話，那就得要回去研究 Verilog 電路描述那些處理動作出了問題。

(五) 用 Vivado 做電路合成

1. 執行電路合成



點選最左邊「Synthesis」底下的「Run Synthesis」，完成 Synthesis 之後選擇「Open Synthesized Design」再按「OK」按鈕。


2. 初步電路合成的結果



Tel Console														Messages	Log	Reports	Design Runs	x																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																										
-------------	--	--	--	--	--	--	--	--	--	--	--	--	--	----------	-----	---------	-------------	---	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--


電路合成動作完成的初步結果在右半部的「Device」視窗中，因為 COUNTER6.V 模組所需的邏輯閘很少，幾乎找不到電路合成後是在那裡。

3. 點選最上方的主功能表「Window」 「I/O Ports」



另外也因為 COUNTER6.V 模組所有輸出入接腳在下半部的「I/O Ports」視窗中(例如:Clock、Reset、Load、Enable、Up_Down、[7:0] Data_In 以及 [7:0] Out)都還沒有指定它們分別是使用 FPGA 晶片的那一根接腳,接腳的電壓,以及輸出接腳的驅動電流, ... 等等, 因此我們必需要指定所有的輸出入接腳分別是使用 FPGA 晶片的那一根接腳之後再做一次電路合成。


4. 點選最上方的主功能表「Window」 「Package」




在右半部的「Package」視窗中顯示的是 FPGA 晶片以頂視圖的方式來看我們選擇的 FPGA 晶片編號 xa7a15tcpg236-2 各個接腳的排列位置，左到右的座標是 1~19，上到下的座標是 A~W。

在下半部的「I/O Ports」視窗中(例如：Clock、Reset、Load、Enable、Up_Down、[7:0] Data_In 以及 [7:0] Out)都還沒有指定它們分別是使用 FPGA 晶片的那一根接腳，接腳的電壓，輸出接腳的驅動電流，輸出接腳的訊號爬升或下降的速度，以及接腳是否要 Pullup 或 Pulldown，... 等等，因此必需要一一設定到正確的 I/O 接腳型態(例如：User IO)。

5. 也可以在右半部的「Package」視窗中的空白區域按「滑鼠右鍵」再按「Autoplace I/O Ports...」來自動設定輸出入接腳分別是使用 FPGA 晶片的那一根接腳。





Vivado 自動幫您設定輸出入接腳分別是使用 FPGA 晶片的那一根接腳，可以看到幫您全部設定在 Bank14。



6. 再來在下半部的「I/O Ports」視窗中指定接腳的電壓 (HSTL_I, HSTL_II, HSTL_II_18, ..., LVCMOS12, LVCMOS15, LVCMOS18, LVCMOS25, LVCMOS33, LVTTTL, ..., SSTL18_I 或者是 SSTL18_II), 輸出接腳的驅動電流 (4, 8, 12 或者是

16mA)，與輸出接腳的訊號爬升或下降的速度 (SLOW 或者是 FAST) 以及接腳的 Pull Type (PullUp, PullDown, Keeper 或者是 None)。


Name	Direction	Package Pin	Fixed	Bank	I/O Std	Vcco	Drive Strength	Slew Type	Pull Type	Off-Chip Termination
All ports (21)										
Data_In (8)	IN		☐	14	default (LVCMOS18)	1.800			NONE	NONE
Out (8)	OUT		☐	14	default (LVCMOS18)	1.800	12	SLOW	NONE	FP_VTT_50
Scalar ports (5)										
Clock	IN	M18	☐	14	default (LVCMOS18)	1.800	8		NONE	NONE
Enable	IN	V15	☐	14	default (LVCMOS18)	1.800	12		NONE	NONE
Load	IN	W17	☐	14	default (LVCMOS18)	1.800	16		NONE	NONE
Reset	IN	W16	☐	14	default (LVCMOS18)	1.800	24		PULLD...	NONE
Up_Down	IN	V17	☐	14	default (LVCMOS18)	1.800			NONE	NONE



完成設定之後要點選最上方的主功能表「File」


「Save」儲存成電路合成的要求設定檔，按「OK」按鈕，給定 XDC (Xilinx Design Constraints) 的檔案名稱之後再按「OK」按鈕。

7. 完成設定之後再做一次電路合成，點選最左邊「Synthesis」底下的「Run Synthesis」，完成 Synthesis 之後選擇「Open Synthesized Design」再按「OK」按鈕。




「Project Summary」頁面底下「Utilization - Post-Synthesis」分頁裡頭告訴您的是 COUNTER6 模組成後估計會用掉 FPGA 晶片編號 xa7a15tcp236-2 的 LUT 及 IO 的數量和百分比,同時也有顯示可用 LUT 及 IO 的數量,可以看出合成出來的電路只佔整個 FPGA 晶片的一小小部份,是因為 COUNTER6 模組真的很小。

8. 「Netlist」頁面裡頭告訴您的是 COUNTER6 模組成後的 Nets 和 Left Cells,在「Netlist」頁面中的空白區域按「滑鼠右鍵」再按「Schematic」就會顯示 COUNTER6 模組電路合成後的 Nets 和 Left Cells 連接情形。



9. 電路合成動作完成的結果在右半部的「Device」視窗中, 因為 Vivado 自動幫 COUNTER6 模組設定輸出入接腳全部設定在 Bank14, 接著點選最上方的主功能表「Window」「Clock Regions」, 可以看到 IO 在 Bank14 是在 FPGA 晶片 X0Y0 (ROW=0 與 Column=0) 的地方。




「Device」視窗中, FPGA 晶片劃分成六個區塊, 分別是:

(X0, Y2), (X1, Y2),

(X0, Y1), (X1, Y1),

(X0, Y0), (X1, Y0)

10. 之後做電路的佈局和繞線, 點選最左邊「IMPLEMENTATION」底下的「Run Implementation Design」, 完成 Implementation 之後選擇「Open Implementation Design」再按「OK」按鈕。



(X0,Y0) 在的左下角，因此先點選「Device」視窗中左下角的某個點再按「滑鼠左鍵」不放並向右下方拉到某個點就會顯示這個範圍。

Vivado 自動幫 COUNTER6 模組設定輸出入接腳 (Clock、Reset、Load、Enable、Up_Down、[7:0] Data_In 以及 [7:0] Out) 全部設定在 Bank14, 也就是左下角 (X0,Y0) 這個區塊中。

像 FULLADD.V 這種純“組合邏輯”電路 (完全沒有 Clock 訊號的電路) Timing Results 的部份會讓您知道合成出來的電路 Longest Pad to Pad 需要多少時間，像 COUNTER6.V 這種有 Clock 訊號的電路 Timing Results 的部份，如果有加入 Clock Timing Constraint 會讓您知道合成出來的電路可以跑到多少 MHz (Frequency)。



2.6 VHDL 電路模擬軟體－ModelSim 的介紹

由 Model Technology™ 公司所設計的 ModelSim® 這套電腦輔助設計工具 (CAD)，可以安裝在個人電腦的 Windows 或 Linux 視窗作業系統、具有 VHDL/Verilog 電路編譯，以及模擬…等等功能，作為本書中所有的 Verilog 電路的編譯，以及模擬流程 (Compile and Simulation Flow)。

(一) 環境需求

■ 硬體設備

IBM 相容型個人電腦 (IBM Compatible Personal Computer)。

■ 作業系統

個人電腦的 Windows 或 Linux 視窗作業系統。

(二) VHDL 硬體描述語言的輔助設計工具 (CAD)

■ 撰寫 VHDL 套件以及程式檔

我們可以用 UltraEdit 或者是“記事本” (NotePad) 之類可以產生純文字檔 (text file) 的文字編輯器來撰寫 VHDL 套件，以及電路描述檔。

■ 電路描述的編譯

ModelSim 具有編譯 VHDL/Verilog 電路描述的功能。

■ 準備測試碼的檔案 (Test Bench)

我們可以用 UltraEdit 或者是“記事本” (NotePad) 之類可以產生純文字檔 (text file) 的文字編輯器來撰寫 VHDL 套件以及程式檔。

■ 電路的模擬

ModelSim 具有編譯 VHDL/Verilog 電路模擬的功能。

■ 電路的合成

ModelSim 並不具有 VHDL/Verilog 電路的合成功能，必須要用其他的電路合成軟體才能達成，像是：Exemplar Logic(TM) LeonardoSpectrum(TM)-Altera version 2002a、Synopsys Design Compiler version 2000.05、Synopsys FPGA Compiler II version 3.7、Synopsys FPGA Compiler II Altera Edition version 3.7、Synopsys FPGA Express version 3.51、Synplicity(R) Synplify(R) and Synplify Pro(R) version 7.1、Altera 的 Quartus II、Xilinx 的 ISE 或 Vivado，以及 Lattice 的 Diamond…等等。

■ 電路的驗證

ModelSim 具有 VHDL/Verilog 電路的驗證功能，也可用其他的電路合成軟體才能達成，像是：Cadence NC-Verilog version 3.1、Cadence NC-VHDL version 3.1、Cadence Verilog-XL version 3.1、Innoveda BLAST version 1.2.2、Synopsys PrimeTime version 2000.05、Synopsys Sciocco version 2000.12、Synopsys VSS version 2000.05、Synopsys VCS version 5.1、Mentor Graphics Tau version 2.2、Altera 的 Quartus、Xilinx 的 ISE 或 Vivado，以及 Lattice 的 Diamond…等等。

(三) 線上申請註冊與軟體下載的流程

1. 用瀏覽器，連上

<https://www.intel.com/content/www/us/en/programmable/downloads/software/modelsim-starter/121.html>。

ModelSim-Altera Starter Edition X

https://www.intel.com/content/www/us/en/programmable/downloads/software/modelsim-starter/121.html

Products Solutions Support

Download Center for FPGAs

Individual Files | DVD .iso File | Service Packs

Download Option 1: Individual Files

ModelSim-Altera Starter Edition	Platform	File Name	Size
v10.1b Software Download for Quartus II v12.1	Windows	12.1_modelsime_ase_windows.exe MD5: 714cab13ac29bd4ff9521e761049524d	516 MB
v10.1b Service Pack 1 for Quartus II v12.1	Windows	12.1sp1_modelsime_ase_windows.exe MD5: 10b1db821d82d5919d65b1223663f648	515 MB
v10.1b Software	Linux	12.1_modelsime_ase_linux.tar.gz MD5:	902 MB

按「12.1sp1_modelsime_ase_windows.exe」, Modelsim v10.1b Service Pack 1 for Quartus II v12.1。

2. 填寫完成個人資料之後按「Next Step」。

Personal Information

First Name

Last Name

Business Email Address

Username

☐ Use my email as username

Password

Confirm Password

- ✓ Must include a letter
- ✓ Must include a number
- ✓ Must include a special character
- ✓ Must be between 8 and 15 characters in length

Country/Region
Taiwan

Job Function


Country/Region Code
+886

Phone


Extension (optional)

Next Step


3. 完成 Email 身份認證，再次登入這個網頁，輸入帳號與密碼之後就會下載取得檔案 12.1spl_modelsim_ase_windows.exe，執行它就會開始安裝。




4. 安裝 Modelsim v10.1b Service Pack 1 for Quartus II v12.1 到 D:\ModelSim_Altera，按「Install」。




產生安裝檔案到 D:\ModelSim_Altera，按「Install」，之後按「Next」，勾選「I agree to the terms of the license agreements」之後按「Next」。




選擇安裝到 D:\altera\12.1sp1，按「Next」。



安裝 3.1 GB 的 ModelSim-Altera Starter Edition (Free)，按「Next」，再按「Next」。



完成安裝 ModelSim-Altera Starter Edition (Free)，按「Finish」。



按「Yes」刪除資料夾 D:\ModelSim_Altera\
12.1sp1_243_modelsim_ase_windows。



2.7 VHDL 電路設計與模擬的流程 (VHDL design in and simulation flow) —使用 ModelSim


本書將全部使用由 Model Technology™ 公司所設計的 ModelSim® 這套電腦輔助設計軟體，作為 Verilog 電路設計與模擬的流程的工具，包括下列二大步驟：

1. 編譯 Verilog 的電路描述。
2. Verilog 電路的模擬。

2.7.1 編譯 Verilog 電路描述

(一) 執行 ModelSim 群組中的 ModelSim

在 ModelSim 版權畫面之後的就是 ModelSim 的主畫面。




▲ ModelSim 的主畫面

(二) 以一個位元的全加器電路作為 ModelSim 電路模擬的整個流程

■ 步驟一：設計一個位元全加器電路的.v 檔案。

您可以用 UltraEdit 或是“記事本”(NotePad)之類可以產生純文字檔(text file)的文字編輯器來撰寫 Verilog 套件及電路描述檔。

➡ 一個位元全加器(FULLADD)電路的方塊圖。



➡ 一個位元全加器電路的 Verilog 檔案 FULLADD.v。


```
// FullAdd.V
module fulladd(in1, in2, carryin, sum, carryout);
input in1, in2, carryin;
output sum, carryout;
wire sum, carryout;
assign {carryout, sum} = in1 + in2 + carryin;
endmodule
```

■ 步驟二：讓 ModelSim 編譯您設計的 Verilog 電路描述檔。

ModelSim 並不知道您將寫好的.v 檔放在那個路徑(目錄)，所以要用 ModelSim 切換工作目錄指任 cd 來告知 ModelSim 您的.v 檔放在那裡。

例如：

```
cd D:/Verilog/CH02/FULLADD
```



接下來告知要將編譯過程中產生的檔案或是編譯資訊放到哪個程式庫中 (library)，請下 `vlib work` 指令及 `vmap work work`，告知 Mosel-Sim 編譯過程產生出來的檔案 (元件庫) 要放在哪個目錄底下。例如：

```
vlib work
vmap work work
```

接下來要編譯一個位元全加器的 Verilog 電路描述檔 `FULLADD.v`。命令如下：

```
vlog FULLADD.v
```

如果有語意上的錯誤，則出現錯誤的訊息，錯誤訊息包括錯在那個檔案的第幾行及可能的錯誤原因。例如：將 `FULLADD.v` 第 5 行 `wire sum, carryout;` 故意打錯改成 `wired sum, carryout;` 那麼錯誤的訊息如下：


```
# ** Error: C:/Modeltech/win32/vcom failed.  
# ** Error: FULLADD.v(5): 'sum' already declared in this  
scope.  
# ** Error: FULLADD.v(5): 'carryout' already declared in  
this scope.  
# C:/Modeltech/win32/vlog failed.  
或是 # C:/Modeltech/win32/vlog failed.
```

看您是裝 ModelSim 的那個版本。

2.7.2 VHDL 電路的模擬

■ 步驟三：準備“電路測試碼”的檔案 (Test Bench)。

您可以用 UltraEdit 或是“記事本”(NotePad)之類可產生純文字檔 (text file) 的文字編輯器來撰寫“電路測試碼”的檔案 (Test Bench)。

“電路測試碼”的檔案 (Test Bench) 包含了：測試元件的輸出入介面、給定輸入訊號、輸入訊號維持多久時間換成新的訊號值，以及測試的元件…等等。

將一個位元全加器的輸入訊號 in1、in2，以及 carryin 考慮進來，產生“電路測試碼”的檔案 (Test Bench)。FULLADD.TF 檔案的內容和前 2.5.2 準備測試碼的檔案 (Test Bench File, *.tf 檔) 的 // FullAdd.tf，全加器的測試碼檔相同，不再重覆。


再來編譯一個位元全加器的“電路測試碼”的檔案 (Test Bench) FULLADD.TF。命令如下：

```
vlog FULLADD.TF
```

- 步驟四：讓 ModelSim 載入“電路測試碼”。命令如下：

```
vsim -novopt work.t
```

“電路測試碼”的檔案 FULLADD.TF 的 module 名稱是 t。



- 步驟五：把電路的輸出入訊號全部加到模擬結果波型 (waveform) 的畫面中。命令如下：

```
add wave *
```

觀看所有的輸出入訊號 add wave *。

- 步驟六：讓 ModelSim 做電路的模擬。命令如下：

```
run -all
```


執行電路模擬結束為止 run-all。

- 步驟七：觀察波型的變化是否與預期的結果一樣。

如果一樣就完成。

如果不一樣就得回到步驟一：設計一個位元全加器電路的 vhd1 檔案，去檢查 v 那邊寫錯了。

也有可能是步驟三：準備“電路測試碼”的檔案(Test Bench)的.v 寫錯了，不過這種情形比較少發生的。



▲ FULLADD.V 的模擬結果

■ **步驟八**：可以將觀察訊號存成.do 檔，方便下次叫用。

要在 wave-default 模擬結果波型 (waveform) 的功能表作...

File → Save Format ...→ 給定.do 的檔案名稱，例如：

```
wave_FULLADD.do
```

下次只要用 do wave_FULLADD.do 就可將上次觀察的訊號回復回來。

每次模擬都要在 ModelSim 的主畫面中下那麼多道命令嗎？有沒有更簡單的方法呢？

您可以這麼做：先用 UltraEdit 之類的文字編輯器產生一個副檔名是 do 的檔案，例如 run.do 的內容如下：

```
quit -sim
-- cd D:/Verilog/CH02/FULLADD
vlib work
vmap work work
vlog FULLADD.v
vlog FULLADD.tf
vsim -novopt t
--add wave *
do wave_FULLADD.do
run -all
```

那麼下次模擬時只要在 ModelSim 的主畫面中下這二道命令就等於作完了所有的動作，其中 do run.do 是指做 run.do 檔案中的命令、-- 開始的那一行(列)是註解、vsim -novopt 表示模擬時不做最佳化(這樣才能看到電路中訊號與變數的值)：

```
cd D:/Verilog/CH02/FULLADD
do run.do
```

```
...
其他不變
```

在書中所附的範例中，我們都有一個叫作 `run.do` 檔案，您只要將 `cd D:/Verilog/CH02/FULLADD` 這一類的“切換工作目錄”命令用 Windows 的“複製”動作，接著切換到 ModelSim 的主畫面中再用 Windows 的“貼上”動作之後，按 Enter，就完成了“切換工作目錄”命令。


最後“複製”`do run.do`，以及切換到 ModelSim 的主畫面中再用 Windows 的“貼上”動作之後，按 Enter，那麼您就可以看到電路的模擬輸出波型 (Waveform) 了。

體貼您，不用讓您一個字一個字的 keyin。我們並不想要詳細地介紹 ModelSim 的用法，畢竟您用的電路“模擬軟體”可能和我們不一樣。如果有需要的話，您可以自行參考 ModelSim 的操作手冊：ModelSim 預設安裝所在的資料夾裡頭的 `.pdf` 檔，例如在 `C:\ModelSim\docs\pdf\*.pdf`。



2.8 Verilog 模組合成與模擬的流程 (Synthesis and Simulation Flow) —使用 Synopsys 的 Designer Analyzer

Synopsys (新思科技公司) 的電腦輔助設計工具 (CAD) 大多安裝在由 SUN、HP...等公司設計的工作站級電腦。



▲ Verilog 模組合成與模擬的流程－使用 Synopsys 的 Designer Analyzer

使用 Synopsys 的 Design Analyzer 來將 Verilog 模組實作電路合成與模擬的流程 (Synthesis and Simulation Flow)，如圖「Verilog 模組合成與模擬的流程－使用 Synopsys 的 Designer Analyzer」所示，分成「功能模擬」(Functional Simulation)階段、「邏輯閘層次模擬」(Gate Level Simulation)階段、以及「模擬結果」比較 (Simulation Output Comparison) 階段等三大階段：

(一) 「功能模擬」(Functional Simulation) 階段

■ 1.Verilog 電路描述檔案 (*.v 檔)

我們將 Verilog 電路描述檔案 (*.v 檔) 作為設計的輸入。

■ 6.功能模擬 (Functional Simulation) 及 7.電路的測試碼 (Verilog Test Driver)

配合您所提供用於測試該模組電路的測試碼 (Verilog Test Driver)，執行 CAD 軟體所提供的「功能模擬」(Functional Simulation) 用以確保模組的訊號輸出與預期的結果在訊號的波形 (Function) 及時序 (Timing) … 等方面是否相同。

(二) 「邏輯閘層次模擬」(Gate Level Simulation) 階段

■ 1.Verilog 電路描述檔案 (*.v 檔)

我們將 Verilog 電路描述檔案 (*.v 檔) 作為設計的輸入。

■ 2.Verilog 語法檢查 (Synopsys HDL Compiler)

Synopsys 的 Design Analyzer 讀入 Verilog 電路描述檔案 (*.v 檔) 的過程會檢查其是否符合 Verilog 的語法格式。

■ 3.Verilog 電路合成 (Synopsys Design Compiler)

Synopsys 的 Design Analyzer 可以依照您對該模組或電路所下的限制條件 (Constraints)，例如：面積 (area)、效能 (speed) … 等等，作為電路合成的要求目標。

■ 4.邏輯閘層次描述 (Gate Level Description)

完成步驟「3.Verilog 電路合成 (Synopsys Design Compiler)」之後，會得到「邏輯閘層次描述 (Gate Level Description)」。


■ 5.邏輯閘層次模擬 (Gate Level Simulation) 及 7.電路的測試碼 (Verilog Test Driver)

配合您所提供用於測試該模組電路的測試碼 (Verilog Test Driver)，執行 CAD 軟體所提供的「邏輯閘層次模擬」(Gate Level Simulation) 用以確保模組的訊號輸出與預期的結果在訊號的波形 (Function) 及時序 (Timing) … 等方面是否相同。


(三) 「模擬結果比較」(Simulation Output Comparison) 階段

■ 8.功能及時序模擬結果比較 (Compare Output)


將「功能模擬」(Functional Simulation) 階段的模擬結果，以及「邏輯閘層次模擬」(Gate Level Simulation) 階段的模擬結果，比較它們之間的訊號輸出與預期的結果在訊號的波形 (Function) 及時序 (Timing) … 等方面是否相同。這二個階段的模擬結果未必都會相同，尤其是在訊號的時序 (Timing) 方面或多或少會有所誤差的。因為在「功能模擬」(Functional Simulation) 階段是比較接近理想狀態下的模擬結果，而在「邏輯閘層次模擬」階段因為已經合成出邏輯閘層次的電路，所以是會比較接近最後所需電路 (實際狀態下) 的模擬結果。



▲ Synopsys (新思科技公司) 的 Designer Analyzer 作電路合成的部份畫面



▲ Synopsys (新思科技公司) 的 Designer Analyzer 作電路合成的部份畫面



▲ Synopsys (新思科技公司) 的 WAVES 作邏輯閘層次模擬 (Gate Level Simulation) 的波形出部份畫面

本章練習

Question 1 :

您正在學習的是 Verilog 硬體描述語言，您知道 VHDL 硬體描述語言？
Verilog 與 VHDL 硬體描述語言，那一種較多被業界採用？為什麼？

Question 2 :

Verilog 與 VHDL 的主要差異是？

Question 3 :

Verilog 電路模擬軟體除了 ModelSim 以外還有那些？

Question 4 :

Verilog 電路合成軟體除了 Synopsys 的 Design Analyzer 以外還有那些？

PS Google 可以幫您找到解答。

