

「高等 FPGA 系統設計」課程進度表

課 號：351973

課程名稱：高等 FPGA 系統設計

上課班級：職電機所

上課時間：星期四 A, B, C 三堂課 (PM 6:30~9:10)

上課地點：台北科技大學綜科館 511 室。

參考書籍：(1) 鄭信源著，Verilog 硬體描述語言數位電路－設計實務，儒林圖書有限公司，ISBN 957-499-640-9，書號：SIM-877。

(2) 林灶生編著，Verilog FPGA 晶片設計，全華圖書股份有限公司，ISBN 978-957-21-6412-9，書號：05579017。

週數	課 程 內 容	課 程 時 數	授課 講師
1	(1). Course introduction. (2). Score rating. (3). Introduction to Software Install (CH00).	3	宋國明老師
2	Verilog_CH01_ Introduction to Logic Circuits (48)	3	宋國明老師
3	Verilog_CH02_Verilog HDL(76)	3	宋國明老師
4	Verilog_CH03_Time Data Output (53)	3	宋國明老師
5	Verilog_CH04_Function and task (35)	3	宋國明老師
6	Verilog_CH05_Advanced Compiler Command (42)	3	宋國明老師
7	Verilog_CH06_Resource combination logic (58)	3	宋國明老師
8	Verilog_CH07_Sequential State (60)	3	宋國明老師
9	Verilog_CH08_FSM example (47)	3	宋國明老師
10	Verilog_CH09_RAM_ROM(47)	3	宋國明老師
11	期中考試	3	宋國明老師
12	FPGA_CH01_Qutas II install (13) FPGA_CH02_Qutas II_decode process (7) FPGA_CH03_Qutas II_Practice (28)	3	宋國明老師
13	FPGA_CH04_Design three methods (110) (1)	3	宋國明老師
14	FPGA_CH04_Design three methods (110) (2)	3	宋國明老師
15	FPGA_CH05_IP Applications (107) (1)	3	宋國明老師
16	FPGA_CH05_IP Applications (107) (2)	3	宋國明老師
17	FPGA_CH06_DE2_Module Designs (53)	3	宋國明老師
18	期末考試	3	宋國明老師
所需教具	☐ 錄放影機 ☐ 液晶投影機 ☒ 投影機 ☐ 廣播系統 ☐ 幻燈機		
講授方式	☒ 演講&討論 ☒ 指定作業 ☐ 個案 ☐ 觀摩		

計分方式:

- (1). 平常成績佔 20% (含點名、作業與上課狀況)。
- (2). 家庭作業 20% (3 個作業)。
- (3). 期中考試佔 30% (Open book, 書面考試)。
- (4). 期末考試佔 30% (Open book, 書面考試)。

注意事項:

- (1). 點名到課次數未達點名次數的一半(含)，則不予調整加分。
- (2). 特殊情形請事先告知授課老師。
- (3). 期末成績會依平均分數而調整，惟調整前後之名次不變。
- (4). 期末成績會在期末考下一週的週四中午前公告，有任何問題，請務必在週五中午前提出，逾時不候。成績會在週五下午送出，成績送出將不再更正。
- (5). 遠距教學 Google Meet Code: tmd-ictd-ifr。
- (6). 老師連絡方式： (02)27712171#2121、0939-941496 或 gmsung@ntut.edu.tw
- (7). 助教: (02)27712171 # 2190
- (8). 班代表: XXX Mobile: Email: @org.ntut.edu.tw