王瑶珈 (Yaojia Wang)

电话： (+86) 13717138150

邮箱： yjwang26@m.fudan.edu.cn

主页： wang-yaojia.github.io

学历： 本科

申请方向： 高性能计算 / 异构计算 / AI 硬件加速 / EDA 与体系结构优化



教育经历

复旦大学	微电子科学与工程	工学学士	2022.09 - 2026.06
	集成电路科学与工程	直接攻读博士生	2026.09 至今
University of California, Santa Barbara	*Electrical Engineering*	交换生	2024.09 - 2024.12

- **GPA:** 本科阶段 3.58/4.0；交换期间 3.92/4.0
- **主修课程 (成绩):** 数据结构与算法 (A)、计算机体系结构 (A)、数字集成电路设计原理 (A-)、数字集成电路设计自动化基础 (A)、EDA 系统软件分析和设计方法学 (A-)
- **荣誉/奖项:** 复旦大学优秀毕业生，2023 年度复旦大学优秀学生，2023 年度复旦大学优秀共青团员，全国大学生数学建模竞赛二等奖，荣昶-复旦创芯励志奖学金，复旦大学二等奖学金

研究经历

Frontier-Based Joint Covering for Dual-Output LUT Mapping 2025.09 - 2026.04

- **论文与投稿**: 为论文第一作者，成果投稿 **International Workshop on Logic & Synthesis (IWLS) 2026**，获 **Best Student Paper Candidate**，并进行现场成果展示；**ISFPGA 2027** 在投。
- **算法与实现**: 面向 FPGA 逻辑资源优化提出 **Frontier-Based Joint Covering (FJC)**，将双输出 LUT 的 cut covering 与 pairing 提前到 frontier 层联合决策；基于 **Yosys/ABC** 实现 `lut6d_map` pass、`GTP_LUT6D` 等技术库 cell 和自动化评测脚本。
- **实验验证**: 搭建 20 个 EPFL benchmark 的批量实验、结果统计与等价验证流程；总 LUT 数由 ABC baseline 的 112,050 降至 70,964，降低 **36.67%**；较 best-cut single-output + post-packing baseline 进一步降低 **2.97%**。

Stabilizing and Optimizing Inter-Shell Routing in LEO Networks with Integrated Routing Cost 2024.12 - 2025.04

- **论文与投稿**: 为论文第一作者，主导模型设计和论文撰写，论文发表于IEEE/CIC International Conference on Communications in China 2025 (ICCC Workshops)，并进行现场成果展示。
- **算法与实现**: 构建多轨道层 (MEO/LEO) 卫星网络仿真场景，完成不同轨道层间链路长度、链路切换频率等性能指标计算。
- **实验验证**: 设计并实施路由策略优化实验，对比传统最短路径算法、Adaptive Path Routing Scheme 与集成路由代价 (含长度/切换频率权重) 的新型算法，验证传输性能提升效果 (切换率分别降低 39.1% 和 22.0%)。

项目经历

LLVM IR-based High-level Synthesis 2024.03 - 2024.05

- **系统架构与端到端流程**：负责整体代码仓库结构设计和工作流程架构；开发 autorun.sh/test.sh 自动化脚本，实现端到端无缝处理流程；组织和管理示例文件与测试用例（3 个完整测试 + 3 个输入测试）；设计并实现从 LLVM IR 解析、CDFG 构建、资源约束调度、Verilog 生成到波形验证的完整工作流；负责项目仓库管理。
- **核心算法与资源优化**：增强控制数据流图（CDFG）生成算法，提升控制流和数据流的表示能力；优化操作调度算法，充分考虑功能单元和寄存器等资源约束；设计并实现寄存器合并算法，提升资源利用效率并优化寄存器分配结构；开发自动化测试台生成工具，支持标量和数组输入。
- **文档编写与项目管理**：编写详细的 README.md 文档，包含安装指南、使用说明和示例教程；制定生成

Verilog 模块的 I/O 端口规范；完成项目报告撰写，涵盖项目介绍、背景分析、总体设计、算法设计、实验验证和结论总结。

- 项目链接：*https://github.com/wang-yaojia/High-Level-Synthesis.git*

基于 Verilog 的 RISC-V 多周期 CPU 设计与验证 2024.11

- **体系结构实现**：设计并实现支持 add/addi/sub/and/andi/or/ori/slt/slti/lw/sw/beq/jal/lui 的 32 位 RISC-V 多周期处理器，完成 controller、datapath、统一指令/数据存储器接口等模块集成。
- **控制与数据通路**：基于主 FSM 完成 Fetch、Decode、MemAdr、MemRead/MemWrite、ExecuteR/I、ALUWB、JAL、BEQ、LUI 等状态转移和控制信号设计，连接 ALU、寄存器堆、立即数扩展和多路选择器数据通路。
- **仿真验证与时序调试**：使用 testbench 和波形检查 PC、Instr、FSM state、ALUControl、SrcA/SrcB、ALUResult 等关键信号；针对 LUI 指令调试写回路径与状态转移，改为直接写回结果并简化后续状态，解决时序约束下的执行问题。

复旦大学空间互联网研究院 本科实习生 2024.09 - 2025.06

- **Plotinus 卫星网络数字孪生系统开发**：基于 Node.js 搭建卫星拓扑可视化界面，实现低轨卫星的动态演示；配合后端团队完成数据接口对接，实现链路时延、负载率等关键指标的可视化看板；开发基础版拓扑配置工具，支持卫星节点参数调整与简单路由路径设置；获评腾飞科创项目中期优秀项目。

专业技能

- **编程与工程**: 熟悉 **C/C++**、**Python**、**Verilog** 和 Shell，具备 Linux 环境下调试、脚本自动化、数据处理和 Git/Makefile 工程实践经验；了解 JavaScript/Node.js。
- **体系结构与性能方向**: 具备计算机体系结构、CPU 数据通路/控制逻辑、RTL 实现与仿真验证基础；关注高性能计算、异构计算与 **AI 硬件加速**，正在补充 CUDA 编程、GPU 执行模型与性能分析方法。
- **EDA 与数字设计**: 熟悉 RTL 设计、逻辑综合、技术映射、FPGA LUT 映射与等价验证流程；使用过 **Yosys/ABC**、Vivado 等工具完成算法实现、资源优化和自动化实验验证。
- **算法与模型**: 具备图算法、搜索与资源约束优化经验；了解 **Transformer/LLM** 基础、Prompt Engineering、RAG/向量检索流程，能够使用 Python、PyTorch/Transformers 或 API 完成模型调用与小规模实验。
- **实验与论文**: 能独立搭建 benchmark 自动化评测、结果统计与消融实验流程；具备会议论文写作、投稿材料准备和技术汇报经验。
- **语言能力**: 英语六级 601 分、英语四级 688 分，雅思 7.5 分；普通话二级甲等。