泡瓦伊莱超尼克斯等 834 人赞同了该回答

谢邀,由于马上就要体验一年300天出差在外的酸爽生活,这可能是我近期最后一篇技术回答。

由于以前在知乎上相关的回答被各种转载并且不注明出处,弄得我很火大,所以相关申明放在前面:

个人可以随意转载, 但应通知我并注明出处。

出于商业目的的转载(如微信公众号等),除了注明出处外,请支付500/千字的稿酬,否则将追究相关责任。

好了,回到问题本身,读研究生的时候项目做完后有段时间闲的蛋疼,对驱动相关内容作了一个总结,正好和这个问题挺对应的,直接复制粘贴上来~

0. 引言

对于开关电源来说,驱动电路作为控制电路和功率电路的接口,其作用至关重要,本文就将详细探讨开关电源的驱动电路的参数设计以及驱动芯片的选型。

常用的mos管 Q 驱动电路结构如图1所示,驱动信号经过图腾柱放大后,经过一个驱动电阻Rg给mos管驱动。其中Lk是驱动回路的感抗,一般包含mos管引脚的感抗,PCB走线的感抗等。在现在很多的应用中,用于放大驱动信号的图腾柱本身也是封装在专门的驱动芯片中。本文要回答的问题就是对于一个确定的功率管,如何合理地设计其对应的驱动电路(如驱动电阻阻值的计算,驱动芯片的选型等等)。

注1: 图中的*Rpd*为mos管栅源极的下拉电阻,其作用是为了给mos管栅极积累的电荷提供泄放回路,一般取值在10k~几十k这一数量级。由于该电阻阻值较大,对于mos管的开关瞬态工作情况基本没有影响,因此在后文分析mos的开关瞬态时,均忽略*Rpd*的影响。

注2: Cgd, Cgs, Cds为mos管的三个寄生电容, 在考虑mos管开关瞬态时, 这三个电容的影响至关重要。




图1 常用的mos管驱动电路

- 1、驱动电阻的计算
- 1.1、驱动电阻的下限值

驱动电阻下限值的计算原则为:**驱动电阻必须在驱动回路中提供足够的阻尼**,来阻尼mos开通瞬间驱动电流的震荡。

当mos开通瞬间,Vcd通过驱动电阻给Cgs充电,如图2所示(忽略Rpd的影响)。根据图2,可以写出回路在s域内对应的方程:

$$sL_k i_g + R_g i_g + \frac{1}{sC_g} i_g = \frac{V_{cc}}{s}$$
(1)

根据式(1)可以求解出ig,并将其化为典型二阶系统的形式:

$$i_g = \frac{\frac{V_{cc}}{L_k}}{s^2 + s\frac{R_g}{L_k} + \frac{1}{L_k C_{gg}}}$$
 (2)

根据式(2), 可以求解出该二阶系统的阻尼比为:

$$\zeta = \frac{1}{2} R_g \sqrt{\frac{C_{gs}}{L_k}}$$
(3)

为了保证驱动电流ig不发生震荡,该系统的阻尼比必须大于1,则根据(3)可以求解得到:

$$R_g \ge 2\sqrt{\frac{L_k}{C_{gs}}} + \tag{4}$$

式(4)给出了驱动电阻Rg的下限值,式(4)中Cgs为mos管gs的寄生电容,其值可以在mos管对应的datasheet中查到。而Lk是驱动回路的感抗,一般包含mos管引脚的感抗,PCB走线的感抗,驱动芯片引脚的感抗等,其精确的数值往往难以确定,但数量级一般在几十nH左右。因此在实际设计时,一般先根据式(4)计算出Rg下限值的一个大概范围,然后再通过实际实验,以驱动电流不发生

宸荡作为临界条件, 得出Rg N限值。




图2 mos开通时的驱动电流

1.2、驱动电阻的上限值

驱动电阻上限值的计算原则为: 防止mos管关断时产生很大的dV/dt使得mos管再次误开通。

当mos管关断时,其DS之间的电压从0上升到 \underline{Vds} (off),因此有很大的dV/dt,根据公式:i=CdV/dt,该dV/dt会在 \underline{Cgd} 上产生较大的电流igd,如图3所示。




图3 mos关断时的对应电流

该电流igd会流过驱动电阻Rg,在mos管GS之间又引入一个电压,当该电压高于mos管的门槛电压Vth时,mos管会误开通,为了防止mos管误开通,应当满足:

$$C_{gd} \frac{dV}{dt} \cdot R_g \le V_{th}^{\ \ \ \ } \tag{5}$$

由上式解得:

$$C_{gd} \frac{dV}{dt}$$

式(6)给出了驱动电阻*Rg*的上限值,式(6)中*Cgd*为mos管gd的寄生电容,*Vth*为mos管的门槛电压,均可以在对应的datasheet中查到,dV/dt则可以根据电路实际工作时mos的DS电压和mos管关断时DS电压上升时间(该时间一般在datasheet中也能查到)求得。

从上面的分析可以看到,在mos管关断时,为了防止误开通,应当尽量减小关断时驱动回路的阻抗。基于这一思想,下面再给出两种很常用的改进型电路,可以有效地避免关断时mos的误开通问题。




图4改进电路1

图4给出的改进电路1是在驱动电阻上反并联了一个二极管,当mos关断时,关断电流就会流经二极管Doff,这样mos管gs^Q的电压就为二极管的导通压降,一般为0.7V,远小于mos的门槛电压(一般为2.5V以上),有效地避免了mos的误开通。






图5改进电路2

图5给出的改进电路2是在驱动电路上加入了一个开通二极管Don和关断三级管Qoff。当mos关断时,Qoff打开,关断电流就会流经该三极管Qoff,这样mos管gs的电压就被钳位至地电平^Q附近,从而有效地避免了mos的误开通。

1.3、驱动电阻阻值的选择

根据1.1节和1.2节的分析,就可以求得mos管驱动电阻的上限值和下限值,一般来说,mos管驱动电阻的取值范围在5~100欧姆之间,那么在这个范围内如何进一步优化阻值的选取呢? 这就要从损耗方面来考虑,当驱动电阻阻值越大时,mos管开通关断时间越长(如图6所示),在开关时刻电压电流交叠时间久越大,造成的开关损耗就越大(如图7所示)。所以在保证驱动电阻能提供足够的阻尼,防止驱动电流震荡的前提下,驱动电阻应该越小越好。





图6 mos开关时间随驱动电阻的变化






图7 mos开关损耗随驱动电阻的变化

比如通过式(4)和式(6)的计算得到驱动电阻的下限为5欧姆,上限为100欧姆。那么考虑一定的裕量,取驱动电阻为10欧姆时合适的,而将驱动电阻取得太大(比如50欧姆以上),从损耗的角度来讲,肯定是不合适的。

2、驱动芯片^Q的选型

对于驱动芯片来说,选型主要考虑如下技术参数:驱动电流,功耗,传输延迟时间等,对隔离型驱动还要考虑原副边隔离电压,瞬态共模抑制^Q等等(common mode transient immunity),下面就分别加以介绍。

2.1 最大电流

在mos管开通的时候,根据图2,可以得到mos开通瞬间的驱动电流ig为(忽略Lk的影响)

$$i_{gmax} = \frac{\Delta V_{gs}}{R_g}$$

其中Δ*Vgs*为驱动电压的摆幅,**那么在选择驱动芯片的时候,最重要的一点就是驱动芯片能提供的最** 大电流要超过式(7)所得出的电流,即驱动芯片要有足够的"驱动能力"。

2.2 功耗

驱动功率计算表达式如下:

其中Qg为栅极充电电荷,可以在datasheet中查到, ΔVgs 为驱动电压的摆幅,fs为mos的开关频率,在实际选择驱动芯片时,应选择驱动芯片所能提供的功率大于式(8)所计算出来的功率。同时还要考虑环境温度的影响,因为大多数驱动芯片所能提供的功率都是随着环温的升高而降额的,如图8所示。





图8驱动允许的损耗功率随着环温升高而降额

2.3 传输延迟(Propagation Delay)

所谓传输延迟,即驱动芯片的输出上升沿和下降沿都要比起输入信号延迟一段时间,其对应的波形如图9所示。对于传输延迟来说,我们一般希望有两点: 1)传输延时的实际要尽量短。2) "开通"传输延时和"关断"传输延时的一致性要尽量好。






Figure 4. Switching Time Waveform Definition

图9 驱动芯片输入输出传输延时

下面就针对第二点来说一说,如果开通和关断传输延时不一致会有什么影响呢?我们以常用的IGBT驱动,光耦M57962^Q为例,给出其传输延时的数据,如图10所示。

enten :						
"L-H" Propagation Time	t _{PLH}	$V_j = 0$ to 4V, $T_j \pm 85^{\circ}C$	_	1.0	1.5	μs
"L-H" Rise Time	tr	$V_I = 0$ to 4V, $T_j \pm 85$ °C	_	0.6	1.0	μs
"H-L" Propagation Time	tphL.	$V_I = 0$ to 4V, $T_j \pm 85^{\circ}C$	_	1.0	1.5	μs
"H-L" Rise Time	t _r	V _I = 0 to 4V, T _j ± 85°C	-	0.4	1.0	μs

图10 M57962的传输延时数据

从图10可以看到,M57962的的开通传输延时一般为1us,最大为1.5us;关断传输延时一般为1us,最大为1.5us。其开通关断延时的一致性很差,这样就会对死区时间造成很大的影响。假设输入M57962的驱动死区设置为1.5us。那么实际到IGBT的GE级的驱动死区时间最大为2us(下管开通延时1.5us,上管关断延时1us),最小仅为1us(下管开通延时1us,上管关断延时1.5us)。造成实际到达IGBT的GE级的死区时间的不一致。因此在设计死区时间^Q时,应当充分考虑到驱动芯片本身的传输延时的不一致性,避免因此造成的死区时间过小而导致的桥臂直通。


2.4 原副边绝缘电压

对于隔离型驱动来说(光耦隔离^Q,磁耦隔离)。需要考虑原副边的绝缘电压,一般项目中都会给出绝缘电压的相关要求。若没有相关要求,一般可取绝缘电压为mos电压定额的两倍以上。

2.5共模瞬态抑制^Q等等(common mode transient immunity)

这点 @evans Joe在相关回答中也提到, 为了描述的完整性, 我这里再把相关内容重复下。

对于桥式电路来说,同一桥臂上管的源极 (也就是下管的漏极)是高频跳变的,该高频跳变的dV/dt 会通过隔离驱动原副边的寄生电容产生较大的共模电流耦合到原边,从而对控制驱动产生影响,如图11所示。所以说,驱动芯片的共模瞬态抑制(common mode transient immunity)也很重要,在实际选择驱动芯片时,驱动芯片的CM transient immunity应该大于电路中实际的dV/dt,越大越好。



- Switching transitions cause high dv/dt across the signal isolator
- Coupling capacitances offer the parasitic paths
- dv/dt coupled through the parasitic paths leads isolator to lose control by inadvertently triggering a function or causing false feedback.




图11 共模瞬态抑制

暂时就想到这么一些,在此抛砖引玉,希望得到各位同行的补充。

以上。

参考文献:

[1] Laszlo Balogh. Design And Application Guide for High Speed MOSFET Gate Drive Circuits.

[2] IGBT and MOSFET Drivers Correctly Calculated. Application note AN-1001, Concept 发布于 2015-08-09 22:52





● 69 条评论







...

收起へ