

新一代商用密码算法 FPGA 实现 自评估指引

商用密码标准研究院

2026 年 6 月

目 录

一、算法实现须知	1
1.1 编写目的.....	1
1.2 适用范围.....	1
1.3 评估指引.....	2
1.4 材料准备.....	2
二、算法实现指引.....	3
2.1 软硬件环境.....	3
2.2 算法实现.....	3
三、实现自评估指标.....	4
3.1 指标定义.....	4
3.2 算法实现版本.....	6
3.3 自评估测试.....	8
3.4 自评估测试数据.....	9
3.5 自评估测试报告.....	10
四、其他事项.....	11
附录 源代码目录结构.....	12

一、算法实现须知

1.1 编写目的

为规范新一代公钥密码算法(含密钥封装、数字签名、密钥交换)和密码杂凑算法 FPGA 实现的算法实现自评估流程,明确自评估指标和要求,达到算法实现的正确性、可比性和高效性的目的,特制定本指引。

本指引基于 FPGA 实现特性,为算法提交者提供 FPGA 参考实现版和优化实现版的技术依据和操作指引,不单独构成新增的实现要求。算法提交者可依据算法提交要求,提交相应的参考实现版和优化实现版(包含性能优化版和资源优化版)。

自评估结果作为算法提交材料中的可复核技术证据,仅用于说明实现环境、测试过程和测试结果。

1.2 适用范围

本指引适用于公钥密码算法和密码杂凑算法共两类算法的 FPGA 实现自评估,包括参考实现版和优化实现版,其中优化实现版可进一步分为性能优化版和资源优化版。各版本说明如下:

(1) **参考实现版**: 注重逻辑正确性、实现简洁性与易开发性,不要求额外的性能/资源优化设计,不引入特定优化手段,便于理解算法实现机理。

(2) **性能优化版**: 以算法实现的性能最大化为核心设计目标,可通过并行运算、流水线化、循环展开等优化手段提升工作频率与数据吞吐量,以适配高性能、高吞吐的硬件应用场景。

(3) **资源优化版**: 以算法实现的资源占用最小化为核心设计目标,并同步考虑实现的吞面比指标,可通过删减并行路径、降低位宽、简化运算单元等手段减少硬件资源占用,以适配资源受限的硬件应用场景。

1.3 评估指引

新一代商用密码算法 FPGA 实现自评估指引如下：

（1）**要求统一**：公钥密码算法和密码杂凑算法的自评估应基于第三章提供的实现自评估指标开展。

（2）**分类提交**：应按算法类别和实现版本分别提交。其中，公钥密码算法应区分密钥封装、数字签名、密钥交换三种功能，并体现不同版本的实现差异。

（3）**指标全覆盖**：不同实现版本的评估结果应覆盖功能、性能、资源消耗等指标。

（4）**真实可复现**：实现自评估测试报告中的运行结果应真实且可复现。

1.4 材料准备

（1）算法提交者应按算法类别和实现版本分别整理材料，并整体打包提交。每一版至少包含以下材料：

序号	材料名称	补充说明
1	算法源代码	完整的 RTL 源码（Verilog/SystemVerilog），源码需满足可综合要求。
2	编译/综合配置文件	XDC 约束文件、EDA 工具运行 Tcl 脚本等。
3	自评估代码和数据	Vivado 工程，包含 Tcl 脚本（综合、实现、时序分析、功耗分析）、运行日志摘要、顶层 RTL 与必要 wrapper、性能评估相关材料（测试用例说明、计时信号定义、性能统计脚本或仿真日志，用于复核 cycles、ops/s、吞吐量、延迟）按版本独立提供。
4	算法实现说明文档	含算法 FPGA 算法原理、设计说明、逻辑架构、实现版本设计说明、优化手段、模块边界定义等核心信息。
5	自评估报告	含功能正确性测试、综合/性能/面积/功耗测试的完整结果。

（2）材料命名方式：材料文件命名应采用“算法类别-算法名

-FPGA-实现版本”，如“密钥封装-SM2-FPGA-资源优化版”等。

二、算法实现指引

2.1 软硬件环境

为确保自评估结果的可比性，FPGA 实现建议采用以下基准环境配置。

硬件环境采用如下配置：

序号	组件	配置说明
1	FPGA 型号	AMD 公司 Zynq-7000 系列 XC7Z100 型号 SoC FPGA。
2	约束文件	提交 XDC 约束文件（或 SDC 兼容格式），约束应包括：时钟与复位、IO 时序与负载、时序豁免、设计规则。
3	环境条件	统一采用典型工业级条件，若工具支持多角分析，应在报告中明确所选的 corner。
4	硬件资源	LUT、FF、BRAM、DSP、URAM、IO 等。

软件环境采用如下配置：

序号	组件(EDA 工具)	配置说明
1	综合与实现	Xilinx Vivado 2023.2。
2	综合策略	Vivado Synthesis Defaults。
3	实现策略	Vivado Implementation Defaults (Perf_Explore 或指定策略)。
4	静态时序分析	Vivado Timing (Report Timing Summary / Report Timing)。
5	功耗分析	Vivado Power Estimation / Report Power (基于布局布线后网表与活动文件)。

2.2 算法实现

算法的 FPGA 实现指引如下：

（1）**接口规范**：顶层模块应清晰定义接口，明确模块名称、端

口列表（控制信号/数据信号/时钟信号）。数据接口推荐采用类 RAM 接口形式。

（2）**可综合性**：RTL 源码应满足 EDA 工具可综合要求，使用标准 Verilog/SystemVerilog 语法，避免不可综合语句（如延时语句、动态数组），确保可直接完成逻辑综合，可准确提取综合后面积、频率等指标。

（3）**逻辑规范**：实现逻辑与算法应完全一致，无逻辑偏差；避免组合逻辑环、时序违规隐患、冗余逻辑等硬件设计常见问题，保证功能正确性。

三、实现自评估指标

3.1 指标定义

本次自评估内容划分为基础核查项、备案信息项、量化对比指标三大类别。基础核查项包含 RTL 源代码规范性、KAT 校验正确性、综合脚本可复现性和材料完整性；备案信息项涵盖随机数生成方法、资源占用、逻辑单元、内置 IP、优化手段和测试环境；量化对比指标包含时钟周期数、运算吞吐量、运算时延、面积、功耗、吞面比等。基础核查项与备案信息项，主要用于判定评估结果真实有效，确保数据可复核校验；量化对比指标，支撑后续开展性能表现和资源消耗等方面的分析工作。

实现自评估指标定义如下：

一级指标	二级指标	单位	核心说明
性能指标	时钟周期数	cycles	完成一次算法核心操作（密钥生成、签名、验证、封装、解封装、建立共享秘密密钥、生成杂凑值）的时钟周期数。

一级指标	二级指标	单位	核心说明
	工作频率	MHz	在保持约束模板一致的前提下,通过频率扫描得到满足 STA 收敛的最高频率 F_max。建议步进 1~2 MHz,最终 WNS 接近 0 但不为负。
	运算吞吐量	ops/s	公钥密码算法:单位时间内完成的算法操作次数,包括密钥生成、签名、验证、封装、解封装、建立共享秘密密钥等。
		Mb/s	密码杂凑算法:单位时间内处理的数据比特数,包括生成杂凑值。
	吞面比	ops/s/LUT 数量或 ops/s/DSP 数量	吞吐量与所消耗关键资源 (LUT 或 DSP) 数量的比值,表征逻辑资源利用的有效性。
	运算延迟	ns	在最高频率下,完成一次算法核心操作的实际耗时。
资源消耗指标	LUT (查找表)	个	实现组合逻辑 (如加减、选择、逻辑判断等) 的 LUT 的数量。
	FF (触发器/寄存)	个	实现时序逻辑 (存储数据、同步信号等) 的 FF 数量。

一级指标	二级指标	单位	核心说明
	器)		
	BRAM (块 RAM)	个	用于缓存、FIFO、查找表等的片上大容量存储(替代外挂 RAM)数量。
	DSP (数字信号处理单元)	个	用于密码算法实现加速(如乘法器、加法器、模乘器)等的 DSP 数量。
	其他	-	IO/PLL 等资源的数量。
功耗指标	静态功耗 (Leakage)	mW	典型 PVT 条件下,零工作负载时产生的功耗。
	动态功耗 (Dynamic)	mW	典型 PVT 条件下,满工作负载时产生的功耗。
	总功耗(Total)	mW	静态功耗和动态功耗的总和。

3.2 算法实现版本

本指引为算法提交者提供基于 FPGA 实现的参考实现版、性能优化版和资源优化版共三个版本的算法实现指引。此外,鼓励提交面向特定应用场景、具有实践价值的其他版本。

算法提交者可按照本指引规定的算法实现指引,完成密码算法的

FPGA 实现，源代码目录结构详见附录。

3.2.1 参考实现版

参考实现版自评估指引以逻辑正确性、实现简洁性、跨工艺可移植性为核心目标，不追求极致性能与面积优化。

（1）**实现方案**：无并行、流水等优化手段，采用算法原生逻辑架构，无资源裁剪，逻辑模块与算法理论架构一一对应。

（2）**控制器**：控制器负责算法启动/停止/复位、密钥/IV/模式配置、数据握手流控、状态机调度、状态/错误反馈、寄存器配置及与上层系统交互的全部控制逻辑，并明确算法中使用到的控制器。

（3）**综合约束**：在汇总表中给出 F_{max} ，并说明 F_{max} 的搜索方法（如步进/二分等），确保可复现。

（4）**评估重点**：验证算法逻辑的功能正确性与一致性。

（5）**源码实现**：RTL 源码简洁易读，注释完整，模块划分清晰，无冗余逻辑，便于征集方复现指标。

3.2.2 性能优化版

性能优化版自评估以吞吐量最大化、工作频率提升为核心目标，适配高性能、高吞吐场景。

（1）**实现方案**：可采用并行运算、流水线化、循环展开、多运算单元复用等高性能优化方法；合理增加硬件资源，提升算法处理速度，支持高频率、高吞吐运行，优先保证性能最大化。

（2）**综合约束**：在保持约束模板一致的前提下，通过频率扫描得到满足 STA 收敛的最高频率；确保在高频率下时序收敛，优先保证性能指标。

（3）**评估重点**：重点统计运算吞吐量、工作频率数据，完成性能统计。

（4）**源码实现**：RTL 源码简洁易读，注释完整，模块划分清晰，无冗余逻辑，便于征集方复现指标。

(5) **优化说明**: 在报告中明确性能优化的具体方法、硬件资源增加比例, 同时说明性能统计结果与参考实现版的差异, 体现性能优化的实际效果。

3.2.3 资源优化版

资源优化版自评指引以资源占用优化为核心目标, 适配资源受限场景。

(1) **实现方案**: 可通过删减并行路径、降低位宽、简化运算单元、采用迭代实现等方式裁剪硬件资源; 无高性能优化手段, 在面积优化的基础上实现吞面比优化。

(2) **综合约束**: 在保证时序收敛的前提下, 优先配置吞面比优化相关约束。

(3) **评估重点**: 重点关注综合后总面积数据。

(4) **源码实现**: RTL 源码简洁易读, 注释完整, 模块划分清晰, 无冗余逻辑, 便于征集方复现指标。

(5) **优化说明**: 在报告中明确面积优化的具体方法与资源裁剪范围; 同时说明面积统计结果与参考实现版的差异, 体现资源优化的实际效果。

3.3 自评测试

算法 FPGA 实现自评测试, 应包括如下事项:

(1) **功能测试**: 使用仿真工具加载测试向量, 验证 RTL 源码的功能正确性。

(2) **逻辑综合与报告生成**: 使用可综合 RTL, 和 XDC 约束文件完成综合和布局布线, 生成报告集合, 汇总频率、资源占用等关键数据。

(3) **功耗评估和报告生成**: 功耗评估采用功耗分析工具 (基于布局布线后网表与活动文件), 统计静态功耗、动态功耗和总功耗, 需说明统计窗口、工作负载类型、频率点 (F_{max}) 以及器件工作条

件（电压/温度）。

（4）**性能指标计算**：基于逻辑综合得到的工作频率，结合功能仿真得到的时钟周期数，计算运算吞吐量。

自评估测试应覆盖算法全部实例、全部声明安全强度等级和全部功能接口。

注：需要多次执行并统计的场景，测试次数应大于等于100次。

3.4 自评估测试数据

功能测试的全部测试向量应记录在报告中。性能测试和资源消耗测试使用可复现的输入，并在测试报告中说明输入数据来源或生成方式。

针对需要随机数的测试，采用固定测试集，或记录随机种子和生成规则，以达到结果可复现的目的。随机数生成规则推荐使用算法提交要求所提供的编程接口文件中给出的方法。

3.4.1 公钥密码算法测试数据

针对密钥封装功能，准备密钥生成、封装、解封装的功能测试数据，并记录公钥、私钥、密文和封装密钥的尺寸数据。

针对数字签名功能，准备密钥生成、签名、验签的功能测试数据，并记录公钥、私钥、签名的尺寸数据。

针对密钥交换功能，准备初始化、消息生成、共享秘密密钥派生的功能测试数据，并记录消息长度、交互轮数、长期公钥（如有）、长期私钥（如有）和共享秘密密钥的尺寸数据。

公钥密码算法测试数据按数字签名、密钥封装、密钥交换三类功能准备，针对不同安全强度等级，分别给出性能测试结果。

功能	指标	备注
密钥封装	密钥生成性能、封装性能、解封装性能	只测试该功能的性能指标,不考虑封装密钥长度差异影响。

数字签名	密钥生成性能、签名性能、验签性能	使用 64 字节数据作为待签名消息输入进行测试,避免杂凑计算开销差异对测试结果可比性的影响。
密钥交换	密钥交换性能	不计算网络传输的用时。

3.4.2 密码杂凑算法测试数据

针对密码杂凑算法,准备计算杂凑值的功能测试数据;若算法支持可扩展输出或变长输出,覆盖不同输出长度下的功能测试。

密码杂凑算法选择 S1-S8 共 8 级数据作为输入,分别给出性能测试结果。数据从字节级至 KB 级,具体分级如下:

级别	数据长度
S1	32Bytes
S2	128Bytes
S3	512Bytes
S4	1024Bytes
S5	4096Bytes
S6	8192Bytes
S7	16384Bytes
S8	65536Bytes

3.5 自评估测试报告

算法设计者完成自评估测试后,应编制包含以下内容的自评估测试报告:

- (1) **算法基本信息:** 算法类别、算法名称、细分功能、实现版本、参数集/安全级别。
- (2) **评估环境信息:** FPGA 型号和速度等级、EDA 工具版本、XDC 约束模板版本。
- (3) **功能测试:** 每个测试用例的测试结果。
- (4) **性能测试:** 基础性能数据,如工作频率、时钟周期数(cycles)、

运算延迟（ns）、运算吞吐量（ops/s 或 Mb/s）等。

（5）**面积测试**：汇总表中的频率、资源占用等关键数据必须可在 Vivado 报告中定位硬件资源占用情况等。

（6）**功耗测试**：基础功耗数据，如静态功耗、动态功耗、总功耗。分层级功耗则建议给出关键模块占比、活动标注方式与覆盖率说明（如适用）。

（7）**原始证据索引**：列明各项汇总指标对应的测试命令、输入数据、原始日志、结果文件和计算脚本。

测试结果清晰、明确、无歧义，并具备可复核性。

四、其他事项

算法提交者自行解决 EDA 工具的合法来源与使用授权，并对提交材料的合规性负责，征集方不提供 EDA 工具的相关资源。

附录 源代码目录结构

算法提交者完成密码算法的 FPGA 实现；编写完整的 RTL 源码（Verilog/SystemVerilog），包含运算核模块、必要的输入输出接口逻辑（wrapper）、控制逻辑（启动/复位/完成）；源码满足可综合要求，无不可综合语句。

将算法源码文件按统一目录结构放置，确保 EDA 工具脚本可自动识别、编译，不同实现版本的源码相互独立，分别存放。目录结构如下：

（1）PKC 公钥密码算法：

└── Public_Key_Cipher # 公钥密码算法 FPGA 实现目录(设计者实现替换)

├── KeyGen/ # 密钥生成

│ └── Basic # 基础版

│ │ └── README.md # 从零复现的最短步骤(脚本入口、依赖、预期产物列表)

│ │ └── Summary/ # 汇总表格文件包

│ │ │ └── Summary.xlsx # 汇总表格文件 (Excel/Word)

│ │ │ └── KeyGen_Declaration.pdf # 签名算法的声明

│ │ └── RTL/ # 资源优化版实现 RTL 源码

│ │ │ └── top/ # RTL 源码顶层文件

│ │ │ └── wrapper/ # 必要的输入输出封装逻辑

│ │ └── Constraints/ # XDC 约束文件

│ │ │ └── top.xdc # XDC 约束文件

│ │ └── Scripts/ # tcl 脚本文件

│ │ │ └── run_synth.tcl # 综合脚本

│ │ │ └── run_impl.tcl # 实现脚本

│ │ │ └── run_timing.tcl # 时序分析/收敛脚本

│ │ │ └── run_power.tcl # 功耗分析脚本

- | | | |—— Reports/ # 报告文件集
- | | | |—— synth/ # 综合报告
- | | | |—— impl/ # 实现报告
- | | | |—— timing/ # 时序报告
- | | | |—— power/ # 功耗功耗
- | | | |—— Activity/ # 功耗分析所需的动态活动数据文件
- | | | |—— saif_or_vcd/ # 活动统计格式/波形转储格式(若文件过大，提供可下载链接并保证有效期)
- | | |—— LowSize # 资源优化版；目录结构同基础版
- | | |—— HighPerformance # 性能优化版；目录结构同基础版
- | |—— SignVerify/ # 数字签名：目录结构同密钥生成
- | |—— KEM/ # 密钥封装：目录结构同密钥生成
- | |—— KEA/ # 密钥交换：目录结构同密钥生成
- |—— Summary_Comparison / #跨版本汇总对比表；存放所有算法/功能的跨版本指标对比表

(2) CryptHash 密码杂凑算法：

- |—— Hash # 密码杂凑算法 FPGA 实现目录（设计者实现替换）
- | |—— Basic # 基础版
- | | |—— README.md # 从零复现的最短步骤（脚本入口、依赖、预期产物列表）
- | | |—— Summary/ # 汇总表格文件包
- | | |—— Summary.xlsx # 汇总表格文件（Excel/Word）
- | | |—— Hash_Declaration.pdf # 杂凑算法的声明
- | | |—— RTL/ # 资源优化版实现 RTL 源码
- | | |—— top/ # RTL 源码顶层文件
- | | |—— wrapper/ # 必要的输入输出封装逻辑
- | | |—— Constraints/ # XDC 约束文件
- | | |—— top.xdc # XDC 约束文件

- | | |—— Scripts/ # tcl 脚本文件
- | | | |—— run_synth.tcl # 综合脚本
- | | | |—— run_impl.tcl # 实现脚本
- | | | |—— run_timing.tcl # 时序分析/收敛脚本
- | | | |—— run_power.tcl # 功耗分析脚本
- | | |—— Reports/ # 报告文件集
- | | | |—— synth/ # 综合报告
- | | | |—— impl/ # 实现报告
- | | | |—— timing/ # 时序报告
- | | | |—— power/ # 功耗结果
- | | |—— Activity/ # 功耗分析所需的动态活动数据文件
- | | | |—— saif_or_vcd/ # 活动统计格式/波形转储格式(若文件过大, 提供可下载链接并保证有效期)
- | |—— LowSize # 资源优化版; 目录结构同基础版
- | |—— HighPerformance # 性能优化版; 目录结构同基础版
- |—— Summary_Comparison / #跨版本汇总对比表; 存放所有算法/功能的跨版本指标对比表