# 实验 1 -- 多路选择器与 CPU 辅助模块设计 实验报告

——数字逻辑实验输出模块扩展一

姓名: 林	逸竹	学号: <u>316</u> 0	0104229	专业: 计算机	<b>凡科学与技术</b>	7
课程名称	: 计算机组成与设计实	验	同组学生姓名: 无			
<b>立</b> 验时间	. 2018-3-5	实验州占,	<b>紫全港东 4-509</b>	抬导老师,	施青松, 黎	2全进

# 一、实验目的和要求

- 1.熟练掌握 EDA 开发工具和开发流程
- 2.复习数字逻辑设计实现方法
- 3.扩展优化逻辑实验基本模块
- 4.优化计算机系统实现的辅助模块
- 5.了解计算机硬件系统构成的最基本元件模块

# 二、实验内容和原理

## 2.1 实验任务

- 1. 整理设计逻辑实验输出模块 多路选择器、基本算术逻辑运算模块等
- 2. 整理逻辑实验输出的辅助模块 消除机械抖动模块、通用分频模块
- 3. 设计存储器 IP 模块 32 位 ROM、32 位 RAM
- 4. 设计 **CPU** 调试测试显示通道模块 在逻辑实验 Framework 基础上重建

## 2.2 多路器及算术函数、逻辑函数、位扩展

本课程将用到的多路选择器:

2选1:5位,32位,8位

4选1:5位,32位 8选1:8位,32位

## 2.3 八数据通路模块

功能: 多路信号显示选择控制 用于 CPU 等各类信号的调试和测试 由 1 个或多个 8 选 1 选择器构成

## 2.4 通用分频模块优化

功能: 用于计算机组成实验辅助模块 -> 32 位计数分频输出

## 2.5 只读存储器 IP 核优化及随机存储器 IP 核优化


只读存储器基本功能:用于 CPU 应用的代码存储器

容量: 1024×32bit

使用 FPGA 内部存储器实现 -> Block Memory Generator/ Distributed Memory Generator 随机存储器基本功能: 用于 CPU 应用的数据或代码存储器

容量: 1024×32bit

用 FPGA 内部存储器实现 -> Block Memory Generator






Figure 1 Block Memory 时序

# 三、主要仪器设备

- 3.1 实验设备
  - 1. 计算机(Intel Core i5 以上, 4GB 内存以上)系统
  - 2. 计算机软硬件课程贯通教学实验系统
  - 3. Xilinx ISE14.4 及以上开发工具
- 3.2 材料

无

# 四、实验实现方法、步骤与调试

## 4.1 OExp01-Element

设计、整理和优化逻辑课实验输出基本逻辑模块

4.1.1 MUX2T1

Notes: 2T1 选择器代码基本相同,以 MUX2T1\_32 为例并进行仿真测试。

代码如下:

```
module MUX2T1 32 Test;
   // Inputs
   reg [31:0] IO;
   reg [31:0] I1;
   reg s;
   // Outputs
   wire [31:0] o;
   // Instantiate the Unit Under Test (UUT)
   MUX2T1 32 uut (
      .IO(IO),
       .I1(I1),
       .s(s),
       .0(0)
   initial begin
      // Initialize Inputs
      I0 = 32'hAAAAAAAA;
      I1 = 32'hBBBBBBBB;
```

```
s = 0;
#100;
s = 1;
end
endmodule
```

#### 测试结果如图:

Name	Value	0 ns	50 ns	100 ns	150 ns	200 ns	250 ns	300 ns
► <b>10[31:0]</b>	aaaaaaaa					a	888888	
► 3 11[31:0]	dddddddd					ь	bbbbbb	
▶ <b>5</b> o[31:0]	dddddddd	888	8888				ь	bbbbbbb
l₀ s	1							

#### 4.1.2 MUX4T1

Notes: 4T1 选择器代码基本相同,以 MUX4T1\_32 为例并进行仿真测试。

#### 代码如下:

```
module
        MUX4T1 32(input [1:0]s,
                      input [31:0]IO,
                      input [31:0]I1,
                      input [31:0]I2,
                      input [31:0]I3,
                      output reg[31:0]o
                      );
                            //32 位 4 选一, IO、I1、I2、I3 对应选择通道 O、
      always@*
1, 2, 3
          case(s)
              2'b00: o<=I0;
              2'b01: o<=I1;
              2'b10: o<=I2;
              2'b11: o<=I3;
           endcase
endmodule
```

```
module MUX4T1 32 Test;
   // Inputs
   reg [1:0] s;
   reg [31:0] I0;
   reg [31:0] I1;
   reg [31:0] I2;
   reg [31:0] I3;
   // Outputs
   wire [31:0] o;
   // Instantiate the Unit Under Test (UUT)
   MUX4T1 32 uut (
      .s(s),
       .IO(IO),
       .I1(I1),
       .I2(I2),
       .I3(I3),
       .0(0)
   );
   initial begin
      // Initialize Inputs
       s = 0;
```

```
I0 = 0;

I1 = 1;

I2 = 2;

I3 = 3;

#100;

s = 1;

#100;

s = 2;

#100;


s = 3;

#100;

s = 0;

end
```

#### 测试结果如图:



#### 4.1.3 MUX8T1

Notes: 8T1 选择器代码基本相同,以 MUX8T1\_32 为例并进行仿真测试。 代码如下:


```
module MUX8T1_32(input [2:0]s,
                      input [31:0]IO,
                      input [31:0]I1,
                      input [31:0]I2,
                      input [31:0]I3,
                      input [31:0] I4,
                      input [31:0] I5,
                      input [31:0]I6,
                      input [31:0]I7,
                      output reg[31:0]o
                         //32 位 8 选一, IO、I1、I2、······对应选择通道 0、1、
      always@*
2, .....
           case(s)
              3'b000: o<=I0;
              3'b001: o<=I1;
              3'b010: o<=I2;
              3'b011: o<=I3;
              3'b100: o<=I4;
              3'b101: o<=I5;
              3'b110: o<=I6;
              3'b111: o<=I7;
           endcase
endmodule
```

```
module MUX8T1_32_Test;

// Inputs
reg [2:0] s;
reg [31:0] IO;
```

```
reg [31:0] I1;
   reg [31:0] I2;
   reg [31:0] I3;
   reg [31:0] I4;
   reg [31:0] I5;
   reg [31:0] I6;
   reg [31:0] I7;
   // Outputs
   wire [31:0] o;
   // Instantiate the Unit Under Test (UUT)
   MUX8T1 32 uut (
      .s(s),
      .IO(IO),
      .I1(I1),
      .I2(I2),
      .I3(I3),
      .14(14),
      .I5(I5),
      .16(16),
      .I7(I7),
       .0(0)
   );
   initial begin
      // Initialize Inputs
      s = 0;
      10 = 0;
      I1 = 1;
      12 = 2;
      13 = 3;
      I4 = 4;
      15 = 5;
      16 = 6;
      17 = 7;
      #100;
      s = 1;
      #100;
      s = 2;
      #100;
      s = 3;
      #100;
      s = 4;
      #100;
      s = 5;
      #100;
      s = 6;
      #100;
      s = 7;
   end
endmodule
```

测试结果如图:



#### 4.1.4 32 位加法器 add32(无进位)

#### 代码如下:

#### 测试代码如下:

```
module add 32 Test;
   // Inputs
   reg [31:0] a;
   reg [31:0] b;
   // Outputs
   wire [31:0] c;
   // Instantiate the Unit Under Test (UUT)
   add 32 uut (
       .a(a),
       .b(b),
       .c(c)
   );
   initial begin
      // Initialize Inputs
       a = 1;
      b = 0;
       #100;
       a = 32'hFFFFFFF;
       b = 1;
       #100;
   end
endmodule
```

#### 测试结果:

Name	Value		60 ns	80 ns	100 ns	120 ns	140 ns	160 ns	180 ns	200 ns
▶ 🧲 c[31:0]	000000000000000000000000000000000000000	00	000000000000000000000000000000000000000	0000000000001	*			0000000000000000	000000000000000000	o e
▶ 📷 a[31:0]	1111111111111111111111	00	000000000000000000000000000000000000000	0000000000001	<b>X</b>			11111111111111111	111111111111111111	1
▶ 🐻 b[31:0]	000000000000000000000000000000000000000	00	000000000000000000000000000000000000000	000000000000	X			0000000000000000	000000000000000000000000000000000000000	1

#### 4.1.5 32 位加减器 ADC

#### 代码如下:

```
module ADC32 (input [31:0] A, //带进位的 32 位加减器,考虑无符号数兼容。在设计 ALU 的 slt 指令上有区别 input [31:0] B,
```

```
input CO,  //最低进位输入
  output [31:0] S,
  output Co  //修改逻辑符号,将进位分开
  );


wire B_Notation = CO ^ 1'b0;
assign {Co, S} = B_Notation? A + B : A - B;
endmodule
```

#### 测试代码如下:

```
module ADC32_test;
   // Inputs
   reg [31:0] A;
   reg [31:0] B;
   reg CO;
   // Outputs
   wire [31:0] S;
   wire Co;
   // Instantiate the Unit Under Test (UUT)
   ADC32 uut (
      .A(A),
      .B(B),
       .C0(C0),
       .S(S),
       .Co(Co)
   );
   initial begin
      // Initialize Inputs
      A = 0;
      B = 0;
      C0 = 0;
      #100;
      C0 = 1;
      A = 32'hFFFFFFF;
      #100;
      A = 0;
      B = 32'hFFFFFFF;
      #100;
      A = 1;
      B = 1;
      C0 = 0;
   end
endmodule
```

#### 测试结果:

					55. 003 HS				
Name	Value	 70 ns	80 ns	90 ns	100 ns	110 ns	120 ns	130 ns	140 ns
► ■ S[31:0]	000000000000000000000000000000000000000	000000000000000000000000000000000000000	00000000000000000	•	X		1111111111111	111111111111111111	111
Va co	0								
► N A[31:0]	000000000000000000000000000000000000000	000000000000000000000000000000000000000	0000000000000000	0	X		1111111111111	111111111111111111	111
▶ <b>■</b> B[31:0]	000000000000000000000000000000000000000				0000000000	000000000000000000000000000000000000000	00000		
<b>1</b> <sub>6</sub> co	0								



#### 4.1.6 与运算

#### 代码如下:

#### 测试代码如下:

```
module and32_test;
   // Inputs
   reg [31:0] A;
   reg [31:0] B;
   // Outputs
   wire [31:0] res;
   // Instantiate the Unit Under Test (UUT)
   and32 uut (
       .A(A),
       .B(B),
       .res(res)
   );
   initial begin
       // Initialize Inputs
       A = 32'hFFFFFFF;
       B = 32'hFFFFFFF;
       #100;
       A = 32'b0;
       B = 32'hFFFFFFF;
       A = 32'hFFFFFFF;
       B = 32'b0;
       #100;
       A = 32'b0;
       B = 32'b0;
       // Add stimulus here
   end
endmodule
```

#### 测试结果:



#### 4.1.7 或运算

代码如下:

测试代码如下:

```
module or Test;
   // Inputs
   reg [31:0] A;
   reg [31:0] B;
   // Outputs
   wire [31:0] res;
   // Instantiate the Unit Under Test (UUT)
   or32 uut (
       .A(A),
       .B(B),
       .res(res)
   );
   initial begin
       // Initialize Inputs
       A = 32'hFFFFFFF;
       B = 32'hFFFFFFF;
       #100;
       A = 32'b0;
      B = 32'hFFFFFFF;
      #100;
      A = 32'hFFFFFFF;
      B = 32'b0;
      #100;
      A = 32'b0;
      B = 32'b0;
   end
endmodule
```

测试结果:



#### 4.1.8 或非运算

代码如下:

endmodule

#### 测试代码如下:

```
module nor Test;
   // Inputs
   reg [31:0] A;
   reg [31:0] B;
   // Outputs
   wire [31:0] res;
   // Instantiate the Unit Under Test (UUT)
   nor32 uut (
       .A(A),
       .B(B),
       .res(res)
   );
   initial begin
       // Initialize Inputs
       A = 32'hFFFFFFF;
       B = 32'hFFFFFFF;
       #100;
       A = 32'b0;
       B = 32'hFFFFFFF;
       #100;
      A = 32'hffffffff;
      B = 32'b0;
      #100;
      A = 32'b0;
      B = 32'b0;
   end
endmodule
```

#### 测试结果:



#### 4.1.9 异或运算

#### 代码如下:

```
module xor_Test;

// Inputs
reg [31:0] A;
reg [31:0] B;

// Outputs
```

```
wire [31:0] res;
   // Instantiate the Unit Under Test (UUT)
   xor32 uut (
       .A(A),
       .B(B),
       .res(res)
   );
   initial begin
      // Initialize Inputs
       A = 32'hFFFFFFF;
      B = 32'hFFFFFFF;
      #100;
      A = 32'b0;
      B = 32'hFFFFFFF;
      #100;
      A = 32'hFFFFFFF;
      B = 32'b0;
      #100;
      A = 32'b0;
      B = 32'b0;
   end
endmodule
```

#### 测试结果:



#### 4.1.10 位或运算

#### 代码如下:

```
module or_bit_32_Test;

// Inputs
  reg [31:0] A;

// Outputs
  wire o;

// Instantiate the Unit Under Test (UUT)
  or_bit_32 uut (
         .A(A),
         .o(o)
);

initial begin
  // Initialize Inputs
  A = 0;
```

```
#100;
A = 1;
#100;
A = 32'hFFFFFFF;
end
endmodule
```

测试结果:




#### 4.1.11 右移

#### 代码如下:

#### 测试代码如下:

```
module srl32_Test;
   // Inputs
   reg [31:0] A;
   reg [31:0] B;
   // Outputs
   wire [31:0] res;
   // Instantiate the Unit Under Test (UUT)
   srl32 uut (
       .A(A),
       .B(B),
       .res(res)
   );
   initial begin
       // Initialize Inputs
       A = 0;
      B = 32'h80000000;
       #100;
      A = 1;
      #100;
      A = 2;
      #100;
      A = 32'h0000001F;
      #100;
      A = 32'h0000011F;
   end
endmodule
```

测试结果:




#### 4.1.12 符号位扩展

#### 代码如下:

#### 测试代码如下:

```
module Ext 32 Test;
   // Inputs
   reg [15:0] imm 16;
   // Outputs
   wire [31:0] Imm 32;
   // Instantiate the Unit Under Test (UUT)
   Ext 32 uut (
       .imm 16(imm 16),
       .Imm 32(Imm 32)
   );
   initial begin
      // Initialize Inputs
       imm 16 = 16'hFFFF;
       #20;
       imm 16 = 16'h7FFF;
       #20;
       imm 16 = 16'h8000;
   end
endmodule
```

#### 测试结果:



## **4.2 OExp01-MUX**

功能: 多路信号显示选择控制。

代码如下:

```
module Multi_8CH32(
    input clk,
    input rst,
```

```
input EN,
   input [2:0] Test,
   input [63:0] point in,
   input [63:0] blink in,
   input [31:0] Data0,
   input [31:0] Test data1,
   input [31:0] Test data2,
   input [31:0] Test data3,
   input [31:0] Test_data4,
   input [31:0] Test_data5,
   input [31:0] Test_data6,
   input [31:0] Test_data7,
   output [7:0] point out,
   output [7:0] blink out,
   output [31:0] Disp num
   );
reg [31:0] disp_data= 32'hAA5555AA;
reg [7:0] cpu blink = 8'b111111111, cpu point = 8'b000000000;
MUX8T1 32 MUX1 DispData(
                              .IO(disp_data),
                              .I1(Test_data1),
                              .I2(Test_data2),
                              .I3(Test data3),
                              .I4(Test data4),
                              .I5(Test data5),
                              .I6(Test data6),
                              .I7(Test data7),
                              .S(Test),
                              .O(Disp num)
                             );
MUX8T1 8 MUX2 Blink(
                          .IO(cpu blink),
                          .I1(blink in[15:8]),
                          .I2(blink in[23:16]),
                          .I3(blink in[31:24]),
                          .I4(blink in[39:32]),
                          .I5(blink in[47:40]),
                          .I6(blink in[55:48]),
                          .17 (blink in [63:56]),
                          .S(Test),
                          .O(blink out)
MUX8T1 8 MUX3 Point(.IO(cpu point),
                        .I1(point in[15:8]),
                        .I2(point in[23:16]),
                        .I3(point in[31:24]),
                        .I4(point in[39:32]),
                        .I5 (point in [47:40]),
                        .I6(point in[55:48]),
                        .I7 (point in [63:56]),
                        .S(Test),
                        .O(point out)
always @(posedge clk) begin
if (EN) begin
disp data <= Data0;</pre>
cpu blink <= blink in [7:0];
cpu point <= point in [7:0];
end
```

```
else begin
disp_data <= Disp_num;
cpu_blink<=cpu_blink;
cpu_point<=cpu_point;
end
end
endmodule</pre>
```

#### 时钟代码如下:

```
module clk div(clk,
            rst,
            SW2,
            clkdiv,
            Clk_CPU);
  input clk;
  input rst;
  input SW2;
  output reg [31:0] clkdiv;
  output Clk CPU;
   always @ (posedge clk or posedge rst) begin
      if (rst) clkdiv <= 0;
       else clkdiv <= clkdiv + 1'b1;
   end
   assign Clk CPU=(SW2)?clkdiv[24]:clkdiv[2];
endmodule
```

# 五、实验结果与分析

完成逻辑实验输出各个小模块的优化。

重新搭建 Framework 框架,实现顶层模块的构建,学会导入 RAM 和 ROM。



Figure 2 结果图 1(同实验二)



Figure 3 结果图 2(同实验二)




Figure 4 结果图 3(同实验二)

# 六、讨论、心得

这个实验相对简单,但在将以前使用原理图表示的模块转换为 Verilog 语言来书写还是 存在有一些值得思考的地方,会更加注重原理的理解。