实验 4- 集成替换 CPU 核实验报告

——IP 核设计 CPU/IP2CPU

姓名:林边	色竹	学号: <u>316</u> 0	0104229	专业:	计算机	1科学与技	技术	
课程名称:	计算机组成与设计实	公	同组学生姓名: 无					
实验时间:	2018-3-26	实验地点:	紫金港东 4-509	指导表	经师:	施青松,	黎金洪	

一、实验目的和要求

- 1. 复习寄存器传输控制技术
- 2. 掌握 CPU 的核心组成:数据通路与控制器
- 3. 设计数据通路的功能部件
- 4. 进一步了解计算机系统的基本结构
- 5. 熟练掌握 IP 核的使用方法

二、实验内容和原理

2.1 实验任务

- 1. 用 IP 核集成 CPU 并替换实验三的 CPU 核
 - □ 选用教材提供的 IP 核集成实现 CPU
 - □ 此实验在 Exp03 的基础上完成
- 2. 设计数据通路子部件并作时序仿真:
 - \Box ALU
 - ☐ Register Files
- 3. 熟练掌握 IP 核的使用方法

2.2 Computer Organization

Computer System:

- Software
- Hardware
 - CPU

- ◆ Control unit
- ♦ Datapath
 - Path: multiplexors
 - ALU
 - Registers
- Memory
- I/O interface
 - ♦ Input: PS2
 - ♦ Bidirectional: Storage
 - ♦ Output: VGA

三、主要仪器设备

- 3.1 实验设备
 - 1. 计算机(Intel Core i5 以上,4GB 内存以上)系统
 - 2. 计算机软硬件课程贯通教学实验系统
 - 3. Xilinx ISE14.4 及以上开发工具
- 3.2 材料

无


四、实验实现方法、步骤与调试

4.1 OExp04-IP2CPU

- 1. 清理 Exp03 工程
- 2. 新建 SCPU 模块,使用 IP 核按原理图绘制。

4.2 ALU

1. 按原理图描述 ALU, 仿真通过后封装逻辑符号。



仿真代码如下:

```
`timescale 1ns / 1ps
module ALU ALU sch tb();
// Inputs
  reg [31:0] A;
  reg [31:0] B;
  reg [2:0] ALU operation;
// Output
  wire Co;
  wire [31:0] res;
  wire zero;
  wire overflow;
// Bidirs
// Instantiate the UUT
  ALU UUT (
       .A(A),
       .B(B),
       .Co(Co),
       .ALU operation(ALU operation),
       .res(res),
       .zero(zero),
       .overflow(overflow)
// Initialize Inputs
initial begin
   A = 32'hA5A5A5A5;
   B = 32'h5A5A5A5A;
   ALU operation = 3'b111;
   #100;
   ALU operation = 3'b110;
   #100;
   ALU operation = 3'b101;
   #100;
   ALU_operation = 3'b100;
   #100;
```

```
ALU_operation = 3'b011;
#100;
ALU_operation = 3'b010;
#100;
ALU_operation = 3'b001;
#100;
ALU_operation = 3'b000;
#100;
A = 32'h01234567;
B = 32'h76543210;
ALU_operation = 3'b111;
end
endmodule
```

仿真结果如下:

Г	Name	Value	10 ns	100 ns	200 ns	300 ns	400 ns	500 ns	600 ns	700 ns	800 ns	900 ns
	₩ co	1										
	res[31:0]	00000000	00000000	4b4b4b4b	02d2d2d2	00000000		*******			00000000	
	le zero	1										
	le overflow	z										
	▶ ■ A[31:0]	0000000100100011010				101001011010010	1010010110100101				000000010010001	0100010101100111
п	▶ ■ B[31:0]	0111011001010100000				0101101001011010	0101101001011010				0111011001010101	0011001000010000
P	ALU_operation[2:0]	111	111	110	101	100	011	010	001	000	1	1

2. 用 Verilog 语言描述 Regs, 通过仿真。

设计代码如下:

```
module Regs (
   input clk, rst, we,
   input [4:0] reg Rd addr A, reg Rt addr B, reg Wt addr,
   input [31:0] wdata,
   output [31:0] rdata A, rdata B
   );
    reg [31:0] register [1:31];
   integer i;
    assign rdata A = (reg Rd addr A==0) ? 0:register[reg Rd addr A];
    assign rdata B = (reg Rt addr B==0) ? 0:register[reg Rt addr B];
    always @(posedge clk or posedge rst)
       begin if(rst==1)
          for(i=1;i<32;i=i+1)
              register[i] <=0;</pre>
           else if((reg Wt addr!=0) && (we==1))
              register[reg Wt addr] <= wdata;</pre>
       end
endmodule
```

仿真代码如下:

```
module Reg_Test;

// Inputs
reg clk;
reg rst;
reg we;
reg [4:0] reg_Rd_addr_A;
reg [4:0] reg_Rt_addr_B;
reg [4:0] reg_Wt_addr;
reg [31:0] wdata;

// Outputs
wire [31:0] rdata_A;
```

```
wire [31:0] rdata_B;
   // Instantiate the Unit Under Test (UUT)
   Regs uut (
      .clk(clk),
       .rst(rst),
       .we(we),
       .reg_Rd_addr_A(reg_Rd_addr_A),
       .reg_Rt_addr_B(reg_Rt_addr_B),
       .reg_Wt_addr(reg_Wt_addr),
       .wdata(wdata),
       .rdata_A(rdata_A),
       .rdata B(rdata B)
   );
   initial begin
      // Initialize Inputs
       clk = 0;
       rst = 0;
       we = 0;
      reg_Rd_addr_A = 0;
       reg_Rt_addr_B = 0;
       reg Wt addr = 0;
       wdata = 0;
   fork
      forever #20 clk<= ~clk;
      begin
       #100;
      rst = 1;
       #40;
       rst = 0;
       we = 1;
       wdata = 32'ha5a5a5a5;
      reg_Wt_addr = 32'h5;
       #40;
       wdata = 32'h55aa55aa;
      reg Wt addr = 32'h6;
       #40;
       we = 0;
       wdata = 32'haaaa5555;
       reg Wt addr = 32'h0;
       #40;
       reg_Rd_addr A = 32'h5;
       reg Rt addr B = 32'h6;
       end
   join
   end
endmodule
```

仿真结果如下:



五、实验结果与分析

5.1 OexpExp04_IP2SCPU

能够实现下表功能。

□图形功能测试

开关	位置	功能
SW[1:0]	X0	七段码图形显示
SW[2]	0	CPU全速时钟
SW[4:3]	00	7段码从上至下亮点循环右移
SW[4:3]	11	7段码矩形从下到大循环显示
SW[7:5]	000	作为外设使用(E000000/FFFFFE00)

□文本功能测试

开关	位置	功能
SW[1:0]	01	七段码文本显示(低16位)(Arduino有效)
SW[I.U]	11	七段码文本显示(高16位)「Arduino有效」「
SW[2]	0	CPU全速时钟
SW[4:3]	01	7段码显示RAM数字
SW[4:3]	10	7段码显示累加
SW[7:5]	000	作为外设使用(E000000/FFFFE00)



Figure 1 实验结果(1) 跑马灯




Figure 2 实验结果(2) 矩形



Figure 3 实验结果(3) RAM




Figure 4 实验结果(4) 累加

5.2 ALU 通过仿真测试

六、讨论、心得

通过对 SCPU 的拆分和对 ALU 等的设计构建对结构有了更深的了解。