





Computer Organization & Design 实验与课程设计

实验十二

多周期CPU指令扩展设计

施青松

Asso. Prof. Shi Qingsong College of Computer Science and Technology, Zhejiang University zjsqs@zju.edu.cn

Course Outline



实验目的与实验环境

实验任务

实验原理

实验操作与实现

浙沙人学系统结构与系统软件实验室

实验目的



- 1. 复杂时序电路实现
- 2. 学习CPU优化思想
- 3. 个性化设计探索
- 4. 测试方案的设计
- 5. 测试程序的设计

实验环境



□实验设备

- 1. 计算机(Intel Core i5以上,4GB内存以上)系统
- 2. Spartan-3 Starter Kit Board/Sword开发板
- 3. Xilinx ISE14.4及以上开发工具

□材料

无

Course Outline



实验目的与实验环境

实验任务

实验原理

实验操作与实现

浙江大学系统结构与系统软件实验室

实验任务



1. 指令集优化:扩展多周期CPU指令集

■不少于下列指令

R-Type: add, sub, and, or, xor, nor, slt, srl*, jr, jalr, eret*;

I-Type: addi, andi, ori, xori, lui, lw, sw, beq, bne, slti

J-Type: J, Jal;

- 鼓励个性化设计
 - □ 必需兼容基本指令集

2. 设计CPU功能测试方案和测试例程

- ■测试方案与测试程序
- 演示程序: 简单有意义的DEMO
 - □ Project的简化版

Course Outline



实验目的与实验环境

实验任务

实验原理

实验操作与实现


浙江大学系统结构与系统软件实验室

CPU organization



□ Digital circuit

General circuits that controls logical event with logical gates Hardware



□ Computer organization


Special circuits that processes logical action with instructions
 -Software



多周期数据通路结构:兼容9-23+指令



- □找出指令的通路: 5+1个MUX
 - 增加或修改了什么通道?




实验十的数据通路模块: M_datapath



□重要信号

- 已经预留了Branch
 - □ Branch: $=1 \rightarrow beq$; $=0 \rightarrow bne$
 - □条件指令指示: PCWriteCond
- ■预留通道控制信号
 - □ **MemtoReg(1:0**): 四选一实验十只用了2路
 - □ **RegDst(1:0)**: 四选一实验十只用了2路
 - □ **PCSource(1:0):** 四选一实验十只用了**3**路
- 其他信号
 - □ Inst_R: 指令寄存器输出
 - □ PC_Current: 当前PC(PC+4)
 - M_addr: 存储器地址





数据通路接口参考- M_datapath.v



```
M_datapath(input clk,
        input reset,
                                   //外部输入=1
        input MIO ready,
        input IorD,
        input IRWrite,
                                   //预留到2位
        input[1:0] RegDst,
        input RegWrite,
                                   //预留到2位
        input[1:0]MemtoReg,
        input ALUSrcA,
        input[1:0]ALUSrcB,
        input[1:0]PCSource,
                                   //4选1控制
        input PCWrite,
        input PCWriteCond,
        input Branch,
        input[2:0]ALU_operation,
        output[31:0]PC_Current,
        input[31:0]data2CPU,
        output[31:0]Inst,
        output[31:0]data out,
        output[31:0]M addr,
        output zero,
        output overflow
        );
```

endmodule

module



多周期控制信号定义:




□兼容实验十基本多周期通路与操作控制

| 信号 | 源数目 | 功能定义 | 赋值0时动作 | 赋值1时动作 |
|--------------------|----------|--------------|--------------|--------|
| ALUScrA | ? | ALU端口A输入选择 | | |
| ALUSrc_B(1:0) | ? | ALU端口B输入选择 | | |
| RegDst(1:0) | ? | 寄存器写地址选择 | | |
| MemtoReg(1:0) | ? | 寄存器写入数据选择 | | |
| lorD | ? | 指令或数据地址选择 | | |
| PCSource | ? | Next-PC指针选择 | | |
| PCWriteCond | ? | 条件指令指示 | 语情写标 | 言号赋值时 |
| Branch | ? | Beq、Bne指示 | , , , , , | |
| RegWrite | - | 寄存器写控制 | X1) <u>/</u> | 立操作 |
| MemWrite | - | 存储器写控制 | | |
| MemRead | - | 存储器读控制 | | |
| ••••• | ? | 个性化设计新增(需修改图 | 电路符号sym) | |
| ALU_Control | 000- 111 | 3位ALU操作控制 | 参考表 Exp04 | Exp04 |

控制器与控制对象





浙江大学


大学 计算机学院 系统结构与系统软件实验室

18+指令的状态机:根据设计指令画出



asking the students to complete the corresponding state truth table

□根据数据通路设计所有指令状态机



分析指令控制状态机填入下表:参考实验11



| 状态 | 0000 | 0001 | 0010 | 0011 | 0100 | 0101 | 0110 | 0111 | 1000 | 1001 | 增力 | П |
|---------------|------|----------|----------|--------|-------|-------|-------------|------------|---------|------|----|---|
| 输出信号 | IF | ID | MEN-Ex | MEN-RD | LW_WB | MEM_W | R_Exc | R_WB | Beq_Exc | J | | |
| PCWrite | | | | | | | | | | | | |
| PCWriteCond | | | | | | | | | | | | |
| lorD | | | | | | | | | | | | |
| MemRead | | | | | | | | | | | | |
| MemWrite | | | | | | | | | | | | |
| IRWrite | | | | | | | | | | | | |
| MemtoReg1 | | | | | | | | | | | | |
| MemtoReg0 | | <u> </u> | Ė | 1. | 上 | | , | F 4 | | rli | 信 | |
| PCSource1 | | | 百个 | T | ΥП | 7 | . 13 | V | 间 | 7 | 1= | |
| PCSource0 | | | 1/ | | | | | | | | | |
| ALUSrcA | | | | | | + | * /- | ÷: | # | | | |
| ALUSrcB1 | | | | • | 4 | 真 | ~1 | 3 7 | 不 | | | |
| ALUSrcB0 | | | | | | | <u>, h</u> | _ | | | | |
| RegWrite | | | | | | | | | | | | |
| RegDst1 | | | | | | | | | | | | |
| RegDst0 | | | | | | | | | | | | |
| Branch | | | | | | | | | | | | |
| ALU_operation | | | | | | | | | | | | Ţ |
| MEM_IO | | | | | | | | | | | | |
| | | | | | | | | | | | | |

九条指令的状态真值表参考



| Outputs | Input values (S[3-0]) | | | | | | | | | | | | |
|-------------|-----------------------|-------------------------|---------|------------------------|----------|----------------------|------------|---------|------|------|--|--|--|
| | 0000 | 0001 | 0010 | 0011 | 0100 | 0101 | 0110 | 0111 | 1000 | 1001 | | | |
| PCWrite | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | | | |
| PCWriteCond | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | | | |
| lorD | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | | | |
| MemRead | | | 事307 古台 | 文 <i>t</i> 会山 <i>大</i> | 三人类 马见 乍 | 7十次 生山 / 2 | ÷ 旦 | 00 111 | | 0 | | | |
| MemWrite | | · 建议直接输出存储器写控制信号: men_w | | | | | | | | | | | |
| IRWrite | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | | | |
| MemtoReg | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | | | |
| PCSource1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | | | |
| PCSource0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | | | |
| ALUOp1 | | Z | 事孙 南县 | 主給山 / | | 信 早。 | Alli on | eration | | | | | |
| ALUOp0 | | , , , , , , , | | 女彻 四 F | · | Iロ フ: - | . - | | | | | | |
| ALUSrcB1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | | | |
| ALUSrcB0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | | | |
| ALUSrcA | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | | | |
| RegWrite | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | | | |
| RegDst | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | | | |

控制器实现



□控制器实现方案

- 指令实现建议采用一级译码方案
 - □ 主控制器直接输出ALU_operation
 - □ALU译码电路仍可调用单周期设计模块

□状态机实现方法

- 建议根据状态表HDL直接描述:
 - □与实际工程设计一样,便于优化与扩展
 - □建议输出信号与状态机分离描述
 - 结构清楚
 - HDL直接描述
- 注意: 状态机与输出信号混合描述有一个时钟的差异

多周期控制器: ctrl




□ 重要信号:兼容实验11

- 已经预留了Branch
 - □ Branch: $=1 \rightarrow beq$; $=0 \rightarrow bne$
 - □条件指令指示: PCWriteCond
- 预留通道控制信号
 - □ **MemtoReg(1:0)**: 四选一实验十只用了2路
 - □ **RegDst(1:0**): 四选一实验十只用了2路
 - □ **PCSource(1:0):** 四选一实验十只用了3路

□其他信号

- MIO_ready: 外设就绪
 - □ =0 CPU等待; =1 CPU正常运行
 - □本实验恒等于1
- CPU_MIO: CPU访问存储器指示
- Inst_R: 指令寄存器输出
- PC_Current: 当前PC(PC+4)
- M_addr: 存储器地址
- State_out: 状态编码,用于测试



浙江大学 计算机学院 系统结构与系统软件实验室

兼容实验十的控制器接口-ctrl.v



```
module
      ctrl(input clk,
          input reset,
          input [31:0] Inst_in,
          input zero,
          input overflow,
                                              //外部输入=1
          input MIO_ready,
          output reg MemRead,
          output reg MemWrite,
          output reg[2:0]ALU_operation,
                                              //ALU Control
          output [4:0]state out,
          output reg CPU MIO,
          output reg IorD,
          output reg IRWrite,
                                               //实验十预留到2位
          output reg [1:0]RegDst,
          output reg RegWrite,
                                              //实验十预留到2位
          output reg [1:0]MemtoReg,
          output reg ALUSrcA,
          output reg [1:0]ALUSrcB,
          output reg [1:0]PCSource,
          output reg PCWrite,
          output reg PCWriteCond,
          output reg Branch
```

endmodule

浙江大学

计算机学院 系统结构与系统软件实验室

U3-存储器初始化数据文档: mem.coe 代码与数据共存



memory_initialization_radix=16;

memory_initialization_vector=

· 代码区: 地址从00000000开始

```
f000000, 000002AB, 8000000, 0000003F, 00000001, FFFF0000, 0000FFFF, 80000000, 00000000, 11111111, 22222222, 33333333, 444444444, 555555555, 666666666, 77777777, 88888888, 99999999, aaaaaaaa, bbbbbbbb, ccccccc, dddddddd, eeeeeeee, ffffffff, 557EF7E0, D7BDFBD9, D7DBFDB9, DFCFFCFB, DFCFBFFF, F7F3DFFF, FFFFDF3D, FFFF9DB9, FFFFBCFB, DFCFFCFB, DFCFBFFF, D7DB9FFF, D7DBFDB9, D7BDFBD9, FFFF07E0, 007E0FFF, 03bdf020, 03def820, 08002300;
```

数据区: 地址起始需要约定



Course Outline



实验目的与实验环境

实验任务

实验原理

实验操作与实现

洲沙太学系统结构与系统软件实验室

设计工程: OExp12-MSOC



◎扩展多周期CPU不少于下列指令

R-Type: add, sub, and, or, xor, nor, slt, srl*, jr, jalr, eret;

I-Type: addi, andi, ori, xori, lui, lw, sw, beq, bne, slti

J-Type: J, Jal*;

◎集成替换验证通过的新CPU

- € 替换实验11(Exp11)中的ctrl模块
- € 替换实验11(Exp11)中的M_Datapath模块
- € 顶层模块延用Exp11
 - ⊙ 模块名: OExp11_MCPU/MSOC.sch

◎测试扩展后的CPU功能

全设计测试程序(MIPS汇编)测试





多周期CPU扩展设计 数据通路与控制器设计

浙江大学 计算机学院 系统结构与系统软件实验室

设计要点



◎设计指令扩展后的多周期CPU数据通路

- € 根据实验11的数据通路做兼容修改
- E 实现数据通路并仿真验证数据通路

◎设计指令扩展后的多周期CPU控制器

- 根据新数据通路及指令执行流程设计状态图
- 免 根据状态图完成状态真值表和输出信号真值表
- ¶ 根据状态表实现控制器和输出电路
 - ⊙ 直接HDL结构化描述实现
- € 仿真测试控制器模块

◎集成替换验证后的控制器模块

- € 替换实验11(Exp11)中的ctrl.v模块
- € 顶层模块延用Exp11: 模块名: OExp11_MCPU.v


◎测试控制器模块

- E 设计测试程序(MIPS汇编)测试:
- € OP译码测试: R-格式、访存指令、分支指令、转移指令



指令扩展后M_Datapath参考设计





浙江大学

计算机学院 系统结构与系统软件实验室

23条指令的状态真值表-仅供参考



| | | | | | | 4 | 創入 Q Q | . Q. Q. | (当前状态 | 5—现态) | | | | | | |
|------------------|-------|-------|--------|--------|-------|--------|---------------|---------|---------|-------|------------|---------------|--------|---------|-------|-------|
| 输出控制信号 | 0000 | 0001 | 0010 | 0011 | 0100 | 0101 | 0110 | 0111 | 1000 | 1001 | 1010 | 1011 | 1100 | 1101 | 1110 | 1111 |
| | IF | ID | Men_Ex | Men_RD | TM_MB | Men_WD | R_Exe | R_WB | Beq_Exe | J | I_Exe | I_WB | Lai_WB | Bue_Exe | Jf | Jal |
| PCWrite | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 |
| PCWriteCond | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| IorD | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| MemRead | 1 | 0 | Ü | 1 | Û | Ü | Ū | Ü | 0 | Ü | Ü | Û | Û | Ü | Û | ~ |
| <i>M</i> emWrite | 0 | 0 | | | | | | | | | | | | | | 0 |
| I RWrite | 1 | 0 | | | | | | | | | | | | | | 0 |
| MemtoReg1 | 0 | 0 | | | | | | | | | | | | | | 1 |
| MemtoReg0 | 0 | 0 | | | | | | | | | | | | | | 1 |
| PCSource1 | 0 | 0 | | | 34.1 | r | | | | 40 - | - \ | 0 1 .118 = | | | | 1 |
| PCSource0 | 0 | 0 | | | | 完成 | | | | | | | - | | | 0 |
| ALUSrcB1 | 0 | 1 | | 由于位 | 言号 | 定义 | 和指 | 令状: | 态机: | 划分 | 不同 | 结果 | 也会 | 不同 | 司(| 1 |
| ALUSrcB0 | 1 | 1 | | | | | | | | | | | | | | 1 |
| ALUSrcA | 0 | 0 | | | | | | | | | | | | | | 0 |
| RegWrite | 0 | 0 | | | | | | | | | | | | | | 1 |
| RegDst1 | 0 | 0 | | | | | | | | | | | | | | 1 |
| RegDst0 | 0 | 0 | | | | | | | | | | | | | | |
| Mem/-IO | 1 | 0 | | 1 | 0 | | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | V |
| ALUOp1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| ALUOp0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 |
| | 12821 | 00060 | 00050 | 06001 | 00208 | 05001 | 00010 | 0001a | 08090 | 10160 | 00050 | 00058 | 00468 | 08090 | 10010 | 1076c |



控制器HDL直接描述结构



□主控制器状态机描述结构

always @ (posedge clk or posedge reset)begin

状态机

end

always @* begin

••••• 输出变量(信号)描述

数据通路控制(含ALU)

••••• ALU操作控制描述

end



状态机转换描述



```
always @ (posedge clk or posedge reset)
if (reset==1) state <= IF;
else
  case (state)
   IF: if(MIO_ready) state <= ID;</pre>
      else state <= IF;
   ID: case (Inst_in[31:26])
        6'b000000: state <= state <= EX R;
                                           //R-type OP
        6'b100011: state <= EX_Mem;
                                           //Lw
        6'b000100: state <= EX beq;
                                           //Beq
        6'b000101: state <= EX_bne;
                                           //Bne
        default: state <= Error;
        endcase
   Mem_Ex:begin
   Error:
           state <= Error:
  default: state <= Error;
   endcase
            机学院 系统结构与系统软件实验室
```



□输出变量(信号)描述:指令扩展后value需要重新定义值

```
always @ * begin
                                        //state
case(Q)
               begin `CPU_ctrl_signals = value0; ALU_operation = ADD; end
     IF:
     ID:
               begin `CPU_ctrl_signals = value1; ALU_operation = ADD; end
     EX_Mem: begin `CPU_ctrl_signals = value2; ALU_operation = ADD; end
     EX R:
               begin ` CPU_ctrl_signals = value6;
              case (Inst_in[5:0])
                6'b100000: ALU_operation = ????;
                6'b100010: ALU_operation = ????;
                                                     R-Type
                        ALU_operation <= ADD;
               default:
               endcase
             end
     MEM_RD: begin ` CPU_ctrl_signals = value3; ALU_operation = ADD; end
     WB_LW: begin `CPU_ctrl_signals = value4; ALU_operation = ADD; end
     default:
               begin `CPU_ctrl_signals = value0; ALU_operation = ADD; end
             机学院 系统结构与系统软件实验室
```

状态EX_R时ALU操作译码描述参考



□R格式指令ALU译码参考描述

```
EX_R: begin `CPU_ctrl_signals = value6;
 case (Inst_in[31:26])
                                         //R-type OP
      6'b100000: ALU_operation <= ?;
      6'b100010: ALU_operation <= ?;
      6'b100100: ALU_operation <= ?;
      6'b100101: ALU_operation <= ?;
      6'b100111: ALU_operation <= ?;
      6'b101010: ALU_operation <= ?;
      6'b000010: ALU_operation <= ?; //SP3 shfit 1bit right
      6'b000000: ALU_operation <= ?;
      6'b001000: ALU_operation <=ADD; //Jr
      default: ALU_operation <= ADD;
      endcase
     end
```

- □输出信号与状态时序
 - ■输出信号若与状态机合并描述有一个时钟差

浙江大学 计算机学院 系统结构与系统软件实验室



多周期CPU扩展实现

集成替换

控制器集成替换



□集成替换

- 仿真正确后替换Exp11工程中的
 - □数据通路模块、控制器模块

□ 移除工程中数据通路与控制器关联

- Exp11工程中移除数据通路关联
- Expl1工程中移除控制器关联
- ■替换工程中数据通路模块文件
 - M_Datapath.v
- 替换工程中控制器模块文件
 - □ ctrl.v文件
- 在Project菜单中运行:

Cleanup Project Files ...

- 建议用Exp11资源重建工程
 - □ 除M_Datapath.v和ctrl.v模块

〔Exp11需要替换的模块〕

- ☐ D Top_OExp11_OwnMCPU (Top_OExp11_OwnMCPU.sch)
 - U61 Seg7_Dev (Seg7_Dev.ngc)
 - V U61 Seg7_Dev (Seg7_Dev_IO.v)
 - U5 Multi_8CH32 (Multi_8CH32.ngc)
 - U5 Multi_8CH32 (Multi_8CH32_IO.v)
 - V U8 clk_div (clk_div.v)
 - U7 SPIO (SPIO.ngc)
 - U7 SPIO (SPIO_IO.v)
 - U6 SSeg7_Dev (SSeg7_Dev.ngc)
 - U6 SSeg7_Dev (SSeg7_Dev_IO.v)
 - U9 SAnti_jitter (SAnti_jitter.ngc)
 - U9 SAnti_jitter (SAnti_jitter_IO.v)
 - M4 SEnter_2_32 (SEnter_2_32.ngc)
 - W M4 SEnter 2 32 (SEnter 2 32 IO.v)
 - U71 PIO (PIO.ngc)
 - V U71 PIO (PIO_IO.v)
 - U3 RAM_B (RAM_B.xco)
 - U4 MIO BUS (MIO BUS.ngc)
 - V U4 MIO BUS (MIO BUS IO.v)
 - U10 Counter_x (Counter_x.ngc)
 - V U10 Counter_x (Counter_3_IO.v)
 - 1 U1 Multi CPU (Multi CPU.sch)
 - 🖃 💟 U11 ctrl (mulit_ctrl.v)
 - ALU_D ALU_Decoder (ALU_Decoder.sch)
 - 🖭 🗗 U1 2 M datapath (M datapath.sch)
 - Org-Sword.ucf



计算机学院 系统结构与系统软件实验室



□集成替换后的模块层次结构

Exp12完成数据通路替换后的模块 调用关系 Top_OExp12_MSOC (Top_OExp12_MSOC.sch)

U61 - Seg7_Dev (Seg7_Dev.sch)

- 🔽 U8 - clk_div (clk_div.v)

U7 - SPIO (SPIO.v)

■ 10 U6 - SSeg7_Dev (SSeg7_Dev.sch)

🖔 U9 - SAnti_jitter (SAnti_jitter.ngc)

· ☑ U9 - SAnti_jitter (SAnti_jitter_IO.v)

M4 - SEnter_2_32 (SEnter_2_32.ngc)

M4 - SEnter_2_32 (SEnter_2_32_IO.v)

V U71 - PIO (PIO.v)

🤻 U3 - RAM B (RAM B.xco)

U4 - MIO_BUS (MIO_BUS.ngc)

U4 - MIO_BUS (MIO_BUS_IO.v)

U10 - Counter_x (Counter_x.ngc)

U10 - Counter_x (Counter_3_IO.v)

U1 - Multi_CPU (Multi_CPU.sch)

─ V U11 - ctrl (mulit_ctrl.v)

Org-Sword.ucf

替换后的数据通路与 控制器模块



计算机学院 系统结构与系统软件实验室

物理验证



□使用DEMO程序目测控制器功能

- DEMO接口功能: (同实验11,代码不同)
 - □ SW[7:5]=000, SW[2]=0(全速运行)
 - SW[4:3]=00, SW[0]=0, 点阵显示程序: 跑马灯
 - SW[4:3]=00, SW[0]=0, 点阵显示程序: 矩形变幻
 - SW[4:3]=01, SW[0]=1, 内存数据显示程序: 0~F
 - SW[4:3]=10, SW[0]=1, 当前寄存器R9+1显示


□用汇编语言设计测试程序

- ■测试ALU指令(R-格式译码、Function译码)
- 测试LW/SW指令(I-格式译码)
- 测试分支指令(I-格式译码)
- 测试转移指令(J-格式译码)

物理验证-DEMO接口功能



没有使用



SW[7:5]=显示通道选择

SW[7:5]=000: CPU程序运行输出

ISW[7:5]=001:测试PC字地址

SW[7:5]=010: 测试指令字

SW[7:5]=011: 测试计数器

SW[7:5]=100: 测试RAM地址

SW[7:5]=101:测试CPU数据输出

【SW[7:5]=110:测试CPU数据输入

SW[0]=文本图形选择

SW[1]=高低16位选择

SW[2]=CPU单步时钟选择

DEMO功能,测试程序可以替换成自己的功能

╻SW[4:3]=00,点阵显示程序,跑马灯

┗SW[4:3]=00,点阵显示程序: 矩形变幻

SW[4:3]=01,内存数据显示程序:0~F

SW[4:3]=10, 当前寄存器+1显示



计算机学院



测试程序参考



- □设计CPU功能测试方案和测试例程
 - 物理调试正确后,设计测试方案与测试程序
 - 演示程序: 简单有意义的DEMO
 - □修改DEMO兼有测试、自检并有一定趣味
 - □ Project的简化版



END