




南京林业大学试卷(A)

课程 数字电子线路 2009~2010 学年第 1 学期

题号	一	二	三	四	五	六	七	八	九	十	十一	十二	十三	十四	十五	十六	总分
得分																	

姓名

非门: , 与门: , 或门: , 与非门: , 或非门: , 异或门: 

一、 填空(40 分, 每空 2 分)

1、 $(197)_{10} = (\underline{000110010111})_{8421}$ 码 = $(\underline{010011001010})_{\text{余三码}}$

$(254.25)_{10} = (\underline{11111110.01})_2 = (\underline{376.2})_8 = (\underline{FE.6})_{16}$

2、 基本逻辑运算有 与、或、非 3 种。

3、 描述逻辑函数各个变量取值组合和函数值对应关系的表格叫 真值表。

4、 一只四输入端或非门, 使其输出为 1 的输入变量取值组合有 1 种。

5、 半加器电路具有 2 个输入和 2 个输出, 全加器具有 3 个输入和 2 个输出。

6、 时序逻辑电路中, 根据电路中各个触发器有无统一的时钟信号控制, 可将其分为 同步时序逻辑电路 和 异步时序逻辑电路 两大类。

7、 三态门有 高电平、低电平 和 高阻态 三个状态。

8、 触发器是对时钟脉冲 边沿 敏感的电路, 锁存器是对时钟脉冲 电平 敏感的电路。

二、 化简题 (15 分)


1、 利用卡洛图化简 $L(A, B, C, D) = \sum m(0, 2, 4, 6, 9, 13) + \sum d(1, 3, 5, 7, 11, 15)$ (5 分)

$$Y = \overline{A} + D$$

学号


学号

2、 写出下图中逻辑图的真值表。（5 分）



$$Y=AC+\overline{A}B$$

3、 根据下图波形写出其逻辑关系表达式 $Z=F(A,B,C)$ ，并化简。（5 分）




$$Z=\overline{A}C+AB$$

三、 问答题（45 分）


1. 已知全加器的逻辑表达式是： $S=A \oplus B \oplus C_i$ ， $C_o=AB+(A \oplus B)C_i$ ， 如果此时只有异或门和与非门， 请用异或门和与非门画出该逻辑电路的设计图。（5 分）

4. 分析如图所示时序电路，写出各触发器的激励方程，电路的状态方程组和输出方程，画出状态表和状态图。（10 分）



5. 用 D 触发器设计一个 8421 BCD 码同步十进制加计数器。（15 分）

2. 用译码器 74HC138 和适当的逻辑门电路实现函数: $Y = \bar{A}\bar{B}C + A\bar{B}\bar{C} + BC$ (5 分)



3. 下图所示为集电极开路门 74LS03 驱动 5 个 CMOS 逻辑门, 已知 OC 门输出管截止时的漏电流 $I_{OZ}=0.2\text{mA}$; 负载门的参数为: $V_{IH(\min)}=4\text{ V}$, $V_{IL(\max)}=1\text{ V}$, $I_{IL}=I_{IH}=1\text{ }\mu\text{A}$ 。试计算上拉电阻的值。
(10 分)

