## 操作系统

## **Operating Systems**

## L22 多级页表与快表

**Multilevel Paging** 

授课教师: 李治军 lizhijun\_os@hit.edu.cn 综合楼411室

# 为了提高内存空间利用率,页应该小,但是页小了页表就大了...

页框7

× 当前无法显示该图像。

× 当前无法显示该图像。

× 当前无法显示该图像。

段0:

段0:页

段0:页2

段0:页1

页框6

页框5

页框4

页框3

页框2

页框1

页框0

	页号	页框号	保护
<b>(3</b>	0	5	R
<b>(</b> 0	1	1	R/W
, U	2	3	R/W
	3	6	R



#### 页表会很大,页表放置就成了问题...

- 纸上和实际使用总是存在很大差别!
  - 页面尺寸通常为4K,而地址是32位的,有2<sup>20</sup>个页面
  - 220个页表项都得放在内存中,需要4M内存;系统中并发10个进程,就需要

40M内存

32位: 总空间[0,4G]!

■实际上大部分逻辑地址根本不会用到

页号	页框号	保护	有效
0	5	R	1
1	1	R/W	1
2			0
3	6	R	1

页号	页框号	保护
0	5	R
1	1	R/W
3	3	R



#### 第一种尝试, 只存放用到的页

- 很自然的想法: 用到的逻辑页才有页表项
  - 但页表中的页号不连续,就需要比较、查找,折半 log(2<sup>20</sup>)=20, <u>20次什么?</u>
  - 32位地址空间+ 4K页面+页号必须连续⇒2<sup>20</sup>个页表 项⇒大页表占用内存,造成浪费

<u>既要连续又要让页表占用内存少,怎么办?</u> <u>用书的章目录和节目录来类比思考...</u>

分级的思想


页号	页框号	保护
0	5	R
1	1	R/W
3	3	R

页号	页框号	保护	有效
0	5	R	1
1	1	R/W	1
2			0
3	6	R	1

连续可以o(1)时间找到



#### 第二种尝试:多级页表,即页目录表(章)+页表(节)



连续,直接 可以访问



■ 2<sup>10</sup>个目录项×4字节地址 = 4K, 总共需要16K<<4M

#### 多级页表提高了空间效率,但在时间上?

- 多级页表增加了访存的次数,尤其是64位系统
  - ■TLB是一组相联快速存储,是寄存器

多一级就多增加一次访存

#### 逻辑地址 页号 **Offset** 页号 有效 修改 保护 页框号 物理地址 140 0 R 56 物理页号 Offset 20 R/W 23 19 0 R/X 29 硬件一次比对 TLB命中 21 43 0 R 相联! **TLB** 多级 页表 TLB未命中(失效) 快表和多级页表结合



#### TLB得以发挥作用的原因

■ TLB命中时效率会很高,未命中时效率降低

有效访问时间 = HitR×(TLB+MA) + (1-HitR)×(TLB+2MA)

命中率! 内存访问时间! TLB时间!

有效访问时间=98%×(20ns+100ns) + 2%×(20ns+200ns)=122ns

有效访问时间=10%×(20ns+100ns) + 90%×(20ns+200ns)=210ns


- 要想真正实现"近似访存1次", TLB的命中率应该很高
- TLB越大越好,但TLB很贵,通常只有[64, 1024]



### 为什么TLB条目数可以在64-1024之间?

- 相比220个页,64很小,为什么TLB就能起作用?
  - ■程序的地址访问存在<mark>局部性</mark>

某内存引用模式



■计算机系统设计时应该充分利用这一局部性

