2026 年计算机组成原理书面作业

第一单元

1．在 8 位机器字长中，若某负数的原码和补码的机器码完全相同，则该负数的十进制值为_____。

2．低比特量化是目前大模型系统里常见的优化技术，其中 BF16 是目前人工智能系统里面常见的一种浮点数表示。这种格式具有 1 位符号、8 位阶码（k=8）和 7 位尾数（n=7），阶码偏置量是 2^(8−1)−1=127。同样采用类似 IEEE 754 标准中规格化(normalized)，非规格化(denormalized)，0(representation of 0)，无穷(infinity)和非数(NaN)等的表示规则。

对于每个给定的数，填写下表，表中各字段含义如下：

- **Hex**：描述编码形式的 4 个十六进制数字
- **M**：尾数的值。该值为 x 或 x/y 的形式，其中 x 为整数，y 为 2 的幂次。例如 0、67/64 和 1/256 等；
- **E**：阶码的真实指数值（不是移码后的无符号整数）；
- **V**：所表示的数字值。使用 x 或者 x × 2^z 表示，其中 x 和 z 都是整数。

请补全下表：

描述	Hex	M	E	V
最小的正非规格化数				
十进制数 512				512
编码为 0x4080 的数	4080			

3．若采用带全局校验的海明码的方式，1011 和 0011 两个 4 位数据的编码分别是_____和_____（请将全局校验位放在最左侧）。

4．RISC-V 的 J-格式指令立即数为 20 位，实际跳转的地址范围是从_____到_____。

5．下列 RISC-V 的伪指令，无法被用一条硬件指令完成的是（　）。

A. li t0, 16384

B. mv t0, t1

C. nop

D. j label

6．按照布斯乘法的规则，使用 6 位整数来计算(−3)x6。（务必写过程）

第二单元

1．在典型的 RISC-V 五级流水线实现中，不能解决数据冲突的是_____。

A．数据旁路（Forwarding）　　B．流水线停顿（Stall）

C．分支预测（Branch Prediction）　　D．编译器静态调度

2．两位分支预测器，状态从 00（强不跳转）变为 11（强跳转）至少发生预测错误的次数为_____。

A．1 次　　B．2 次　　C．3 次　　D．4 次

3．陈小康同学在学习 RISC-V 时，编写了以下的 RISC-V 汇编代码。

```
    addi a0, x0, 0
    addi a1, x0, 1
    addi t1, x0, 19
loop:
    add a2, a0, a1
    addi a0, a1, 0
    addi a1, a2, 0
    addi t1, t1, -1
    bne t1, x0, loop
    addi a0, a1, 0
    addi t2, x0, 256
    sw a0, 0(t2)
```

回答以下问题：

1）请简述这段代码的功能。

2）陈小康实现的五级流水线处理器主频为 50 MHz，实现了所有数据旁路，实现了写回（Write Back）的数据缓存和指令缓存，命中时可在当周期内返回结果，遇到分支指令时 IF 段将 stall，直到分支指令 EXE 阶段获得的跳转地址后，从 EXE 阶段 ALU 的输出获取 PC 进行下一条指令的取指。假设数据缓存和指令缓存全部命中，则他的处理器运行这段代码需要多长时间？（写出计算过程）

3）陈小康同学发现此时执行分支指令的开销较大。为了减小开销，陈小康同学实现了动态分支预测，在 IF 阶段用 BTB 记录指令地址到分支预测跳转地址的映射，在第一次遇到分支指令时将跳转地址写入到 BTB 中，假设 BTB 足够大不会发生替换，BTB 中已经记录的地址也不会被更新。

在分支预测算法层面，对于 bne，beq 等有条件跳转指令，采用两位分支饱和计数器预测算法，初始状态为 00；对于 jal 和 jalr 这种无条件跳转指令，永远预测为跳转。BTB 可一个周期内读出结果，IF 阶段可取完指令 a 后的下一个周期直接根据 BTB 中的信息取指令 b。则按上述策略实现分支预测后，程序的运行时间大约减少多少？

4）陈小康同学发现，在按上述方法实现分支预测后，多次调用同一函数，会返回到不


正确的地址，请你帮他找出原因（不超过 50 字）。

4．某同学使用 switch-case 语句进行分支时，向自己的 CPU 中加入了如下两条指令以及一个跳转表基址寄存器（TBP，Table Base Pointer），从而简化 case 语句的编译：

31:25	24:20	19:15	14:12	11:7	6:0	指令名称
0000000	00000	rs1	000	rd	0001011	RWTBP
0000001	00000	rs1	000	00000	0001011	JVT

其中，RWTBP 为 TBP 寄存器访问指令，其功能为将 rs1 寄存器内的值写入 TBP 寄存器，同时将 TBP 寄存器的值读出到 rd 寄存器中；JVT 为表跳转指令，其功能为先读取 rs1 寄存器的值 r，然后跳转到 TBP 寄存器对应的跳转表的第 r 项（0 下标）。跳转表基址 4 字节对齐，从基址开始每项为一个 32 位目的地址。

（1） 该同学基于单周期 CPU 数据通路和控制信号设计，对上述两条指令调整了部分控制信号，如下图：




图中的 shamt 为移位量，即移位操作的第二操作数。“<<”代表左移模块，用于计算左移位。请根据这张图，帮助完成下面的控制信号设计表：

指令	PCSel	TBPWEn	RFWEn	shamt	BSel	ASel	ALUSel	DMWEn	WBSel
ADD	0	0	1	/	1	0	ADD	0	1
RWTBP			1	/	2	/	LUI		
JVT			0				ADD		/

注：RWTBP 指令使用 LUI 操作是因为 ALU 在执行 LUI 时也将 ALU 的第二操作数（LUI 指令中应为立即数）输出。

（2） 该同学将单周期 CPU 改造为了一个 5 级流水线 CPU，数据通路如下图所示：



图中虚线为前传数据，前传单元将根据**流水线段寄存器**提供的**写寄存器编号** RFAddrD，写使能 RFWEn 和写数据 RFDataD，以及每个流水线段内的指令数据进行数据前传。该 CPU 设计在执行如下程序的时候会出现问题：

```
func:
    li t0, 0x10000000
    la t1, TBP1
    rwtbp zero, t1
    li t2, 'O'
    li t3, 'K'
    li a0, 0
    li a1, 1
    jvt a0
B10:
    sw t2, 0(t0)
    j END1
B11:
    sw t3, 0(t0)
END1:
    la t1, TBP2
    rwtbp zero, t1
    jvt a1
B20:
    sw t2, 0(t0)
    j END2
B21:
    sw t3, 0(t0)
END2:
    jr ra
TBP1:
    .word B10
    .word B11
TBP2:
    .word B20
    .word B21
```

其中，la 指令将指定符号的地址加载至指定的寄存器中，.word 宏将对应符号的值写入到汇编程序当中。CPU 的串口寄存器地址为 0x10000000，拥有缓冲寄存器（即不需要担心串口繁忙的问题）。假定他的 CPU 在运行 rwtbp 和 jvt 之外的全部指令时不会出现问题。请回答以下问题：

a) 上述程序段在正确运行时，串口输出应为多少？
b) 该 CPU 在运行上述程序段时，输出长度与预期不一致。他的 CPU 的输出为多少？为什么？
c) 他应该如何修改 CPU 从而解决这个问题？（简单描述思路即可，不需要给出具体的修改方案）

第三单元

1．RAID5 相比 RAID0 的主要优势是___。

A．更高的读写速度　　B．更高的容错能力

C．更高的空间利用率　　D．更低的成本

2．某 RISC-V 处理器实现了中断和异常处理机制，仅支持 M-mode 和 U-mode 两种特权态。当处理器在用户态执行程序到地址 0x80001000 处的指令时，发生了缺页异常，以下说法错误的是____。

A．mcause 最高位置 0，表示这是一次异常　B.mepc 被设置为 0x80001000

C．mstatus.MPP 位被置为 11（M-mode）　D.mstatus.MIE 位被自动清零，禁止后续中断

3．在中断处理程序中，为了确保在处理中断期间不被其他中断打断的步骤是___。

A．禁用所有中断

B．屏蔽低优先级中断

C．保存现场

D．恢复现场

4．某 SSD 有 3874 个闪存块，块大小为 4MB，在 3 年质保期内提供 2 DWPD（Drive Writes per Day，即允许用户每天写入多少盘容量大小的数据），则每个闪存块最少需要支持_____次擦除。

5．某 RV32 系统的虚拟内存采用了 32 位的虚拟地址和 32 位的物理地址，采用两级页表，页面大小为 4KB。

页表结构：

一级页表基址：0x80000000（物理地址）
页表项格式：| PPN(20) | Reserved (8) | X(1) | W(1) | R(1) | V(1) |

页表内容（简化表示）：

一级页表[0x001]的内容：0x00001001（V=1, PPN=0x00001）
二级页表[0x000]的内容：0x0000300B（X=1, W=0, R=1, V=1, PPN=0x00003）
二级页表[0x001]的内容：0x0000500B（X=1, W=0, R=1, V=1, PPN=0x00005）
二级页表[0x002]的内容：0x0000800B（X=1, W=0, R=1, V=1, PPN=0x00008）

请回答以下问题：

（1） 对于给定虚拟地址 0x00401234，请完整写出该虚拟地址转换为物理地址的过程（包括页表查询步骤）。

（2） 如果程序试图写入该地址，会发生什么异常？RISC-V 如何处理？（需说明 mepc、mcause、mtval、mtvec 寄存器的变化，不需要给出这些寄存器的具体值，描述原理即可）。

（3）如果增加 TLB（4 路组相联，16 个表项），从 0x00401234 开始，连续访问 1000 个字，TLB 命中率是多少？

第四单元

1．关于 DMA 传输方式，以下说法正确的是　　。

A．DMA 传输期间 CPU 完全不能访问内存　　B．DMA 控制器的总线优先级低于 CPU

C．DMA 传输结束后会产生中断通知 CPU　　D．DMA 只能传输固定大小的数据块

2．某处理器的缓存（Cache）采用写回（Write Back）策略，以下说法错误的是　　。

A．需要脏位（Dirty Bit）标记　　B．写操作只更新 Cache，不立即写入内存

C．可以减少访存次数　　D．替换时只需写回干净块

3．采用直接映射的 Cache，主存地址 32 位，Cache 大小 16KB，块大小 32B，则索引位数为_____。

4．大模型的 Attention 操作是限制大模型性能的一个重要因素。某同学在自己设计的 CPU、小容量 **HBM**（High Bandwidth Memory,高带宽内存）和大容量 **LBM**（Low Bandwidth Memory，低带宽内存）组成的系统上运行 Attention。已知输入q,k,v和输出o均为$N \times 1$的浮点数向量，初始均存储于 LBM 中。实现的“初步版”算法如下：

遍历 q 向量的每个元素q_i $(1 \le i \le N)$，做如下操作：

1. 将q_i从 LBM 读取到 HBM 中；
2. 以j为下标遍历 LBM 中的k_j，计算$e_{ij} = exp(q_i k_j)$并立即写回 LBM，同时在 HBM 中累加$S_i = \sum_{j=1}^{N} e_{ij}$（此步中，exp 是自然对数为底的指数运算，假设 q_i、S_i和当前访问的k_j、e_{ij}驻留 HBM）；
3. 再次以j为下标，同时遍历 LBM 中的e_{ij}与v_j，计算$o_i = \sum_{j=1}^{N}(e_{ij} v_j) \div S_i$并写回 LBM

   （注：此步中，假设q_i、S_i、o_i和当前访问的e_{ij}、v_j驻留 HBM；S_i在计算o_i后被丢弃，不写回 LBM）；
4. 循环此过程，直到遍历完所有q_i。

假设N很大，只考虑上述提到驻留 HBM 的变量。请回答以下问题：

（1） 请分别给出“初步版”算法中 LBM 读次数和写次数（每个浮点数操作记为 1 次）。

（2） 该同学发现初步版中k向量被反复遍历了N次，于是决定对q进行分块（块大小B，假设N能被B整除）：即一次性将B个q_i读入 HBM，然后执行上述流程。请问：

(a) 在第 2 步和第 3 步中，HBM 中分别需要常驻哪些变量？HBM 总大小需求为多少（用“个浮点数”表示）？

(b) 改进后的 LBM 总读写次数是多少？

（3） 上述优化虽然减少了k的读取，但从 LBM 读写e_{ij}（这个中间结果大小为

$N \times N$）依然是瓶颈。于是，该同学决定将第 2、3 步合并以避免e_{ij}落到 LBM：以j为下标同时遍历k_j与v_j，计算e_{ij}，并根据e_{ij}更新S_i和$u_i = \sum_{j=1}^{N} e_{ij} v_j$（$o_i$的分子）。遍历结束后，执行$u_i \div S_i$获得$o_i$，仅将$o_i$写回 LBM。若同样对$q$进行分块（块大小$B$），请问：

(a) 该步骤需要 HBM 常驻哪些变量？HBM 总大小需求为多少？

(b) LBM 总读写次数是多少（提示：o_i和u_i可以共用 HBM）？