
1. Moore törvény.

- 1965-ben Gordon Moore megjósolta, hogy az egy lapkára integrálható tranzisztorok száma 18..24 havonta megduplázódik (exponenciális növekedés)
- More than Moore: elemsűrűség erőteljesebb fokozása, pl. 3D kialakítással (pl. RAM-ok, lásd "pen drive"-ok)



2. Adalékolási technológiák (diffúzió, ionimplantáció) főbb tulajdonságai.


• <u>Diffúzió</u>

- Szilárdtest diffúzió: a felületre felvitt, vagy a felület környéki atmoszférában található adalék atomok diffundálnak a szilícium kristályba.
- A Si atom és az adalék atom helyet cserél, a folyamat hajtóereje a pedig koncentrációkülönbség.
- Magas hőmérséklet, kb.1000 °C szükséges a gyors diffúzióhoz.
- A szelektivitás biztosítása:
 - A felülete azokon a helyeken, ahol nem szeretnének adalékolást, SiO₂-al fedik, míg az adalékolni szándékolt tartomány "fedetlen"
 - Azaz a SiO₂ maszkol a diffúzióval szemben.


A diffúzió folyamata:


A felületi rétegek adalékoltsága erősebb.


- ez minden diffúzióra igaz nyilvánvalóan.
- A felülettől növekvő távolságra kb. exponenciálisan csökken az adalék koncentráció.



- Emiatt a kialakított réteg szélessége nem egyezik meg a maszk szélességével.
- A kialakított réteg koncentráció eloszlása az ún. adalékprofil.
 - Az eszköz működése ennek lesz függvénye.
 - Kulcskérdés és igen nehéz technológiai feladat a művelet reprodukálhatósága.









• <u>Ionimplantáció</u>

- o Gyorsított ionok belövése az anyagba
 - Szobahőmérsékletű művelet.
 - Az ionok mennyisége és átlagos behatolási mélysége könnyen szabályozható.
 - Az oldalirányú terjedés kevésbé jelentős, mint diffúzió esetén.
 - Egy vékonyabb felületi réteg "kereszül lőhető".
 - Károsodik a kristályszerkezet.
 - A nagyenergiájú ionok ütköznek a kristály atomjaival, kilökhetik a kristályrácsból stb.
 - Az újrakristályosításhoz hőkezelés szükséges





3. Rétegépítési/leválasztási technológiák (epitaxiális rétegnövesztés, CVD, PVD) főbb tulajdonságai.

 Kémiai vagy fizikai módszerek, amikkel a teljes szelet felületét beborító, összefüggő réteget hoznak létre.

Oxidáció


A Si felületén a SiO₂ réteg létrehozása oxigén környezetben kb.1000°C hőmérséklet hatására.
 A felületen a SiO₂ réteg tökéletes szigetelő, vegyi anyagokkal szemben szelektíven viselkedik.

• Epitaxiális rétegnövesztés:

- A felületen olyan Si réteg létrehozása, ami az egykristályos szerkezetet folytatja, de pl. kisebb adalékolású. 1200 °C hőmérsékletű művelet.
 - A szilícium szeletet magas hőmérsékleten tartják.
 - A felület felett gázatmoszférában olyan kémiai reakció zajlik, amelynek eredménye szilícium.
 - Megfelelő hőmérséklet és nyomás hatására a szilícium egykristály tovább épül, a lerakodó réteg folytatja az egykristály szerkezetet.
 - Nagyon jó minőségű egykristály réteg alakítható ki.
- Molekulasugaras epitaxia (molecular beam epitaxy)
 - Az épülő réteg sztöchiometriai összetétele akár atomsorról atomsorra változtatható.
 - Olyan rétegösszetételek alakíthatóak ki, amelyeket más technológiával nem lehet előállítani.
 - Pl. germánium beépítése
 - A nagyon vékony rétegek tulajdonságai nagymértékben eltérnek a tömbi anyag tulajdonságaitól a kvantummechanikai hatások miatt.

• Kémiai gőzfázisú leválasztás=Chemical Vapor Deposition (CVD)

- A szelet feletti atmoszférában gáz komponensek kémiai reakciója zajlik, amelynek (egyik) végterméke szilárd anyag
- A szilárd anyag a felszínre lerakódik, ez a leválasztott réteg.
 - Elsősorban szigetelő és passzíváló rétegek és a poliszilícium (polikristályos, azaz apró egykristályokból álló) leválasztására használt.




• Fizikai gőzfázisú leválasztás = Physical vapor deposition (PVD)

- Elsősorban fémrétegek leválasztására használt.
- Vákuumpárologtatás:
 - Vákuumban fémet párologtatnak el magas hőmérsékleten.
 - A hűtött hordozóra a fématomok lecsapódnak és réteget hoznak létre.
- Vákuumporlasztás:
 - pl. elektromágneses térrel gyorsított argon ionokkal bombáznak egy fém felületet. Ennek hatására atomok, atomcsoportok szakadnak le. (porlódnak)
 - Ezek eljutnak a hordozóra és réteget hoznak létre.


Rétegeltávolítás:


- Azaz marás.
 - Olyan kémiai vagy fizikai-kémia reakcióval történik, amelyik szelektív (bizonyos anyagokat mar, más anyagokat nem.)
 - Ha sikerül a felületet olyan anyaggal beborítani, ami a marószer nem old, akkor szelektíven el lehet a kívánt helyről a réteget távolítani.
 - A mintázat kialakítása a litográfia feladata. (ld. a következő dia.)
 - Nedves kémiai marás: folyékony oldószerrel.
 - Plazma marás: oldószer atmoszférával.



4. A fotolitográfia.

- Feladata a szelektív mintázat kialakítása.
- A felületre ún. fotorezisztet visznek fel.
 - Szerves anyag, megvilágítás hatására bizonyos oldószerekkel szemben az oldhatósága megváltozik, pl. nem oldhatóvá válik.
- Egy maszkon keresztül (ami a megvalósítandó alakzatok körvonalát tartalmazza) megvilágítják.
- A rezisztet előhívják, azaz a szelektív oldószerrel a nem megvilágított részt leoldják.
 - Így a felületet a maszk által meghatározott területeken a fotoreziszt fedi.





5. Inverter transzfer karakterisztikája, főbb tulajdonságai (zavarvédettség, komparálási feszültség, logikai szint tartományok.


 A legalapvetőbb logikai elem, az összes többi elem ebből származtatható.

Transzfer karakterisztika


- o A kimeneti jel logikailag a bemeneti jel invertáltja
- A transzfer karakterisztika az inverter kimeneti feszültsége a bemeneti feszültség függvényében.
- o Azaz a $U_{OUT} = f(U_{IN})$ függvény.
 - Általában a V_{DD} tápfeszültség környékét tekintjük logikai 1-nek.
 - Más néven a HIGH szintnek
 - A OV környéki feszültség felel meg a logikai nullának
 - Más néven a LOW szint.

Zavarvédettség:

- \circ Széles U_{IN} tartományhoz azonos U_{OUT} érték tartozik.
- A karakterisztika három szakaszból áll.
- A két szélső szakasz laposan fut, azaz a bemeneten lévő feszültségváltozások csak nagyon kis változást okoznak a kimeneten.
- Ez lehetőséget teremt arra, hogy biztonságos logikai szint tartományokat jelöljünk ki.




ideális és valós inverter transzfer karakterisztikája




Jel regenerálás

- A jel regeneráló képesség a középső szakasz meredekségétől függ.
- o Tekintsünk néhány, sorba kötött invertert!
 - Az első inverter bemenetére egy "rossz" logikai 0 érkezik,
 U₁
 - A kimeneten keletkező U₂ már közelebb áll az elfogadható magas szinthez.
 - A második kapu kimenete pedig, U₃ már "jó" logikai jelszint.
- Elméletileg egy végtelen hosszú kapusorozat, a gyakorlatban kb. 3-4 kapu a jelszintet tökéletesen helyreállítja.




• A komparálási feszültség

- Az a határ, ami felett logikai 1 szint regenerálódik, alatta pedig logikai 0.
- o Azaz: $U_{IN} = U_{OUT}$
- A 45°-os egyenes és a karakterisztika metszéspontja.
 - A regenerálódás csak ideális logikai rendszerben igaz, a valóságban az egyes kapuk komparálási feszültsége eltér egymástól.
 - A komparálási feszültségen történő működés teljesen bizonytalan.




• Logikai szint tartományok


- o A logikai 0 és 1 szint azon feszültségtartománya, amelyen belül adott zavarszintek mellett az áramkör biztonságosan működik.
- o Tételezzük fel, hogy a láncba kapcsolt, egyforma inverterek mindegyik kapcsolódási pontján
- o keletkeznek zavarjelek, amelyek maximális amplitúdója UZM.
 - A jelregenerálódás feltételei:
- o Kritikus feszültségek:
 - lacktriangle U_{LM} , a logikai 0 szint maximuma
 - U_{Hm} , a logikai 1 szint minimuma
- Ezek betartása esetén a legrosszabb megengedett logikai szint és a legnagyobb zajfeszültség mellett is elfogadható logikai szintet kapunk.




6. A párkésleltetés.

- Tegyük fel, hogy a jel egy hosszú, egyforma inverterekből álló láncon terjed. Elegendően sok inverter után a jelformát csak az inverterek belső tulajdonságai határozzák meg.
- A jel 2 inverter után megegyezik, a késleltetés pedig t_{pdp}







- A párkésleltetés mérése: ring oszcillátor
 - páratlan számú inverter láncba kapcsolva, nincs stabil állapota, oszcillál.
 - A NAND kapu az indításhoz szükséges.
 - $\circ \quad T = N * t_{pdp}$




7. CMOS inverter kapcsolási rajza.

- Egy n és egy p csatornás MOS tranzisztorból áll.
- Állandósult állapotban a két tranzisztor közül csak az egyik vezet, a másik mindig lezár.
- Digitális áramkörök esetén a MOS tranzisztorokra a következő igaz:
 - Logikai magas szint esetén nMOS vezet, pMOS zár.
 - Logikai alacsony szint esetén pMOS vezet, nMOS zár.
 - (a kis karika a pMOS szimbólumán sokat segít...)
- Azaz mint egy olyan kapcsoló, ami a kimenetre a bemeneti jel szintjétől függően vagy a tápfeszültséget, vagy a földet kapcsolja.






8. CMOS inverter keresztmetszete.




- Az egyik tranzisztortípusnak külön zsebet kell kialakítani
- Az összes n csatornás tranzisztor szubsztrátja a legnegatívabb feszültségre (általában 0V) van kötve.
- Az összes p csatornás MOS tranzisztor zsebe pedig a tápfeszültségre.
- A zsebek és a hordozó között tehát egy záróirányú pn átmenet van.

9. CMOS inverter transzfer karakterisztikája.

Két alapeset: a tápfeszültségtől és a tranzisztorok küszöbfeszültségétől




- Nagyobb tápfeszültség: $V_{dd} > V_{Tn} + |V_{Tp}|$
- A karakterisztika szerkesztése:




10. CMOS kapu kimenetét terhelő kapacitások.

- Meghajtó fokozat tranzisztorainak belső kapacitásai
- Következő fokozat tranzisztorainak bemeneti kapacitásai
- Vezetékezés kapacitása
 - Az első kettő ismert, hiszen a kapu végleges megvalósítása alapján kiszámítható, megmérhető.
 - o A vezetékezés kapacitása viszont csak a kapuk elhelyezésekor lesz ismert!
 - Emiatt a tervezés iteratív hiszen pontos késleltetést számolni csak a vezetékhossz ismeretében lehetséges.



11. CMOS inverter statikus és dinamikus fogyasztása.

- Dinamikus összetevők minden kapcsolási eseménykor
 - egymásba vezetés, töltéspumpálás
 - eseménysűrűséggel arányos
 - órajel frekvencia
 - az áramkör aktivitása
- Parazita jelenségek miatt további összetevők:
 - o küszöb alatti áramok (subthreshold current)
 - o pn-átmenetek szivárgási áramai leakage: ma már nagyon jelentős
 - o tunnel áram a gate-n keresztül
- A működés közbeni, dinamikus fogyasztás két részből áll
 - Egymásba vezetés
 - a bemenő jel felfutásának egy szakaszában mindkét tranzisztor egyszerre vezet, ha $V_{Tn} < V_{in} < V_{DD} V_{Tp}$



$$P = f\Delta Q V_{DD} = f V_{DD} b t_{UD} \cdot \frac{K}{2} \frac{W}{L} (V_{DD} / 2 - V_T)^2$$

$$P \sim f \cdot U_{DD}^3$$

- o Töltés-pumpálás
 - Jelváltásokkor a kimeneten lévő CL terhelést 1-re váltáskor a p tranzisztoron keresztül tápfeszültségre töltjük, majd 0-ra váltáskor az n tranzisztoron keresztül kisütjük. → töltést pumpálunk a tápból a föld felé.
 - A töltéspumpálás teljesítmény igénye arányos a frekvenciával és a tápfeszültség négyzetével.

$$\Delta Q_L = C_L \cdot V_{DD}$$

$$P_{cp} = f \cdot C_L \cdot V_{DD}^2$$

- A töltéspumpálás teljesítmény igénye arányos a frekvenciával és a tápfeszültség négyzetével.
- A teljes fogyasztás a 2 összege (ha egymásba vezetés is van), arányos a frekvenciával és a tápfeszültség 2.–3. hatványával.

12. CMOS logikai alapkapuk.


- A kapuk esetében egy p csatornás tranzisztorokból álló "pull up" (PUN) ill. n csatornás tranzisztorokból álló "pull down" hálózat (PDN) alkotja a kaput, mindkét hálózat annyi tranzisztorból áll, ahány bemenete van a függvénynek.
 - Azoknál a bemeneti kombinációknál, ahol a függvény értéke 0, a PDN rövidzár a kimenet és a föld között, míg a PUN szakadás a kimenet és a táp között.
 - O Ha a függvény értéke 1, akkor a PDN szakadás, a PUN rövidzár.
 - o a p ill. n tranzisztorokkal ún. duális hálózatokat kell megvalósítani
 - o hurokból vágat, vágatból hurok.
 - Egyszerűbben: amit az egyik hálózatban sorbakötöttünk, azt a másik hálózatban párhuzamosan kell kötni.
 - o duális alkatrészek: NMOS helyett PMOS
- De Morgan azonosságok alapján belátható
- CMOS NOR kapu
 - O Az alsó hálózat két párhuzamosan kötött tranzisztorból áll.
 - Ha A vagy B bemenet magas, valamelyik alsó tranzisztor vezet, a felső hálózatban viszont zár, így a kimenet 0.
 - Ha mindkét bemenet 0, akkor a két alsó tranzisztor zár, a két felső nyit, a kimenet 1.

$$Y = \overline{A + B} = \overline{A}\,\overline{B}$$

- CMOS NAND kapu
 - o Az alsó hálózat két sorba kötött tranzisztorból áll.
 - o Egy n bemenetű CMOS kapuhoz 2n db tranzisztorra van szükség.

$$\circ$$
 $Y = \overline{AB} = \overline{A} + \overline{B}$

- CMOS transzfer kapu
 - A jelfolyam útjába helyezett kapcsoló.
 - CMOS kivitelben egy n és egy p típusú tranzisztort kapcsolnak össze, a vezérlő jelek egymás inverzei.
 - A jel vagy az egyik vagy a másik vezető tranzisztoron veszteség nélkül átvitelre kerül.
 - O C=0 : Szakadás



13. CMOS komplex kapuk kialakítása, méretezése.


- Első lépés a PDN (pull-down network) megtervezése, ezt n csatornás tranzisztorokkal kell megvalósítani.
 A negált logikai függvény minden 0 értékéhez a kimenet és föld között áram utat kell biztosítani, a függvényben szereplő összegnek párhuzamosan, a szorzatoknak sorba kapcsolt hálózatrészek felelnek meg.
- A második lépés PUN (pull-up network) megtervezése, ezt a p vezetéses tranzisztorokkal kell megvalósítani.
 - A pull-up network a negált függvény minden 1 értékéhez a tápfeszültség és a föld között áramutat kell, hogy biztosítson.
 - o Ennek egy módszere az, hogy meghatározzuk a PDN duális hálózatát.
 - A duális hálózatban sorbakapcsolt hálózatrészeknek párhuzamosan kapcsolt hálózatrészek, a párhuzamosan kapcsolt hálózatrésznek pedig sorbakapcsolt részek felelnek meg.
- A másik módszer az, hogy meghatározzuk De Morgan azonosságok alkalmazásával a függvényt a bemenetek negált értékei függvényében, azaz az függvényt (mivel a p csatornás MOS tranzisztor logikai 0 szintnél fog vezetni) és a PDN-nél alkalmazott módszer szerint előállítjuk a hálózatot. Ebben az esetben:

Sok-sok ábra és szemléltetés:9.slide 5-10

14. CMOS transzfer kapu.

- o A jelfolyam útjába helyezett kapcsoló.
- CMOS kivitelben egy n és egy p típusú tranzisztort kapcsolnak össze, a vezérlő jelek egymás inverzei.
- A jel vagy az egyik vagy a másik vezető tranzisztoron veszteség nélkül átvitelre kerül.

C=0 : Szakadás



15. Multiplexer és XOR kapu transzfer kapukkal.

Multiplexer

- Bizonyos funkciók transzfer kapuk alkalmazásával jóval egyszerűbben, kevesebb tranzisztorral valósíthatóak meg.
- o Tipikusan a kiválasztó jellegű funkciók ilyenek.

$$Y = A\bar{S} + BS$$


- o Komplex kapuval 8 tranzisztor szükséges a megvalósításhoz.
- o A transzfer kapus megoldás mindössze négy tranzisztor igényel. Feltételeztük, S és \bar{S} rendelkezésre áll.
- Ez szimpla huzalozási kérdés, mert a tárolók a tárolt érték ponált és negált változatát is szolgáltatják...


XOR kapu


- Multiplexerből alakítjuk ki
- Mindkét változat 4 tranzisztor, ha a negált és ponált jelek rendelkezésreállnak (a komplex kapu 8 tranzisztort tartalmaz)
- Ha a negált jelek nem állnak rendelkezésre az első kapu 8, a második 6tranzisztort tartalmaz.
 (komplex kapu 12 tranzisztor)

 A

$$\circ$$
 $Y = A \oplus B = \bar{A}B + A\bar{B}$








16. C2MOS = Clocked CMOS= Órajel vezérelt CMOS


- Kis terület
- 3-állapotú (tri-state) kapuk
 - \circ Φ = 0: a kimenet lebeg
 - Φ = 1: a kimenet a bemenet invertáltja

17. CMOS dominó logika.

- Előtöltés: a kimenetet terhelő C-t előre tápfeszültségre töltjük, mert a kisütés gyorsabb mint a feltöltés.
- Φ = 0: előtöltés VDD-re, p1 = be, n4 = ki
- Φ = 1: kiértékelés, p1 = ki, n4 = be
- Tranzisztorszám: n+2
- Csak dinamikus fogyasztás





- Problémája: ki = 0, csak késéssel jelenik meg → a kiértékelő fázis elején rövid ideig egy hamis 1 állapot (glitch) van a kimeneten.
- Megoldások:
 - o inverteres megoldás
 - egy további inverter (hagyományos),
 ami a pozitív glitch-et negatívvá változtatja,
 ami nem okoz problémát → dupla inverzió




o váltott logikájú megoldás

 a következő kaput célszerűbb komplementer logikával megvalósítani, itt a glitch nem okoz hibát...







18. SR latch




- Van lehetőség latch-ek kialakítására logikai kapuk segítségével.
- De a tranzisztor szintű építkezés kedvezőbb mind késleltetés, mind pedig helyfoglalás tekintetében.
- Példa: SR latch.
 - Két NOR kapuból épül fel, mint ahogy az közismert.
 - o Az engedélyezést pl. egy ÉS kapuval lehet megoldani.






19. D - latch komplex kapuval.


- Komplex kapuk segítségével az engedélyező funkciót összevonhatjuk a tároló/beíró funkcióval.
- AND-OR-INVERT kapus kivitel.
- Két komplex kapuval, összesen 12 tranzisztorral realizálható.
- A D ellentettjére is szükség van.






21. Master-Slave D tároló.

- 2 sorbakötött, ellenütemű órajellel vezérelt latch-ből állíthatók össze.
- Master-slave D-tároló, felfutó élre




22. Dinamikus D tároló.

- Dinamikus D flip-flop
 - o CP=1 esetén TG1 nyitott, TG2 zárt. D értéke a jelölt szórt kapaci tásában tárolódik.
 - CP=0 esetén, lefutó élre TG1 zár, TG2 nyit. A master logikai értéke a slave-be másolódik.



- Dinamikus D flip-flop C²MOS megvalósítás
 - Egyszerűen két órajel vezérelt invertert kapcsolunk össze.
 - o Ezeket ellentétesen vezéreljük.
 - A master és a slave közötti kapaci tásban tárolódik az információ.



23. A teljes összeadó.


- 3 bemenete és 2 kimenete van
- bemenetek: A, B, C_{IN}
- kimenetek: S, C_{OUT}


A teljes összeadás kimeneti logikai függvényei:

$$C_{OUT} = AB + C_{IN}(A+B)$$

$$S = ABC_{IN} + (A + B + C_{IN})\overline{C_{OUT}}$$


- két komplex kapuval realizálható, de C_{OUT} 1, míg S 2 kapu késleltetéssel képződik.
- További probléma, hogy a kimenetek negáltak → további inverterekre van szükség.







24. Kombinációs szorzó működése.

- Az összeszorzandó számok An és Bn
- Bináris számok szorzása
- Ha B adott bitje 1, bekerül az összegbe, egyébként nem.
- kritikus művelet, sok gyorsító megoldás létezik
- Az ezt megvalósító áramköri elrendezés:









25. Tri-state buffer.

En=0 esetén a kimenet nagyimpedanciás





Increased output drive

26. CMOS áramkörök bemeneti védelme.


 A tápfeszültségnél nagyobb, vagy negatív feszültségre a diódák kinyitnak így védik meg a bemenetet.

Be R N,

Két dióda nyitókarakterisztikáját kihasználó védelem


27. A memória cellamátrix.


- cella: 1 bit információt tárol
- vízszintes vezetékek:
 - o szóvezeték :a cellamátrix valamelyik sorának kijelölése
- függőleges vezetékek:
 - bitvezeték :ezen keresztül lehet a kijelölt sor celláit írni vagy olvasni
- a szóvezetékeket mindig egy dekóder hajtja meg,
- a bitvezetékekhez csatlakozó áramkör az író/olvasó erősítő, ami a kiolvasás során multiplexerként működik



28. Mi a különbség a NOR ill. NAND típusú ROM memóriák kiolvasása között?


- NOR
 - \circ Az információt az tárolja, hogy az adott helyen van-e tranzisztor, vagy sem. $^{\text{W[D]}}$
 - o Minden oszlop egy NOR-kapu (a p tranzisztor a passzív terhelés)
 - Egy szóvezeték megcímzésekor, ha van a szó és a bitvonal között tranzisztor, a kimenet alacsony szintű, egyébként logikai 1.
- NAND
 - Olvasáskor minden szóvonal 1, kivéve a megcímzett.
 - o Ha nincs tranzisztor, a tárolt érték 0, egyébként 1






29. Az antifuse felépítése, tulajdonságai (plice, vialink)

- . "Anti-fuse" (a biztosíték tagadása ;-) egy olyan eszköz, amelyik akkor vezeti az áramot, ha kiégetjük, egyébként programozatlanul szakadásként viselkedik.
- PLICE
 - Az n+ diffúzió és a n+ poli-Si között egy vékony, 10 nm-es dielektrikum réteg található.(oxidnitrogén-oxid)
 - O A kb. 16V, 5 mA, 1 ns impulzus ezt a dielektrikumot átüti, a hő hatására
 - o megolvad és összeköttetés jön létre a poliSi és a diffúziós réteg között.




ViaLink

Két huzalozási réteg közötti átkötési területet, azaz viát amorf szilíciummal töltenek fel. Ez szigetel, de nagy térerősségnél átüt, megolvad és poli-szilíciummá kristályosodik át, ami viszont már elektromosan vezet.



30. FAMOS tranzisztor felépítése, működése, tulajdonságai.

- Elektronikusan programozható, UV fénnyel törölhető információtároló elem az EPROM (NOR típusú)ban: egy ún. FAMOS tranzisztor {Floating gate Avalanche MOS}
- A MOS tranzisztorban egy további "lebegő" (nincs sehova kötve) gate van kialakítva.



Programozás

- A source-t földeljük, a gate-re és a drain-re nagy pozitív feszültséget kapcsolunk. (kb. 12 V)
- → letörés jön létre a MOS tranzisztor csatornájában
- → a nagy energiájú elektronok átjutnak az oxid potenciálgátján (3,2 eV) és a lebegő elektródára kerülnek. A folyamat önszabályozó, mert a küszöbfeszültség megnövekszik, így az áram csökken.
- A lebegő elektródán a negatív töltés évekig megmarad. (10 évet garantálnak a gyártók általában) Emiatt a tranzisztor küszöbfeszültsége megnövekszik, és akkor sem nyit ki, ha a gate-re tápfeszültséget kapcsolunk.
- Programozás nélkül az eszköz úgy viselkedik, mint egy közönséges MOS tranzisztor.


Törlés:

 Nagy energiájú UV fénnyel a lebegő elektródáról eltávolíthatjuk az elektronokat. Kb. 20 perc alatt a folyamat lezárul és az eszköz újraprogramozható.

31. EEPROM memóriák főbb tulajdonságai

- Elektromosan programozható és törölhető
- Egy cella 2 tranzisztorból áll, egy kiválasztó és egy speciális lebegő gate-es tranzisztorból.
- A FAMOS tranzisztortól annyiban tér el, hogy a gate a drain fölé nyúlik, a lebegő gate-et a draintől egy vékony, 5-10 nm oxid választja el → az elektronok ezen a vékony oxidon keresztüljuthatnak.
 (alagútjelenség, tunnel hatás) lebegő gate

 Gate



• Programozás

- o A gate-et földeljük, a drainre nagy pozitív feszültséget kapcsolunk.
- O Az elektronok a lebegő gate-ről a drain felé "tunneleznek",
- A lebegő gate pozitív töltésűvé válik, ez a tranzisztor küszöbfeszültségét lecsökkenti, tehát a tranzisztor 0V gate-source feszültség mellett is vezet.
- Pull-up transistor Programming control


Törlés

- Pozitív feszültséget kapcsolunk a gate-re és a drain-t földeljük.
- o Ellenkező irányú tunneláram indul a lebegő gate felé.
- A lebegő gate negatív töltésűvé válik, így a küszöbfeszültség növekszik, a tranzisztor nem vezet
- A vezérlő gate-et csak programozáskor használjuk, a kiolvasáshoz kell egy "hagyományos" MOS tranzisztor.


32. Flash memória cellája, működése, tulajdonságai.

- A két tranzisztoros EEPROM cellát egy különleges tranzisztor helyettesíti, így a sűrűség összemérhető az EPROM sűrűségével.
- Programozás: mint az EPROM cellánál, lavinaletöréssel.
- Törlés: mint az EEPROM-nál, tunnelezéssel.
- A programozás törlés a tranzisztor küszöbfeszültségének változtatását jelenti.
- SLC (single level cell) két elkülöníthető VT
- MLC (multi level cell) több, 4 vagy 8 különböző állapot.











Bit line Control gate

n+

NOR Flash


- A helytakarékosság miatt két egymást követő szóvonalhoz tartozó tranzisztor "szembe fordul".
- Az olvasás véletlen elérésű.
- Törlés: A source-ra kapcsolt nagy pozitív feszültség hatására a lebegő gate elektronjai tunnelezéssel távoznak
- Programozáskor lavinaletörést hoznak létre a drain-nél, a nagyenergiájú elektronok a lebegő gate-re kerülnek.





programozás

törlés



n+

Floating gate

NAND Flash:


- Jóval helytakarékosabb, mint a NOR flash, de lassabb a sok sorba kapcsolt MOS tranzisztor miatt
- Nagyobb kapacitású, mivel a tranzisztorok sorba vannak kötve, és több sorbakötött tranzisztorhoz tartozik egy bitvonal.
- A sor egy aktiváló tranzisztor nyitja és zárja.
- A kiolvasás, programozás jóval bonyolultabb
 - Pl. SLC esetén az olvasás:
 - az aktivált cellán kívül az összes szóvonalat magas feszültségre kapcsolják (ezek a tranzisztorok tehát mindenképpen vezetnek), az aktivált cellára a "0" értéknél kicsit nagyobb gate feszültséget kapcsolnak.
 - Ha a tranzisztor vezet, akkor az egész sor vezet, tehát a benne tárolt érték logikai 1, egyébként pedig 0.
 - MLC esetén különböző feszültségszintekkel kell ugyanezt végigpróbálni.
 - Nem túl egyszerű, MLC esetén sok a bithiba ezt megfelelő hibajavító kód kezeli.

33. Mi a különbség az SLC ill. az MLC flash között?


- SLC (single level cell) két elkülöníthető VT
- MLC (multi level cell) több, 4 vagy 8 különböző állapot.

34. Flash memóriák főbb tulajdonságai.

- A két tranzisztoros EEPROM cellát egy különleges tranzisztor helyettesíti, így a sűrűség összemérhető az EPROM sűrűségével
- A NOR
 - o olvasása véletlen elérésű.
- A NAND
 - o jóval helytakarékosabb, mint a NOR flash, de lassabb a sok sorba kapcsolt MOS tranzisztor
 - Nagyobb kapacitású, mivel a tranzisztorok sorba vannak kötve, és több sorbakötött tranzisztorhoz tartozik egy bitvonal.




- Gyors!!!
- a beírt információ a tápfeszültség eltűnéséig megmarad.
- Minden egyes cella egy kétállapotú áramkör, ez tárolja az információt.
- 6 tranzisztorból áll.
- Az információt a 2 keresztbe csatolt CMOS inverter tárolja, aminek 2 stabil állapota van (flip-flop).
- A beírás, kiolvasás a 2 NMOS tranzisztor segítségével történik.



- Az információt a C_s kapacitás tárolja, amit az M1 tranzisztor kapcsol rá a bitvonalra.
- A C_s kapacitás kb. 20..50 fF. 2,5V töltés esetén 20fF kapacitásban kb. 300 000 elektron van.

38. A DRAM elemi cella fizikai megvalósítása.

- A DRAM cella egy tranzisztorból és egy kapacitásból áll.
- Azonos felületen kb. négyszer sűrűbb, mint a statikus RAM.




- árokkapacitás (trench kapacitás): A szilíciumba árkot marnak, aminek afalát oxid fedi, ebbe kerül a poli-Si.
- "stack" kapacitás: a fegyverzeteket vékony oxid szigeteli el. A kapacitásnövelése több réteggel lehetséges.

39. A DRAM főbb tulajdonságai.

- A DRAM cella egy tranzisztorból és egy kapacitásból áll.
- Azonos felületen kb. négyszer sűrűbb, mint a statikus RAM.
- Az információt a C_s kapacitás tárolja, amit az M1 tranzisztor kapcsol rá a bitvonalra.
- A C_s kapacitás kb. 20..50 fF. 2,5V töltés esetén 20fF kapacitásban kb. 300 000 elektron van.
- Elfelejti ami tárolva van benne->frissíteni kell

50. Valós műveleti erősítők paraméterei, offszet, kivezérelhetőség, slew-rate.

- Offset feszültség: A bemenetre valamekkora feszültségkülönbséget kell adni ahhoz, hogy a kimenet 0 legyen. Ez az ún. bemenetre redukált offset feszültség, néhány mV nagyságrendű.
- Maximális jelváltozási sebesség (slew rate) : A kimeneten a jel véges sebességgel változhat meg.
 SR = dUki / dt maximuma.
- Kivezérelhetőségi határ: min túl az erősítő kimeneti feszültsége nem fog növekedni,
 - o általában a tápfeszültség néhány V,
 - léteznek olyan műveleti erősítők is amelyek a tápfeszültségekig vezérelhetők (rail-to-rail működés)



51. Differenciális és közös módusú vezérlés, CMRR.

- Differenciál erősítő, a pontos erősítést a kívülről kapcsolt R_G ellenállás állítja be, általában kb. 1..1000×
- Közös módusú erősítés:

Ha a két bemenetre ugyanazt az $\mathbf{U}_{\mathbf{k}}$ feszültséget kapcsoljuk, a kimenetnek ideális esetben 0-nak kellene lenni.

A valóságban az erősítő kimeneti feszültsége függ az $\mathbf{U}_{\mathbf{k}}$ feszültségtől, ez az ún. közös módusú erősítés.

Legyen $U_m = U_k - U_d / 2$ és $U_p = U_k + U_d / 2$ Ekkor a differenciális feszültségerősítés:

$$A_d = \frac{\partial U_{ki}}{\partial U_d}$$

a közös módusú feszültségerősítés:

$$A_k = \frac{\partial U_{ki}}{\partial U_k}$$

$$A_k << A_d$$

A katalógusok általában a **közös módusú feszültség elnyomást** adják meg

(Common Mode Rejection

$$CMRR = \frac{A_d}{A_k}$$

értéke 104 körül van

52. A mintavételezés.

- Egy analóg bemeneti jel diszkrét jelek sorozatává alakítható, ha t[i] = i T_s egyenlő időközönként mintát veszünk a bemenetről. A kapott lépcsős függvény annál jobban közelíti az eredeti jelet, minél nagyobb a mintavételi frekvencia: f_m = 1/T_m
- Nyquist -Shannon-tétel:
 - \circ Ha a bemeneti jel spektruma (Fourier-transzformáltja) f_{max} frekvencia felett nem tartalmaz érdemleges összetevőket, akkor $f_m \ge 2 * f_{max}$

53. DA és AD konverter karakterisztikája, alapfogalmak: referencia feszültség, FS, LSB.


• V_{LSB}= a legkisebb helyiértékű bithez tartozó feszültség

- Referencia feszültség: amelyhez az A/D átalakítók az A analóg mennyiséget viszonyítják és amely a kimeneti feszültség maximális értékét is meghatározza.
- Full Scale:


$$\circ FS = V_{OUT,MAX} = \frac{V_{REF}}{2^N} (2^N - 1)$$

 $\circ V_{OUT\ Min} = 0$

 AD-nál ugyanaz a karakterisztika csak invertálva van a számegyenes D/A karakterisztika




54. Az AD átalakítás folyamata.




- 1. Anti aliasing szűrő: aluláteresztő szűrő, feladata a jelből eltávolítani az esetlegesen jelenlévő maximális frekvencia feletti komponenseket.
- 2. Mintavételezés
- 3. Kvantálás
- 4. Digitális kódolás

55. Mintavevő és tartó.

- Bekapcsolt állapotban a kimeneti feszültség követi a bemeneti jel feszültségét.
- Kikapcsoláskor tartja a feszültséget addig, amíg az A/D átalakító elvégzi az átalakítást.




- A tároló (tartó) funkciót a C kondenzátor látja el.
- A K kapcsoló zárásakor a kondenzátor U_{be} feszültségre töltődik.
- A kapcsoló nyitásakor a kondenzátor feszültsége U_{be}, amit minél tovább meg kell őriznie ezért egy feszültség-követő van utána kapcsolva, ami leválasztja a terhelést.



56. A flash konverter.

- A referencia feszültséget egy feszültségosztó ellenállás lánccal egyenlő közökre osztjuk.
 - \circ A bemenő feszültséget komparátorokkal (kimenete logikai szint, attól függően, hogy $U_p > U_{in}$) hasonlítjuk össze a felosztott referencia feszültségekkel.
 - A komparátorok kimenete egy ún. thermometrikus kód, ezt binárissá kell transzformálni.
 - o N bites felbontáshoz 2N–1 komparátor kell
 - Nagy chip területhez és fogyasztáshoz vezet, emiatt flash konverter kb. max. 8-9 bites felbontással készül.



57. Standard cellás ASIC főbb jellemzői.

- A maszk minták előre tervezettek, ezek az ún. cellák
 - Van egy "standard könyvtár" logikai funkciókkal
 - A szintézis ezeket fogja használni
 - A cellák magassága adott, szélessége funkciótól függően változik.
 - Az összeköttetések helye (táp és földsín, be és kimenetek stb.) rögzített.
- A tervezés a standard cellák elhelyezéséből és huzalozásából áll
 - o Teljes mértékben automatizált...
 - o Memória elhelyezésére ún. generált megacella blokkok állnak rendelkezésre
 - O Az elhelyezés szabályos, a cellákat sorokban helyezik el, majd összehuzalozzák.
 - Az összes maszkot le kell gyártani, így nem túl olcsó...
 - Prototípus gyártása esetén több, különböző forrásból származó tervet kombinálnak össze, hogy a maszk költségeket megosszák. (MPW – multi project wafer)

58. A gate-array felépítése, főbb jellemzői.

- A fémezés kivételével előre gyártott.
 - "Sea of gates" elrendezésben a chipen n és pMOS tranzisztorokat találunk, előre meghatározott mintázatban és pozícióban.
 - Struktúrált ASIC esetén pedig FPGA-hoz hasonló logikai blokkokat. (ld. később...)
- Az áramkör végleges funkciójának kialakítása a két vagy több rétegű fémezés meghatározásával történik.
 - o A tranzisztorok összekötésével kapukat alakítunk ki,
 - o majd a kapuk összekötésével a végleges funkciót.

- o A logikai kapuk belső összeköttetései általában meg vannak tervezve.
- Szintén a tervezés nagyrészt automatikus.
- Olcsóbb megoldás
 - Mivel a maszkok száma kevesebb
 - o Pl. egy két fémréteges technológia esetében négy maszk szükséges csak
 - Kontaktus a félvezetőhöz, 1. fémréteg, viák az 1. és 2. fémréteg között, 2. fémréteg
 - o a tranzisztorokat tartalmazó "félkész" szelet (az ún. master) előre elkészíthető és raktározható
- Kompromisszum:
 - A felépítésből adódóan nem lehet a teljes Si területet kihasználni, mindig maradnak "üres" területek


59. Programozható logikai eszközök konfigurálásának főbb módszerei és összehasonlításuk.

- Teljes egészében előre gyártottak, logikai funkciók és összeköttetésekből áll.
 - A logikai funkció és az összeköttetés is programozható.
- A konfigurálás elektromosan történik.
 - Ugyanazokat a technológiákat használják, mint a memória áramkörök.
 - Volatile
 - A konfigurálást statikus RAM végzi.
 - Emiatt a rendszer indításakor egy EEPROM memóriából a beállításokat be kell tölteni, ezt néha magán a chipen helyezik el.
 - Működés közben újrakonfigurálható.
 - Non-volatile
 - Flash EEPROM tranziszor
 - Antifuse (PLICE vagy ViaLink)

	SRAM	FLASH	Anti-fuse
Sérülékenység	lgen	Nem	Nem
Újraprogramozhatóság	∞	korlátozottan	Nem
Elfoglalt terület	6 tranzisztor	1 tranzisztor	Egy kontaktus
Technológia	Standard CMOS	Spec. flash	Spec. ViaLink
ISP	lgen	Igen	Nem
Kapcsoló ellenállása (Ω)	500-1000	500-1000	20-100
Kapcsoló kapacitása (fF)	1-2	1-2	<1
Visszafejthetőség	Titkosításra van szükség	lgen nehéz	lgen nehéz


60. CPLD-k főbb tulajdonságai.


- A PLA/PAL utódja.
- A "segéd" logika előállítása a feladata (az ún. glue logic) egy több kereskedelmi IC-t tartalmazó kártya esetén pl. a feladat a busz illesztés illetve esetleges segéd logikai jelek generálása
 - o Erre tradicionálisan a 74xx-t használták...
- Makrocellákból áll.
 - o egy makrócellában a PAL-hoz hasonló ÉS mátrix van logikai függvények előállítására.
 - o Egy programozható típusú (D, JK, T) flip-flop
 - o A makrocella általában közvetlenül kimenetet is hajthat.
 - o EEPROM segítségével programozható.



61. FPGA-k főbb tulajdonságai.

- Teljes mértékben előre gyártottak
- SRAM vagy antifuse elven programozhatóak
 - o Az SRAM a leggyakoribb, mert teljesen standard CMOS kompatibilitis.
- A legegyszerűbb változatok konfigurálható logikai cellákból és programozható összeköttetésekből áll.
- Modern FPGA-k
 - o A konfigurálható logikai blokkokon kívül tartalmaznak:
 - Memóriát
 - Ún. DSP blokkokat ezek leggyakrabban szorzók
 - PLL-eket a pontos órajel előállítására.






62. A strukturált ASIC.

- Az FPGA és a standard cellás IC tulajdonságait egyesíti.
- A megacellák (pl. beágyazott RAM, CPU stb.) az FPGA-hoz hasonló logikai blokkokkal vannak körülvéve.
- Nagyrészt előre gyártott, a programozás a felső 2-3 fémréteg elkészítését jelenti, ez jóval olcsóbb, mint az összes maszk legyártása.

Mivel nincs kapcsoló tranzisztor, az összeköttetések okozta késleltetés jóval kisebb, mint az FPGA
esetén


- Teljes rendszerek kialakítására alkalmas technológia (SoC – System on a Chip)
 - o Processzor
 - Memória (ROM/RAM)



63. Standard cellás ASIC, FPGA ill. strukturált ASIC jellegzetes helyfoglalási, fogyasztási, késleltetési viszonyai.


	std. Cell	FPGA	Struktúrált ASIC
Maximális órajel (%)	100	15	75
Teljesítmény (%)	100	1200!	300
Kapuszám egységnyi területen (%)	100	1	33

64. A digitális "design-flow".




Output beállítások

- A kimenet lehet push-pull
 - Vagy az NMOS, vagy a PMOS van csak nyitva
 - Azaz tápfeszültségre tölt fel, vagy földre húz le.
- Open drain (leánykori nevén open collector a TTL világban bipoláris tranzisztorok voltak…)
 - csak a NMOS-t vezérlik
 - Így a pin csak 0-t tud kényszeríteni, azaz áramot nyel el.
 - Egy felhúzó ellenállással megoldható a különböző jelszintek közötti konverzió
 - Egy logikai bemenetet több másik IC hajthat, ha van felhúzó ellenállás, pl. IRQ
 - Lehet nagyobb feszültségről pl. LED-et vagy mást hajtani.




Az open drain működés

- Egy NMOS tranzisztor kapcsol.
 - Ha a tranzisztor nincs bekapcsolva, áram nem folyik a kimenet tápfeszültség
 - Ha a tranzisztor bekapcsolt, akkor a tápfeszültség megoszlik az R ellenálláson és a bekapcsolt tranzisztoron.
 - Lehetőség szerint R nagy, így a kimenet 0V környéki kis feszültség lesz, de nem 0V.
 - Ha a kimenet alacsony szintű, áram folyik a táp és a föld között
 - Statikus fogyasztást okoz!
 - Ha V_{GS} = V_{DD} akkor a tranzisztor árama:
 - $I_D = \frac{K}{2} \frac{W}{L} (2(V_{DD} V_T)V_{OUT} V_{OUT}^2)$ (a tranzisztor lineáris tartományban van)
 - Az ellenállás árama megegyezik ezzel:
 - $I_R = (V_{DD} V_{OUT})/R$
 - Így a kimeneti feszültség számítható.
- ► PI. 10kΩ, V_{DD} =3,3V, V_{T} =0,7V, $\frac{KW}{2L}$ = 2mA/V²
 - V_{OUT}=27mV, az áram pedig kb. 0,33mA



- Konstanssal történő eltolás
 - Ez a legegyszerűbb, hiszen ez huzalozási kérdés.
- ▶ Funnel-shifter
 - Az N bites bemenetet 2N bitesre egészítik ki, művelettől függően, majd ebből választanak ki N bitet egy megadott offszettel.




Ezzel minden szokásos művelet elvégezhető

Eltolási művelet	В	С	Offszet
unsigned >> k	00	$A_{N-1}A_0$	k
signed >> k	$A_{N-1}A_{N-1}$	$A_{N-1}A_0$	k
<<	$A_{N-1}A_0$	0	N-k
rotate right	$A_{N-1}A_0$	$A_{N-1}A_0$	k
rotate left	$A_{N-1}A_0$	$A_{N-1}A_0$	N-k

Számlálók

- Szinkron számláló.
- ► Ha csak felfelé számlál, félösszeadókkal is megoldható




A kézi számítás összefoglalója

1. Feladat

A 3. ábra földelt emitteres kapcsolásában a kondenzátorok az erősítő középfrekvenciáján rövidzárnak tekinthetők, a tápfeszültség 12V.

- a) Határozza meg a kapcsolás egyenáramú munkapontját az U_{BE} =0,7V, B=150, U_{CES} =0,2V közelítéseket alkalmazva! A bázisáramot elhanyagolhatja.
- b) Rajzolja fel a kapcsolás kisjelű (AC) helyettesítő képét! (használja a tranzisztor földelt emitteres, feszültségvezérelt áramgenerátort tartalmazó helyettesítő képét!)
- c) Határozza meg az erősítő paramétereit (feszültségerősítés, be ill. kimenő ellenállás)!



3. ábra: A földelt emitteres erősítő kapcsolási rajza

Megoldás

Feltételezzük, hogy a tranzisztor normál aktív üzemmódban működik. Ha a bázisáramot elhanyagoljuk, akkor a bázispont feszültsége:


$$U_B = V_{CC} \frac{R_{B2}}{R_{B1} + R_{B2}} = 1,17V$$

Az emitterpont feszültsége ennél U_{BE} -vel kisebb, tehát az emitter áram:

$$I_E = \frac{U_B - U_{BE}}{R_E} = 1mA$$

A kollektor-emitter feszültség: $U_{CE}=V_{CC}-I_{C}R_{C}-I_{E}R_{E}=6,8V$ (valóban normál aktív üzemmódban dolgozik a tranzisztor.)

Az AC helyettesítő kép a következő:



4. ábra: a kisjelű helyettesítő kép

A helyettesítő kép paraméterei:

$$r_e = \frac{U_T}{I_E} = 26\Omega$$
 $\beta \approx B = 150$

Számítsuk ki az erősítő paramétereit!

A bázisáram:

$$i_b = \frac{u_{in}}{(\beta + 1)r_e}$$

A kimeneti kisjelű feszültség:

$$u_{out} = -\beta i_b R_C$$

Így az erősítés:

$$A = \frac{u_{out}}{u_{in}} = -\frac{\beta}{\beta + 1} \frac{R_C}{r_e} \approx -\frac{R_C}{r_e} = -180$$

Az erősítés dB-ben:

$$A = 20 \lg(180) = 45,1 dB$$

A bemeneti ellenállást három ellenállás párhuzamos kapcsolása adja, azaz:

$$r_{in} = R_{B1} \times R_{B2} \times (\beta + 1)r_e = 2.1k\Omega$$

A kimeneti ellenállás a kollektorellenállás:

$$R_{OUT} = R_C = 4.7k\Omega$$


A gyakorlaton megoldott feladatok

1. Feladat

Határozza meg az ábrán látható invertáló alapkapcsolás feszültségerősítését!

Megoldás

A műveleti erősítőt ideálisnak feltételezzük. Ekkor az invertáló és a neminvertáló bemenet feszültsége megegyezik, ebben a kapcsolásban OV. Az invertáló bemenetre egy Kirchhoff törvényt felírva:



$$0 = \frac{V_{OUT}}{R_2} + \frac{V_{IN}}{R_1}$$

azaz


$$A = \frac{V_{OUT}}{V_{IN}} = -\frac{R_2}{R_2} = -10$$

2. Feladat

Határozza meg az ábrán látható neminvertáló alapkapcsolás feszültségerősítését!

Megoldás

A műveleti erősítőt ideálisnak feltételezzük. Ekkor az invertáló és a neminvertáló bemenet feszültsége megegyezik. Az invertáló bemenet feszültsége egy egyszerű feszültségosztással számítható, így a következőt kapjuk:



$$V_{IN} = \frac{R_1}{R_1 + R_2} V_{OUT}$$

átrendezve

$$A = \frac{V_{OUT}}{V_{IN}} = 1 + \frac{R_2}{R_1} = 11$$

Másik megoldás: a visszacsatolás átvitele: $\beta = \frac{R_1}{R_1 + R_2}$.

Az ideális műveleti erősítő erősítése végtelen, tehát a visszacsatolt erősítőre:

$$A \approx \frac{1}{\beta} = 1 + \frac{R_2}{R_1} = 11$$


3. Feladat

Határozza meg az alábbi összegző invertáló kapcsolásban a kimenet feszültségét!

Megoldás

Használjuk a szuperpozíció tételét, mivel ez a kapcsolás a két bemenetre egy-egy invertáló alapkapcsolás. A kimenet a válaszfüggvények összege, azaz:

$$V_{OUT} = -\frac{R_6}{R_7} V_{REF} - \frac{R_6}{R_5} V_{IN} = -(10V_{IN} + V_{REF})$$



Másik megoldás: írjuk fel a Kirchhoff csomóponti törvényt az invertáló bemenetre!

$$\frac{V_{OUT}}{R_6} + \frac{V_{IN}}{R_5} + \frac{V_{REF}}{R_7} = 0$$

átrendezve megkapjuk az előző megoldást.

4. Feladat

Határozza meg az alábbi különbségképző kapcsolásban a kimenet feszültségét!

Megoldás

Használjuk a szuperpozíció tételét! A V_+ bemenetre nézve ez a kapcsolás egy neminvertáló alapkapcsolás (ilyenkor a szuperpozíció miatt V_- =0 V_+ azaz R_8 ellenállás földre kapcsolódik), és a műveleti erősítő neminvertáló bemenetére az R_9 - R_{10} feszültségosztón leosztott V_+ feszültség kerül. Így a kimenet feszültsége (felhasználva a 2. példa eredményét)

$$V_{OUT} = \left(1 + \frac{R_{11}}{R_8}\right) \frac{R_9}{R_9 + R_{10}} V_+ = 10 V_+$$

A V. bemenetre nézve a kapcsolás egy invertáló alapkapcsolás. (ilyenkor a szuperpozíció tétel miatt V₊= 0V, azaz a neminvertáló bemenet a párhuzamosan kapcsolt R₉,R₁₀ ellenállásokon keresztül földre kerül.) A kimenet feszültsége (felhasználva az 1. példa eredményét)

$$V_{OUT} = -\frac{R_{11}}{R_{\Omega}}V_{-} = -10V_{-}$$

Összegezve:

$$V_{OUT} = 10(V_+ - V_-)$$

Másik megoldás:

A műveleti erősítő bemeneteinek feszültsége egy-egy feszültségosztásból számíthatóak és ideális műveleti erősítőt feltételezve megegyeznek. Azaz:

$$\frac{R_9}{R_9 + R_{10}} V_+ = \frac{R_{11}}{R_8 + R_{11}} (V_- - V_{OUT}) + V_{OUT}$$

azaz

$$V_{OUT} = 10(V_+ - V_-)$$

Harmadik megoldás:

Az invertáló és neminvertáló bemenet feszültsége megegyezik, legyen ez U. Írjunk fel Kirchhoff áramtörvényt az invertáló és a neminvertáló bemenetre:

$$\frac{U - V_+}{R_{+0}} + \frac{U}{R_0} = 0 \tag{1}$$

$$\frac{U-V_{+}}{R_{10}} + \frac{U}{R_{9}} = 0$$

$$\frac{U-V_{-}}{R_{8}} + \frac{U-V_{OUT}}{R_{11}} = 0$$
(1)


A két egyenletbe behelyettesítve és a (2) egyenletből az (1) egyenletet kivonva megkapjuk a megoldást.


3. Feladat

- A) Tervezze meg az $Y = \overline{C(A+B)}$ függvényt megvalósító komplex kaput!
- B) Vizsgálja meg a kapu működését áramkörszimulátor segítségével. Állítsa elő az összes bemeneti kombinációt és ellenőrizze a kapu működését!


Megoldás

Első lépés a PDN (pull-down network) megtervezése, ezt n csatornás tranzisztorokkal kell megvalósítani. A negált logikai függvény minden 0 értékéhez a kimenet és föld között áramutat kell biztosítani, a függvényben szereplő összegnek párhuzamosan, a szorzatoknak sorba kapcsolt hálózatrészek felelnek meg. A baloldali ábrán látható, hogy hol tartunk.





2. ábra: A pull-down network



3. ábra: A kész kapu kapcsolási rajza

A második lépés PUN (pull-up network) megtervezése, ezt a p vezetéses tranzisztorokkal kell megvalósítani. A pull-up network a negált függvény minden 1 értékéhez a tápfeszültség és a föld között áramutat kell, hogy biztosítson. Ennek egy módszere az, hogy meghatározzuk a PDN duális hálózatát. A duális hálózatban sorba kapcsolt hálózatrészeknek párhuzamosan kapcsolt hálózatrészek, a párhuzamosan kapcsolt hálózatrésznek pedig sorba kapcsolt részek felelnek meg. A jobboldali ábrán feltüntettük a duális hálózatrészeket.

A másik módszer az, hogy meghatározzuk De Morgan azonosságok alkalmazásával a függvényt a bemenetek negált értékei függvényében, azaz az $Y = f(\overline{X})$ függvényt (mivel a p csatornás MOS tranzisztor logikai 0 szintnél fog vezetni) és a PDN-nél alkalmazott módszer szerint előállítjuk a hálózatot. Ebben az esetben:

$$Y = \overline{C(A+B)} = \overline{C} + \overline{A+B} = \overline{C} + \overline{A} \ \overline{B}$$

A két módszer azonos eredményre vezet.