

2026年02月13日

通信

SDIC

行业深度分析

证券研究报告

光通信系列报告二：光电共封装重构算力互连架构，CPO 开启高密度高能效新时代

投资评级 **领先大市-A**
维持评级

以光电融合共封装，实现密度、性能、能效、架构全面跃升：

CPO 作为下一代数据中心互连的核心技术，通过光电芯片的封装级深度融合，全面突破铜互连与可插拔光模块的物理边界，在密度、性能、能效与系统架构四个维度实现代际跃升。相较铜缆，其以光代电，彻底打破高速传输的距离与带宽瓶颈；相较可插拔光模块，CPO 将端口带宽密度提升一个数量级，为 224G+ SerDes 与太比特级交换架构提供底层支撑，同时系统级功耗下降可达 50% 以上。通过缩短电通道、统一热管理及简化光布线，CPO 进一步提升系统可靠性并优化整体 TCO，正在重塑高端算力互连的技术范式。

海外巨头技术演进全面提速，产业化进程有望较 27 年前移：

全球算力龙头正同步加速 CPO 技术路线落地。NVIDIA 已明确 2025—2026 年“双代递进”商用节奏，从强调可维护性的准共封装快速演进至深度共封装形态，直接服务超大规模 AI 集群互连需求。Broadcom 持续推动 CPO 平台向更高交换带宽（102.4T）与先进封装体系（FOWLP、COUPE）演进，并以开放生态模式带动产业链成熟。Intel 则从先进封装与光电耦合基础能力切入，分阶段夯实规模制造条件。三大巨头分别从系统牵引、制造平台与底层技术三端形成合力，标志着 CPO 正由技术验证期迈向工程化部署阶段，大规模应用窗口有望早于此市场预期。

Scale-up 增量厚积薄发，激活全产业链共同向上：

CPO 的真正增长引擎来自 Scale-up 高带宽互连的刚性需求，而非传统 Scale-out 网络的成本替代逻辑。以 NVIDIA Blackwell 架构为例，其 NVLink 单 GPU 互连带宽已达 7.2Tbps，约为 800G 以太网方案的 9 倍，传统可插拔光模块在功耗与带宽密度上已逼近物理极限。CPO 凭借极短电通道与高集成光引擎，成为当前能够同时满足超高速率、低功耗与高端口密度的系统级方案，确立其在 Scale-up 领域的战略卡位。这一架构升级正推动产业链价值重构：上游硅光芯片与高性能激光器价值量显著提升，中游先进封装与光电协同制造成为核心壁垒，下游 AI 系统与液冷散热需求同步扩张。CPO 不再只是单点器件创新，而是正在成为驱动新一代算力基础设施升级的核心技术底座。

首选股票 目标价（元） 评级

行业表现



资料来源：Wind 资讯

升幅%	1M	3M	12M
相对收益	-0.4	16.8	63.6
绝对收益	-1.8	18.4	84.0

马良 分析师

SAC 执业证书编号：S1450518060001

maliang2@essence.com.cn

常思远 分析师

SAC 执业证书编号：S1450525120001

changsy1@sdicsc.com.cn

相关报告

投资建议：

在光通信产业加速向 800G 及 1.6T 以上演进、CPO 技术由验证阶段逐步迈向产业化落地的关键窗口期，我们建议重点关注在核心器件与关键工艺环节实现实质突破、并已进入头部客户验证体系的优质标的，包括：龙芯中科、炬光科技、莱特光电、致尚科技、源杰科技、天通股份、腾景科技、罗博特科、太辰光、工业富联、华勤技术、科华数据等。

风险提示：新技术发展不及预期；市场竞争加剧；AI 发展及投资不及预期。

目 录

1. 光电融合革命：CPO 技术如何重塑下一代算力基础设施	6
2. CPO 核心优势：光电融合驱动的架构革新	7
2.1. 高密度集成：突破物理空间限制，提升单位面积算力	7
2.2. 高能效表现：重构光电转换路径，大幅降低系统功耗	8
2.2.1. 架构重构实现能效跃升	8
2.2.2. 规模部署带来显著节能收益	11
2.3. 高性能突破：解决信号完整性瓶颈，支撑高速率与低时延性能	11
2.4. 架构简化：降低系统复杂性和总拥有成本	12
3. CPO 的核心挑战：架构变革下的四大难题	12
3.1. 灵活性缺失与生态锁定	14
3.2. 异质集成热管理难问题	15
3.3. 测试困境与良率瓶颈	15
3.4. 技术迭代周期错配	16
4. 海外巨头技术演进全面提速，CPO 产业节奏有望较 27 年预期提前	16
4.1. 英伟达：Scale-out 产品率先落地，技术升级指向带宽密度与深度封装	16
4.2. 博通：先发卡位并主动拥抱技术迭代，关键架构升级推动平台迈向高带宽规模化部署	19
4.3. 英特尔：四阶段分步推进，从封装级电互联过渡至 3D 光子集成	21
5. CPO 产业链：AI 驱动下的紧耦合生态与垂直整合趋势	22
5.1. ASIC：系统性能的决策核心	23
5.2. 光引擎：光电转换的集成枢纽	24
5.2.1. 调制器：技术路线三足鼎立，厂商因地制宜	26
5.2.1.1. 马赫-曾德尔调制器（MZM）：技术成熟的高性能路径	26
5.2.1.2. 微环调制器（MRM）：高密度集成的代表，受产业龙头青睐	27
5.2.1.3. 电吸收调制器（EAM）：在热稳定性与集成度间寻求平衡	27
5.2.2. 光引擎技术演进路线：围绕“系统集成优化”与“多维带宽扩容”展开突破	28
5.3. 光路系统：信号生成与精准传输的生命线	28
5.3.1. 内置/外置光源：ELS 破解热管理与可靠性瓶颈成为主流方案	28
5.3.2. 光纤阵列单元（FAU）：高精度设计需求带来高价值量与高壁垒	29
5.3.3. 高密度无源器件：随端口密度与 CPO 渗透率的同步放大大打开增量区间	31
5.4. CPO 产业化落地驱动产业链价值重构，核心组件与先进封装成受益焦点	32
5.4.1. 受益环节：CPO 核心组件、先进封装引领价值增长	32
5.4.2. 承压环节：传统模块与分立元件或面临结构性替代	32
6. 关注 CPO 相关投资机会	33
6.1. 源杰科技	33
6.2. 仕佳光子	33
6.3. 长光华芯	34
6.4. 致尚科技	34
6.5. 炬光科技	34

目 录

图 1. 未来全球通信趋势	6
---------------	---

图 2. 在 AI Scale-up 中光学替代铜缆的条件为带宽密度高于 2.5Tbps/mm, 功耗低于 5 PJ/bit.....	6
图 3. 光模块方案趋势演进.....	7
图 4. 光模块方案趋势演进与优势对比.....	7
图 5. 可插拔式光模块手持图 (144.75*82*13.6mm).....	8
图 6. CPO 模组与硬币大小对比 (7.8*16*8mm).....	8
图 7. 不同光模块性能对比.....	8
图 8. Nvidia Spectrum-X Photonics 与传统可插拔光模块功耗对比图 (CPO 省去了 DSP 功耗大幅降低).....	9
图 9. 相比于可插拔光模块 CPO 省去了长距离电传输.....	9
图 10. Intel 硅光集成 CPO 功耗迭代.....	10
图 11. SerDes 功耗与通道信号损失强相关.....	10
图 12. 博通的测试中 CPO 相比于可插拔光模块功耗节省 65%.....	10
图 13. 传统 EML 方案可插拔光模块与 CPO 连接损耗对比.....	11
图 14. Marvell CPO 交换机展示方案.....	12
图 15. 带有可插拔式光模块的交换机方案.....	12
图 16. CPO 将逐渐从 Scale-out 开始向内渗透最终成为主流.....	13
图 17. Nvidia 机架 Scale-up 带宽未来将远超 Scale-out 带宽.....	14
图 18. 2020 年中国交换芯片市场份额集中在三大厂.....	15
图 19. 晶圆代工厂 (如台积电) 参与 CPO 方案.....	15
图 20. 温度对 CPO 性能影响剧烈.....	15
图 21. 光模块迭代趋势.....	16
图 22. 过去 15 年 AI 训练算力需求.....	16
图 23. Nvidia 三代 CPO 交换机性能参数.....	17
图 24. Nvidia Quantum-X 每颗 ASIC 周围配置 6 个可拆卸光学子组件.....	18
图 25. Nvidia Spectrum-X Switch 构造图.....	18
图 26. 博通三代 CPO 交换机性能参数.....	19
图 27. 博通 Humboldt 交换机.....	20
图 28. 博通 Bailly 交换机.....	20
图 29. Intel CPO 发展路径图.....	22
图 30. CPO 产业链生态.....	22
图 31. CPO 产业链梳理.....	23
图 32. 博通交换机芯片迭代路径 (每 2 年实现交换容量翻倍).....	24
图 33. 思科斥资 10 亿美元研发 Silicon One 系列, 同一架构支持 11 种需求场景.....	24
图 34. 光引擎结构中将 EIC 与 PIC 共同封装.....	24
图 35. 主流厂商的 VCSEL CPO 方案对比.....	25
图 36. 使用硅光集成技术的 100-Gbps 光模块样例.....	26
图 37. 硅光集成使得 1.6T 可插拔式光模块所需要的 8 个高速激光器降低至 2 个更便宜的 CW 激光器.....	26
图 38. MZM 调制器.....	26
图 39. MRM 调制器.....	27
图 40. EAM 调制器.....	27
图 41. 光引擎突破至 12.8T 及以上的可行方案.....	28
图 42. CPO 系统中可能的激光器方案.....	29
图 43. 光纤阵列单元.....	30


图 44. 光纤阵列单元市场规模.....	30
图 45. Broadcom FOWLP 路径发展图.....	30
图 46. 保偏光纤.....	31
图 47. MPO 连接器.....	31
图 48. 爱德泰 Shufflebox 方案示意图.....	32
图 49. Nvidia Quantum-X Photonics 使用 144 个 MPO 连接器.....	32
表 1: Nvidia GB300 NVL72 集群能耗预算: 传统 vs CPO 方案.....	10
表 2: CPO 替代可插拔式光模块构建 25.6T/51.2T 交换机能耗测算.....	11
表 3: Nvidia GB300 NVL72 集群成本预算: 传统 vs CPO 方案.....	14

1. 光电融合革命：CPO 技术如何重塑下一代算力基础设施

共封装光学 CPO (Co-Packaged Optics) 是一种将光引擎与交换 ASIC 芯片通过高密度互连集成于同一封装载体内的先进架构。该技术通过将光引擎紧邻 ASIC 封装，显著缩短高速电接口（如 SerDes）的传输距离，实现芯片间（D2D）及设备间（M2M）的短距光互连。CPO 方案省去了传统架构中复杂的射频走线及 Redriver/Retimer 等中继器件，从而显著降低功耗与系统成本，实现更高的集成度与带宽密度。在该架构下，光引擎取代传统光模块，成为光电转换的核心单元，被视为下一代低功耗、高集成度封装技术的主要发展方向。


CPO 正成为突破算力扩展瓶颈的关键技术，其价值将在 Scale-Up 与 Scale-Out 两大路径中充分体现。在 Scale-Up 层面，CPO 旨在解决节点内 GPU 互联的物理限制。传统铜缆在 200Gbps/lane 及以上速率时，传输距离最多只有两米且功耗高。CPO 通过光电深度融合，将能效提升至接近大规模商用临界点（当前 Nvidia 方案已达 5.6pJ/bit，逼近铜缆 5pJ/bit 替代阈值），从而打破机箱边界，实现跨机柜的低延迟统一内存访问，为构建超大规模计算单体铺平道路。在 Scale-Out 层面，CPO 通过光引擎与交换 ASIC 的共封装，将助力突破 51.2T+ 交换机的带宽与能效瓶颈。它大幅提升了叶脊网络的互联密度，有效支撑 AI Fabric 的大规模节点间通信，是实现分布式集群高效横向扩展的核心引擎。

图1. 未来全球通信趋势



资料来源：YOLE 官网、国投证券证券研究所

图2. 在 AI Scale-up 中光学替代铜缆的条件为带宽密度高于 2.5Tbps/mm，功耗低于 5 PJ/bit




资料来源：Microsoft 官网、国投证券证券研究所

2. CPO 核心优势：光电融合驱动的架构革新

光模块的演进历程，本质上是一场持续向交换芯片 ASIC 靠拢、不断缩短电光转换距离的技术革命。纵观发展历程，可插拔光模块 (Pluggable) → 板载光学 (OBO) → 近封装光学 (NPO) → 共封装光学 (CPO) → 裸片级 CPO 封装内光学 (OIO)，这一过程的核心驱动力，始终围绕互连距离的缩短、带宽密度与能效比的提升，以及光电融合的不断深化。在这一演进路径中，CPO 相较于目前广泛使用的可插拔架构，展现出高密度、高效能、高性能与架构简化等多重优势；而未来的 OIO 将进一步把光 I/O 直接集成至计算/存储芯片，取代传统电 I/O 变为光信号，在带宽与延迟方面实现更深层次优化。

图3. 光模块方案趋势演进




资料来源：YOLE 官网、国投证券证券研究所

图4. 光模块方案趋势演进与优势对比

CO-PACKAGED OPTICS (CPO)

Key trends



资料来源：YOLE 官网、国投证券证券研究所

2.1. 高密度集成：突破物理空间限制，提升单位面积算力

在 CPO 架构下，系统集成密度实现数量级提升，显著增强单位面积的计算与通信能力。在相同交换机前面板面积条件下，CPO 可支持的光通信端口数量可以突破传统可插拔模块限制。


传统可插拔光模块作为独立单元，需配套外壳、连接器及高速 SerDes 接口，端口密度受限于模块体积与 PCB 布线资源。相比之下，CPO 利用硅光平台与先进封装技术（如 CoWoS、微凸块互连），将光引擎以裸芯片形式与交换芯片集成于同一基板，实现百微米级光电互连。从带宽密度来看，传统可插拔光模块通常仅能达到约 5-40 Gbps/mm，而共封装光学（CPO）架构可提升至 50-200Gbps/mm 级别，实现约一个数量级的提升。

图5. 可插拔式光模块手持图（144.75*82*13.6mm）




资料来源：华为官网、国投证券证券研究所

图6. CPO 模组与硬币大小对比（7.8*16*8mm）



资料来源：Fujitsu 官网、国投证券证券研究所

图7. 不同光模块性能对比



资料来源：Intel 官网、国投证券证券研究所


2.2. 高能效表现：重构光电转换路径，大幅降低系统功耗

2.2.1. 架构重构实现能效跃升

CPO 技术最突出的优势在于其卓越的能效表现，能够将光通信系统整体功耗显著降低 50% 以上。这一突破性成果源自对传统架构中“电-光转换”环节的根本性重构。CPO 架构的核心优势源于极短的电互连：1) 物理长度的急剧缩短直接降低了驱动功耗与阻抗损耗；2) 由此带来的优质信号完整性，降低了对高功耗 DSP 进行复杂信号补偿的依赖；3) 光电协同设计消


除了冗余的信号调理链路。实际数据印证了这一优势：以 Nvidia Spectrum-X Photonics 为例，其 1.6Tb/s CPO 方案总功耗仅为 9W（光引擎 7W，激光器 2W），而传统可插拔光模块总功耗高达 30W（仅 DSP 就达 20W，激光器 10W），CPO 方案实现了约 3.5x 的能效提升。博通在 ECOC 2025 公布的测试结果显示，在同等 800G 带宽下，传统 800G 2×FR4 可插拔光模块功耗约 15W，而采用 CPO 交换芯片时，其光引擎与外置激光源合计功耗约 5.4W，对应约 65% 的功耗下降。在 Nvidia 的大规模 AI 集群测算中，CPO 的优势进一步放大。以 GB300 NVL72 架构、三层网络为例，传统 DSP 光模块仅光收发器即消耗 17MW 电力；切换至 CPO 后，光互连相关功耗可下降约 84%，即便考虑交换机侧新增光引擎与外置激光源，整体网络功耗仍可降低约 23%。若结合 CPO 高端口密度带来的网络扁平化（由三层向两层演进），总网络功耗降幅可扩大至约 48%。

图8. Nvidia Spectrum-X Photonics 与传统可插拔光模块功耗对比图（CPO 省去了 DSP 功耗大幅降低）




资料来源: Nvidia 官网、国投证券证券研究所

图9. 相比于可插拔光模块 CPO 省去了长距离电传输



资料来源: Semianalysis 官网、国投证券证券研究所

图10. Intel 硅光集成 CPO 功耗迭代



资料来源: Intel 官网、国投证券证券研究所

图11. SerDes 功耗与通道信号损失强相关





FIGURE 15: Transceiver power efficiency versus channel loss.

资料来源: Daly, D. C., Fujino, L. C., & Smith, K. C. (2018). Through the Looking Glass - The 2018 Edition: Trends in Solid-State Circuits from the 65th ISSCC、国投证券证券研究所

图12. 博通的测试中 CPO 相比于可插拔光模块功耗节省 65%



资料来源: Siamak Amiralizadeh, D. Alduino, W. Zhang, V. Lowalekar, G. Wang, N. Ge, R. Zhu, N. Hoang, J. Stever, J. Xu, J. Pruitt, A. John, S. Agrawal, F. Mercado, O. Moeller, D. Young. "CPO Technology Evaluation for Hyperscale Data Center Fabric Switches." 2025、国投证券证券研究所

表1: Nvidia GB300 NVL72 集群能耗预算: 传统 vs CPO 方案

项目	DSP Transceivers (3-Layer Network)	LP0 Transceivers (3-Layer Network)		CPO (3-Layer Network)		CPO (2-Layer Network)	
	功耗 (瓦)	功耗 (瓦)	相比 DSP 方案功耗节约	功耗 (瓦)	相比 DSP 方案功耗节约	功耗 (瓦)	相比 DSP 方案功耗节约
服务器	142,000	142,000	0%	142,000	0%	142,000	0%
光收发器	6,184	3,935	-36%	1,000	-84%	1,000	-84%
交换机	8,014	8,014	0%	9,884	23%	6,336	-21%
网络总功耗	14,198	11,949	-16%	10,884	-23%	7,336	-48%
其他	281	281	0%	281	0%	281	0%
总功耗	156,479	154,230	-1%	153,165	-2%	149,617	-4%

资料来源: SemiAnalysis 官网、国投证券证券研究所

2.2.2. 规模部署带来显著节能收益

CPO 的节能效益随交换机容量提升而呈指数级放大。在 25.6T 系统中，CPO 相较于可插拔方案节能约 46%-56%，单台日节电量约为 4.6-6.9 度。而当容量升级至 51.2T 时，其节能幅度进一步提升至 58%-66%，单台日节电量大幅增至 11.5-16.1 度。在大规模数据中心部署下，万台 51.2T 交换机规模的数据中心每年能够因此省下约 4205-5887 万度电。这不仅直接转化为巨额电费节省，大幅降低 OPEX，更极大地缓解了数据中心的供电和散热压力，降低了碳排放，符合“双碳”战略目标。因此，CPO 是未来超大规模数据中心实现高速互联与绿色发展的关键技术路径。

表2: CPO 替代可插拔式光模块构建 25.6T/51.2T 交换机能耗测算


方案	单端口功耗 (W)	25.6T 交换机对应端口数	51.2T 交换机对应端口数	系统总功耗 25.6T/51.2T (W)	CPO 节省功率 方案 A/方案 B	单台日节电量 方案 A/方案 B (度)
A:标准 7nm DSP 的 800G 可插拔光模块	16	32	64	512/1024	-/-	-/-
B:5nm DSP+CMOS TIAs 方案的 800G 可插拔光模块	12 - 14 (取 13)	32	64	416/832	-/-	-/-
Broadcom 25.6T CPO 800G	7	32	-	224/-	56.25%/46.15%	6.91/4.61
Broadcom 51.2T CPO 800G	5.5	-	64	-/352	65.63%/57.69%	16.13/11.52

资料来源: Broadcom 官网、国投证券证券研究所

2.3. 高性能突破: 解决信号完整性瓶颈, 支撑高速率与低时延性能

CPO 技术从传输速率、信号质量、降低延迟三方面突破了可插拔光模块的性能瓶颈。在传输速率方面，CPO 将电互联距离从厘米级缩短至百微米级，这一关键突破大幅降低了信号在传输过程中的衰减、反射和串扰，使得 224G 及以上 SerDes 的信号完整性问题得到根本性解决，为稳定实现 3.2T 及更高速率铺平了道路。在信号质量方面，CPO 通过极短距离的电互联，在 200Gbps 通道，将传统 EML 方案高达 22dB 的连接损耗大幅降至仅 4dB。更重要的是，虽然光速是有限的，但 CPO 架构通过两个关键机制实现了纳秒级的延迟降低：1) 电信号传输距离的缩短，直接减少了信号传播时间；2) 由于传输路径大幅缩短，信号质量显著提升，这使得原本用于信号修复的复杂数字信号处理 (DSP) 得以简化甚至移除，消除了 DSP 处理带来的主要延迟。这种纳秒级的延迟降低对于需要极低延迟通信的高性能 (HPC) 计算和 AI 训练集群具有重要意义。

图13. 传统 EML 方案可插拔光模块与 CPO 连接损耗对比



资料来源: Nvidia 官网、国投证券证券研究所


2.4. 架构简化：降低系统复杂性和总拥有成本

相较于传统可插拔光模块，CPO 通过架构层面的深度集成，从根本上降低了系统的整体复杂性与总拥有成本。其核心优势体现在三大关键路径上：

- **简化信号路径，降低电气复杂度与材料成本：**CPO 将光引擎与计算/交换芯片在封装内紧密集成，极大地缩短了高速电信号的传输距离。这不仅显著缓解了对 PCB 材料、布线工艺和信号完整性的极致要求，更直接降低了高速板材的使用与主板设计的复杂度，从而在源头上压缩了硬件成本。
- **统一热管理，提升散热效率与能源效益：**CPO 将光学器件纳入主芯片的统一散热体系中，构建了更短、更高效的热管理路径。这种集成化散热方案降低了对复杂独立光模块进行冷却的能耗，提升了整体散热效率，有助于直接降低数据中心的冷却功耗，实现运行成本的节约。
- **优化物理布局，提升密度与可靠性：**CPO 采用光纤阵列直接出光，彻底避免了设备内部大量的光纤跳线。这不仅解决了机柜内布线混乱、空间占用多的问题，使得设备布局更加紧凑可控，也减少了因连接器松动和线缆弯折导致的故障点，提升了系统可靠性与可维护性。


总而言之，CPO 通过信号路径的简化、热管理的统一与物理布局的优化，实现了系统架构的代际升级，不仅降低了前期的硬件与材料成本，更通过减少空间占用、降低冷却能耗和提升。

图14. Marvell CPO 交换机展示方案



资料来源：Marvell 官网、国投证券证券研究所

图15. 带有可插拔式光模块的交换机方案



资料来源：Fibre System 官网、国投证券证券研究所

3. CPO 的核心挑战：架构变革下的四大难题

未来数据中心与智算中心的光互联架构将从单一路线走向“OCS、CPO、可插拔光模块”三路线并存的格局，并形成分层明确、协同发展的技术体系。


- **OCS 依托其超大交换容量与系统级扩展能力，率先在 Spine 层和大型 Scale-up 集群中规模落地，**已成为万卡级 GPU/TPU 互联的核心基础设施。目前，谷歌 Apollo 项目在数据中心网络架构中引入全光 OCS 方案，逐步替代传统 Clos 架构下的电交换模式，并已在 Spine 层实现规模化部署。
- **CPO 在功耗与带宽密度方面具备结构性优势，是面向高带宽互联的中长期技术路径。但短期仍受良率、返修难度、测试复杂度、异质集成热管理及生态灵活性不足等因素制约。**现阶段 CPO 率先落地于 Scale-out 交换层面，主要因当前共封装良率仍处爬坡期，失效对系统影响相对可控，更适合作为产业链工艺与系统协同能力的验证场景；而可插拔光模块凭借灵活性、互操作性与成熟供应链，仍将长期主导 Leaf 层以下机柜内、机架间及中长距离互联市场。
- **当前 CPO 在 Scale-out 中的部署更具“验证属性”，成本优势尚未充分释放。**以 NVIDIA 的 CPO 交换机方案为例，CPO 在 TCO 层面的改善整体仍较有限。在 1.6T 交换平

台中，传统可插拔方案需配置约 72 个 1.6T 光模块，对应光模块成本约 7 万美元量级；CPO 方案采用约 36 个 3.2T 光引擎，光学物料成本约 3.5 - 4.0 万美元，物料层面具备一定优势。但在系统交付过程中，光引擎、FAU、ELS 及配套光纤仍叠加较高系统级毛利，使终端 CPO 方案的光学相关成本与可插拔方案接近，成本优势并不显著。在三层网络架构下，尽管 CPO 可显著减少光模块采购数量（降幅约 80%以上），但新增封装复杂度与系统集成成本抬升交换机整体成本，最终网络侧 TCO 降幅约 30%；考虑到服务器仍占集群 TCO 主导，整集群层面的总成本改善仅为个位数。即便网络由三层向两层扁平化演进，CPO 对整体 TCO 的改善幅度也主要体现在中高个位数水平。

- **CPO 的长期主要增量来自于 Scale-up 互联。** 相较 Scale-out 网络，GPU Scale-up 对带宽密度与时延要求呈数量级提升。以 NVIDIA Blackwell 为例，第五代 NVLink 单 GPU 单向带宽达 900GB/s（7.2Tbps），约为 800G 以太网 Scale-out 方案的 9 倍，推动 GPU SerDes 速率持续演进，也使传统可插拔光模块在功耗与带宽密度上逐步逼近物理极限。CPO 将光电转换前移至封装层，可显著降低互连功耗并提升系统带宽密度与时延表现，更契合 Scale-up 架构的演进方向。随着 Scale-up 域规模与互联速率持续提升，其互连 TAM 增速有望显著快于 Scale-out 网络，CPO 核心市场空间预计最终由 Scale-up 应用主导。


整体来看，行业正从传统“可插拔”模式迈向“OCS+CPO +可插拔”的立体演进结构，并在不同网络层级基于性能、成本与灵活性需求形成最优技术配置，为新一代高效算力网络奠定基础。根据 LightCounting 预测，未来五年可插拔光模块仍是市场主导形态；在 800G/1.6T 端口需求中，CPO 端口份额预计将在 2026 - 2028 年提升至 30%以上。

图16. CPO 将逐渐从 Scale-out 开始向内渗透最终成为主流



资料来源: MINKENBERG C, KRISHNASWAMY R, ZILKIE A, et al. Co-packaged datacenter optics: opportunities and challenges [J]. IET optoelectronics, 2021, 15(2): 77-91. DOI: 10.1049/ote2.12020、国投证券证券研究所

图17. Nvidia 机架 Scale-up 带宽未来将远超 Scale-out 带宽



资料来源: Semi analysis 官网、国投证券证券研究所

表3: Nvidia GB300 NVL72 集群成本预算: 传统 vs CP0 方案

	DSP Transceivers (3-Layer Network)	LP0 Transceivers (3-Layer Network)		CP0 (3-Layer Network)		CP0 (2-Layer Network)	
项目	成本 (美元)	成本 (美元)	相比 DSP 方案 成本节约	成本 (美元)	相比 DSP 方案 成本节约	成本 (美元)	相比 DSP 方案 成本节约
服务器	4357943	4357943	0%	4357943	0%	4357943	0%
光收发器	499925	434146	-13%	71525	-86%	71525	-86%
交换机	312681	312681	0%	564821	81%	359965	15%
光纤、线缆、软件等	24338	24338	0%	24338	0%	17723	-27
网络总功耗	836944	771164	-8%	660684	-21%	449213	-46
其他	269152	269152	0%	269152	0%	269152	0%
总功耗	5464039	5398259	-1%	5287779	-3%	5076308	-7%


资料来源: Semi Analysis 官网、国投证券证券研究所

3.1. 灵活性缺失与生态锁定

CP0 技术的规模化应用，正面临着灵活性缺失、运维成本高昂与供应链生态锁定三大根本性制约。在架构设计上，光引擎与交换芯片 ASIC 的深度集成削弱了系统灵活性，光学接口难以独立升级或现场更换，与数据中心长期采用的模块化、可维护设计理念存在一定冲突；在运维层面，光学与高价值交换芯片的强耦合显著放大单点故障代价，任何光学或芯片层面的异常均可能导致整板甚至整机更换，抬升维护复杂度与隐性 TCO。


在产业生态方面，CP0 尚未建立起类似可插拔光模块的成熟认证与标准体系。传统光模块已形成由 IEEE 802.3 (PMD 物理层标准)、OIF (电接口与 SerDes 规范) 以及多源协议 (MSA，如 QSFP、OSFP 体系) 共同支撑的高度互操作生态，不同厂商产品可实现真正的即插即用，并通过长期的兼容性与可靠性认证。相比之下，CP0 在机械形态、光纤接口、外置激光方案及系统级可靠性认证等关键环节仍缺乏统一规范，目前仅有 OIF 针对高密度互连 (如 CPX) 等方向的探索性推进，整体仍处于标准化早期阶段。部分厂商选择以系统级专有方案推进，易将客户锁定于单一设备供应商；在交换芯片市场已高度集中的背景下 (CR5>90%)，这一趋势或进一步削弱客户议价能力，并加剧光模块厂商、OSAT 与晶圆代工厂之间的边界模糊与协作不确定性。

图18. 2020 年中国交换芯片市场份额集中在三大厂



资料来源：观研天下官网、国投证券证券研究所

图19. 晶圆代工厂（如台积电）参与 CPO 方案




资料来源：台积电官网、国投证券证券研究所

3.2. 异质集成热管理难问题

CPO 技术在热管理方面面临严峻挑战，其核心矛盾在于将两个热行为截然不同的核心部件——高功耗的交换机芯片与对温度极度敏感的光子集成电路（PIC）——紧密集成在同一封装内。一方面，交换机芯片运行时产生大量热量，会通过热串扰直接传导至相邻的光引擎，导致 PIC 中微环谐振器等关键光学元件发生波长漂移与性能劣化。根据 T. Baehr-Jones et al (2005)，温度仅从 20°C 升至 28°C，就可能导致微环传输谱发生 0.4nm 偏移，插入损耗变化高达 9dB，严重影响传输稳定性。另一方面，这种异质集成对散热设计提出了极高要求：高集成导致热密度高达 500W/cm²，系统不仅需要高效导出交换机芯片的集中热量，还需为光引擎——尤其是当激光器也集成在 PIC 近旁时——维持一个局部的、稳定的低温环境。这往往要求为不同元件设计独立且热隔离的散热路径，在材料、结构与工艺上极大增加了封装复杂性 with 整体成本。

图20. 温度对 CPO 性能影响剧烈



资料来源：T. Baehr-Jones et al. (2005), "Analysis of the tuning sensitivity of silicon-on-insulator optical ring resonators", 国投证券证券研究所

3.3. 测试困境与良率瓶颈


CPO 技术的测试与良率困境，根植于其系统级集成的架构。与传统可插拔光模块可独立测试筛选的模式不同，CPO 在封装前无法有效模拟其真实工作环境。如 Tian M. et al (2023) 在

《Co-packaged optics (CPO): status, challenges, and solutions》所述，其光引擎在与交换芯片进行系统级封装前，无法通过仿真有效模拟真实工作环境——由于光、电、热信号频率的巨大差异（THz、GHz、kHz），进行高精度协同仿真极其低效，导致热耦合、信号完整性等关键性能在封装前实同“黑盒”。系统集成更会指数级放大良率损失。以一个集成 1 颗交换芯片和 10 个光引擎的 CPO 模组为例，假设交换芯片良率为 98%，光引擎为 99.5%，其系统总良率将骤降至约 93% ($0.98 \times 0.995^{10} = 0.93$)。而基础元件良率本就承压，例如行业领先的台积电，其硅光晶圆的生产良率据业界评估也仅在 65% 左右。任一元件的失效都将导致整个昂贵模组的报废。这直接转化为高昂的成本，目前 1.6T CPO 端口成本高达 2800 美元，远高于可插拔方案的 1200 美元，组件简化带来的成本优势被低良率完全吞噬。

3.4. 技术迭代周期错配


CPO 技术面临因光、电技术迭代周期错配而引发的升级灵活性困境。其将光引擎与交换芯片深度集成的架构，在提升性能的同时，也永久锁定了光接口的速率与功能。相比之下，可插拔方案允许用户在光技术演进后，仅更换光模块即可实现低成本升级。而 CPO 方案一旦部署，若新一代光引擎技术问世，用户将无法单独升级光学部分，只能继续使用落后技术或更换整个交换机系统，显著推高了技术迭代成本与系统生命周期内的 TCO。值得注意的是，光模块的迭代速度正在不断加快：在云计算时代，其速率升级周期约为 3-4 年，而进入 AI 时代后，由于 AI 训练算力需求年增长 4.5 倍，芯片能效每 2 年需要实现翻倍，驱动光模块迭代周期进一步缩短至约 2 年。

图21. 光模块迭代趋势



资料来源：恒景科技官网、国投证券证券研究所

图22. 过去 15 年 AI 训练算力需求



资料来源：Bain 官网、国投证券证券研究所

4. 海外巨头技术演进全面提速，CPO 产业节奏有望较 27 年预期提前

从海外主要厂商的技术推进节奏来看，CPO 正由早期验证阶段加速迈向工程化落地，整体产业化进程有望早于此普遍预期的 2027 年时间点。以 NVIDIA 和 Broadcom 为代表的交换芯片与网络系统厂商，已在高带宽交换平台中实质性导入光引擎方案，并在新一代产品中持续提升单芯片带宽与光电集成深度，显示 CPO 正从概念验证走向可规模部署的系统形态。与此同时，Intel 则从封装与 I/O 基础能力切入，逐步推进光引擎直连、可插拔式光封装接口及 3D 光子集成，夯实底层技术平台。不同路径的并行推进共同指向一个趋势：随着高速电互连瓶颈日益凸显，CPO 在下一代高带宽计算与网络架构中的应用窗口正在前移，产业落地节奏具备提前的现实基础。

4.1. 英伟达：Scale-out 产品率先落地，技术升级指向带宽密度与深度封装

在 GTC 2025 上, NVIDIA 首次系统性发布其基于 CPO 的 Scale-out 交换机产品路线, 标志着公司在数据中心光互连架构上由传统可插拔光模块正式迈向共封装阶段。从节奏上看, 英伟达的 CPO 发展呈现出清晰的代际演进路径: 2025 年下半年实现首代产品商用落地, 2026 年推进第二代高带宽深度集成方案, 技术形态由“可维护优先”逐步过渡至“高集成度优先”。

图23. Nvidia 三代 CPO 交换机性能参数


Nvidia CPO Roadmap			
Switch Model	Quantum 3450 CPO	Spectrum 6810 CPO	Spectrum 6800 CPO
Launch Date	2H 2025	2H 2026	
Networking Standard	InfiniBand	Ethernet	
Switch ASIC	Quantum-3	Spectrum-6	
Throughput per Package	28.8 Tbps	102.4 Tbps	
Number of Switch Packages	4	1	4
Switch Aggregate Bandwidth	115.2 Tbps (not all-to-all)	102.4 Tbps	409.6 Tbps (not all-to-all)
SerDes speed (Gb/s uni-di)	200 Gbps	200 Gbps	
Optical Connectivity	DR Optics	DR Optics	
Physical MPO Ports	144	128	512
Bandwidth and Logical Port Configurations Available	144 Ports of 800G	512 Ports of 200G 256 Ports of 400G 128 Ports of 800G	512 Ports of 800G
Bandwidth per Optical Engine (OE)	1.6 Tbps	3.2 Tbps	
Number of OEs	72	32	128
External Light Sources (ELSSs)	18	16	64

For Spectrum CPO there are 36 OEs on the package, but only 32 OEs are enabled

资料来源: Semi Analysis 官网、国投证券证券研究所

第一代 CPO 架构对应 Quantum-X Photonics 平台, 代表产品为 Quantum X800-Q3450 交换机, 总交换带宽达到 115.2Tbps。该系统采用 4 颗 28.8T Quantum-X ASIC 组成多平面 (multi-plane) 架构, 每个物理端口同时连接至四颗交换芯片, 通过多路 200G 电通道并行传输, 实现高 radix 与高扩展能力。在光学侧, 每颗 ASIC 周围配置 6 个可拆卸光学子组件, 每个子组件集成 3 个光引擎, 即单 ASIC 对应 18 个光引擎、整机共 72 个光引擎。单颗光引擎带宽 1.6T, 由 8 路 200G PAM4 电通道驱动 8 个 200G PAM4 微环调制器 (MRM) 光通道, 体现出 200G MRM 在量产系统中的实际应用能力。在封装层面, 光引擎内部 PIC (N65 工艺) 与 EIC (N6 工艺) 通过 TSMC COUPE 平台进行混合键合, 实现光电芯片的高带宽短距互连。由于光引擎仍以可拆卸子组件形式存在, 该代产品在形态上更接近 NPO, 但已实现电通道显著缩短这一 CPO 的核心目标, 同时兼顾一定可维护性。


图24. Nvidia Quantum-X 每颗 ASIC 周围配置 6 个可拆卸光学子组件



资料来源: Nvidia官网、国投证券证券研究所

第二代 CPO 架构则对应 2026 年推出的 Spectrum-X Photonics 平台,面向以太网 AI 网络。与第一代相比,其核心变化在于带宽密度与封装集成度的显著提升。交换芯片从单片 ASIC 演进为 MCM 结构:中央为 102.4T 交换 ASIC,外围环绕 8 颗 224G SerDes I/O Chiplet,大幅提升 SerDes 接口总带宽与版图利用效率。在光学侧,每个交换封装集成 36 个第二代光引擎(其中 32 个工作、4 个冗余),单颗光引擎带宽提升至 3.2T,包含 16 路 200G 光通道。与首代可拆卸光学子组件不同,第二代光引擎直接焊接在基板上,不具备现场更换能力,因此通过冗余设计提升系统可靠性。这一变化标志着英伟达 CPO 架构由“准共封装”向“深度共封装”迈进,工程思路从可维护性优先转向规模化量产与系统级集成优先。

图25. Nvidia Spectrum-X Switch 构造图



资料来源: SemiAnalysis 官网、国投证券证券研究所

整体来看,英伟达已形成“两代递进”的 CPO 技术路线:第一代实现架构落地与系统级验证,解决电互连距离与功耗瓶颈;第二代在更高带宽平台上提升光电集成深度,并引入冗余与

MCM 设计以适配大规模部署需求，显示出 CPO 正从前沿技术探索阶段进入面向超大规模 AI 网络的工程化演进阶段。

4.2. 博通：先发卡位并主动拥抱技术迭代，关键架构升级推动平台迈向高带宽规模化部署

作为最早推进 CPO 系统落地的厂商之一，Broadcom 在 CPO 交换机领域具备先发优势。其产品路线呈现出：从混合电光验证架构→全光 I/O 规模化架构→面向 AI 高带宽平台深化演进的清晰技术递进。

图26. 博通三代 CPO 交换机性能参数

Broadcom CPO Roadmap			
Switch Model	Humbolt	Bailly	Davisson
Launch Date	2022	2024	2026
Networking Standard	Ethernet	Ethernet	Ethernet
Scale-out or Scale-up	Scale-out	Scale-out	Scale-out
Switch ASIC	Tomahawk 4	Tomahawk 5	Tomahawk 6
Switch ASICs per Package	1	1	1
Throughput per Package	25.6 Tbps	51.2 Tbps	102.4 Tbps
Number of switch packages	1	1	1
Switch Aggregate Bandwidth	25.6 Tbps (half-electrical)	51.2 Tbps	102.4 Tbps
SerDes speed (Gb/s uni-di)	100G	100G	200G
Optical Connectivity	DR Optics	FR4 Optics	DR4 Optics
Bandwidth and Logical Port Configurations Available	256 Ports of 100G 128 Ports of 200G 64 Ports of 400G	128 Ports of 400G 64 Ports of 800G	128 Ports of 800G 64 Ports of 1.6T
Bandwidth per Optical Engine (OE)	3.2 Tbps	6.4 Tbps	6.4 Tbps
Number of OEs	4	8	16

资料来源：SemiAnalysis官网、国投证券证券研究所

博通第一代 CPO 设备“Humboldt”（TH4-Humboldt）主要承担概念验证角色，是一款 25.6Tbit/s 以太网交换机，采用电接口与光接口各占一半带宽的混合架构。其中 12.8Tbit/s 光带宽由 4 个 3.2Tbit/s 光引擎提供，每个光引擎包含 32 条 100G 光通道。该设计强调分层网络中的差异化互连需求：在机架顶部（ToR）场景，电接口用于近距离铜缆连接服务器，光接口负责向上级交换层的远距离互连；在汇聚层场景，电接口用于机架内交换机互连，光接口则承担跨层级光链路。这一代产品在光电集成方面采用 SiGe EIC，为后续工艺演进奠定基础。

图27. 博通 Humboldt 交换机

TH4-Humboldt: First Generation System



Product Features:

- 25.6T Ethernet Switch
- Half CPO, Half Electrical connectivity
- Four 3.2T optical engines (32x100Gbps DR connectivity)
- Optical engine is a PIC bonded to a SiGe EIC
- Each optical engine has ~ 250 optical components



SiGe dissipates additional 3 pJ/bit power consumption compared to CMOS solutions

10 | Broadcom Proprietary and Confidential. Copyright © 2023 Broadcom. All Rights Reserved. The term "Broadcom" refers to Broadcom Inc. and/or its subsidiaries.




资料来源: Broadcom官网、SemiAnalysis官网、国投证券证券研究所

第二代产品“Bailly”则标志着博通 CPO 架构由验证阶段迈向全面光化阶段。该平台为 51.2Tbit/s 以太网交换机，全部 I/O 均通过光接口实现，集成 8 个 6.4Tbit/s 光引擎，每个光引擎提供 64 条 100G 光通道，通道数较第一代翻倍。关键变化在于 EIC 由 SiGe 升级为 7nm CMOS 工艺，更高的集成度支持更复杂控制逻辑，从而推动单光引擎通道数从 32 条提升至 64 条。同时，封装工艺由 TSV 转向 FOWLP，EIC 通过 TMV 向 PIC 布线并以铜柱凸点连接基板。FOWLP 在移动终端领域已大规模应用，具备成熟 OSAT 生态（如 ASE/SPIL），使该代产品更具规模化可制造性。

图28. 博通 Bailly 交换机

TH5-Bailly: Second Generation System



Product Features:

- 51.2T Ethernet Switch
- All Optical CPO connectivity
- Eight 6.4T optical engines (64x100Gbps FR4 connectivity)
- Optical engine is a PIC bonded to a CMOS EIC
- Each optical engine has ~ 1000 optical components



12 | Broadcom Proprietary and Confidential. Copyright © 2023 Broadcom. All Rights Reserved. The term "Broadcom" refers to Broadcom Inc. and/or its subsidiaries.



资料来源: Broadcom官网、SemiAnalysis官网、国投证券证券研究所

在更高带宽方向上，博通持续推进 CPO 与先进封装深度结合。在 Hot Chips 2024 披露的实验设计中，公司提出将 6.4T 光引擎与逻辑芯片、HBM 堆栈和 SerDes tile 集成于同一封装，通过从 CoWoS-S 升级至 CoWoS-L 扩大基板尺寸（单边超 100mm），可容纳更多光引擎，理论上支持 51.2Tbit/s 级光带宽的高集成系统形态。这一方向体现出 CPO 与先进多芯片封装、存储堆栈协同集成的趋势。

进入最新一代，博通推出基 Tomahawk 6 的 Davissan CPO 交换机，单封装带宽达到 102.4Tbit/s，集成 16 个 6.4T 光引擎，交换 ASIC 采用 TSMC N3 工艺制造。系统整机由代工厂商完成组装，

同时部分客户直接采购 TH6 裸片并搭配自研光引擎构建系统，显示出该平台在生态层面的开放性。

从技术路线看，博通后续 CPO 光端点将逐步向 TSMC COUPE 平台迁移。相较以往采用的边缘耦合与 MZM 方案，COUPE 更适配光栅耦合与 MRM 路径，代表着光调制与耦合技术路线的明显转向。虽然博通在 CPO 领域经验深厚，但这一代际变化意味着其在部分关键技术环节需要重新优化设计，封装与工艺协同能力的重要性进一步提升。

总体来看，博通的 CPO 发展呈现出三阶段演进特征：第一代验证电光混合可行性，第二代实现全光 I/O 规模化与封装成熟化，最新一代则在 102.4T 级平台上推动高带宽与先进封装深度融合，显示 CPO 正从早期示范形态向面向 AI 高带宽网络的工程化主流方案演进。

4.3. 英特尔：四阶段分步推进，从封装级电互联过渡至 3D 光子集成

相较于直接推出高带宽 CPO 交换系统，英特尔在 CPO 领域采取了更为渐进式、基础设施先行的发展路径。其技术演进呈现出：由封装级高速电互连→光引擎直接耦合→可插拔光封装接口→3D 垂直光互连逐步推进的四阶段路线。

➤ 第一阶段（2023）：封装级高速电 I/O 奠基

英特尔在 2023 年首先提出先进封装间电互连方案，核心在于实现封装到封装（package-to-package）的短距高带宽电连接，绕过传统 PCB 走线，以支持多芯片系统之间更高带宽、更低损耗的数据交换。这一步并非直接引入光互连，而是为未来光子集成建立封装级 I/O 基础架构，为后续在同一封装环境中引入光通道预留物理与系统接口条件。

➤ 第二阶段（2024）：首代 CPO 直连光纤方案验证

2024 年，英特尔展示了其首代 CPO 原型系统，采用光引擎芯粒与光纤直接耦合的方式，无需外部光连接器，从而简化链路结构。在 OFC 2024 上，公司展示了一款 4Tbit/s（双向）光计算互连（OCI）芯粒，与概念版 Xeon CPU 共封装运行，实现 64 条 32Gbit/s 通道的无误码传输，并达到约 5pJ/bit 的能效水平。这一阶段的重点在于验证光 I/O 在封装内的可行性与能效优势，但仍以固定光纤尾纤为主，维护与模块化能力有限。

➤ 第三阶段（2025）：可插拔式光封装接口过渡


第二代 CPO 方案开始引入可拆卸光学封装连接器，替代此前永久连接的光纤尾纤结构。英特尔开发了带有嵌入式 3D 波导的玻璃光桥，可插入封装侧边，实现封装内光子器件与标准光纤连接器之间的对接。这种设计提升了系统的模块化与可维护性，使 CPO 形态从“实验验证型”向“可服务化工程形态”过渡。

➤ 第四阶段（2027）：迈向 3D 垂直集成光子架构

英特尔规划在 2027 年前后推进第三代 CPO 形态，即 3D 垂直光子集成。该方案通过垂直扩展光束耦合技术，实现不同芯片层之间的垂直光信号传输，例如在光子中介层与逻辑芯片之间构建短距离自由空间或玻璃内部光路。通过将光 I/O 引入垂直方向，英特尔希望进一步削弱高速电互连瓶颈，为未来超高带宽 chiplet 互连架构提供新的封装级解决方案。

总体来看，英特尔的 CPO 发展路径强调封装平台能力先行、逐步引入光互连形态，从基础电互连架构建设出发，经过光引擎直连验证与连接器模块化过渡，最终走向高度集成的 3D 光子封装形态，体现出其在先进封装与光子技术深度融合方向上的长期布局思路。

图29. Intel CPO 发展路径图




资料来源：Intel官网、国投证券证券研究所

5. CPO 产业链：AI 驱动下的紧耦合生态与垂直整合趋势

CPO (Co-Packaged Optics) 产业链主要包括上游芯片及光器件、中游封装制造与测试、以及下游系统与终端应用等环节。上游核心环节如 ASIC 芯片、光引擎 (PIC/EIC) 及高端光源目前仍以海外厂商占据主导地位，代表企业包括博通、英伟达、迈威尔、Credo 等，技术成熟度和产业生态优势较为明显；国内厂商如天孚通信、光迅科技等正处于持续投入和验证阶段。中游封装、制造、测试及散热环节对工艺协同与工程能力要求较高，国内企业在该环节具备一定基础，以中际旭创、新易盛、天孚通信为代表，相关能力有望随 CPO 方案推进逐步释放。下游主要为 Nvidia、Cisco、锐捷网络等设备厂商，终端需求集中于北美云 CSP 云服务商及国内头部互联网客户。整体来看，CPO 产业仍处于技术与商业化路径逐步明晰阶段，上游核心技术突破节奏及下游规模化落地进展仍有待持续观察。

图30. CPO 产业链生态




*non-exhaustive list of companies. More details and more than 150 companies mapped.

© Yole Group 2025

资料来源：YOLE官网、国投证券证券研究所

图31. CPO 产业链梳理



资料来源：国投证券证券研究所

5.1. ASIC：系统性能的决策核心

在 CPO 架构中，ASIC 主要指用于高带宽数据交换的交换机芯片 (Switch ASIC)，是整个系统的性能上限所在。当前主流方案集中在 Broadcom Tomahawk、Cisco Silicon One 等超大规模交换 ASIC，这类芯片通常提供 51.2T/25.6T 级别的交换容量，并集成 112G/224G SerDes 以支撑高密度光电互联。CPO 对 ASIC 的核心要求包括：更高的 SerDes 速率、更严格的 I/O 能耗指标 (pJ/bit 级)、以及对光学接口的原生友好性 (如光邻近布局、短距耦合能力)。因此，CPO 驱动 ASIC 演进的方向正从传统的“前面板可插拔 I/O”转向“极短通道的共封装高速接口”，促使厂商在 PHY 架构、散热设计、电源完整性以及芯片面积利用上重新优化。总体来看，CPO 所需的 ASIC 是更高速、更低功耗、并且具备光电协同封装能力的下一代高端交换芯片。

图33. 思科斥资 10 亿美元研发 Silicon One 系列，同一架构支持 11 种需求场景



资料来源: Cisco 官网、国投证券证券研究所

光引擎作为核心的光电转换单元，承担着连接 ASIC 与光纤网络的关键桥梁作用。其通常由 PIC（硅光调制器、波导等光学器件）与 EIC（驱动器、跨阻放大器等电接口芯片）协同构成，实现电信号与光信号之间的高效转换。其中，硅光芯片主要承担光路集成与调制功能，依托 CMOS 兼容工艺实现高密度波导与调制器集成；磷化铟相关器件则多用于提供高性能激光光源或增益功能，以弥补硅材料在发光能力上的不足；电接口芯片负责完成与 ASIC 之间的高速信号驱动、放大与匹配。相较于传统可插拔光模块，CPO 通过将光引擎与交换 ASIC 进行共封装，显著缩短高速电通道距离，从而降低信号损耗与功耗水平，在系统能效方面具备进一步优化空间。总体来看，光引擎不仅是 CPO 实现光电转换的核心功能单元，也是推动带宽密度提升与系统能效改善的重要技术基础。

The diagram illustrates the progression of 3D packaging technologies, categorized by advanced level (Low to High) and research status (IDTechEx Research).

2D: Shows two main configurations: Wirebond (EIC and PIC connected by wire bonds on a Co packaged substrate) and μ-bump (EIC and PIC connected by micro-bumps on a Co packaged substrate).

2.5D: Shows EIC and PIC connected by an Interposer on a Co packaged substrate.

3D - WB/FC: Shows EIC and PIC connected by Wirebond (μ-bump) or μ-bump or C4 bump.

3D Hybrid integration - TSV or Fan-Out: Shows EIC and PIC connected by μ-bump and TSV. It also shows Organic interposer or Si interposer with TSV.

3D Hybrid integration - Hybrid bonding: Shows EIC and PIC connected by Hybrid bonding, TSV, and μ-bump. It also shows Organic interposer or Si interposer with TSV.

3D - Monolithic: Shows EPIC (Embedded Passives in Chip) on a Substrate.

The diagram is associated with IDTechEx Research.


本报告版权属于国投证券股份有限公司，各项声明请参见报告尾页。

目前主流技术路线包括硅光（SiPh）和 VCSEL 短距方案。比较硅光与 VCSEL 两大技术路线，硅光代表着面向未来的系统级解决方案，而 VCSEL 则是在特定优势领域实现关键突破的差异化路径。硅光技术基于 CMOS 工艺在硅芯片上集成光路，其核心优势在于高集成度、出色的可扩展性以及未来的降本潜力，是追求高性能和规模化部署的主流方向；但其发展受限于片上光源集成、波导损耗等关键技术挑战。与之相对，VCSEL 技术通过先进封装集成激光器，最大优势在于极致的低功耗（可低于 5 pJ/bit）和短距应用下的成本效益；然而，它在向更高速率演进时面临可靠性挑战，且高精度封装工艺要求苛刻，因此主要专注于数据中心机架内等短距互联场景。

从集成方式看，当前光引擎的技术路径主要包括单片集成与异构集成两类。单片集成指在同一晶圆或工艺平台上同时实现 PIC 与 EIC 的制造，其在互连距离、寄生参数和系统简洁性方面具备一定理论优势，但受限于硅光工艺制程难以持续向先进节点演进，对高速电接口性能和未来扩展能力形成制约。相比之下，异构集成通过分别在硅光工艺与先进 CMOS 工艺上制造 PIC 与 EIC，并借助先进封装实现高密度集成，在兼顾光学性能的同时释放电接口的制程红利，更有利于支持更高带宽与更低功耗需求，因而正逐步成为主流技术方向。其中，3D 集成等先进封装方案通过进一步缩短 PIC 与 EIC 之间的互连距离，有助于降低寄生效应、改善信号完整性，为 CPO 性能提升提供重要支撑。

国内外企业在光引擎产业化中正沿不同技术路径布局：国外依靠技术与生态积累领先，国内则凭借产业链协同、封装制造和本土化供给提升竞争力。随着技术方案趋于成熟并经受规模化验证，未来的全球竞争与合作格局将加速演变。国外领先企业在高端光引擎与先进封装技术上具有一定先发优势。以 Ayar Labs 为代表的海外创新企业在硅光与异构集成方案上率先实现设计与工程验证；传统光芯片与高速互连厂商如 Broadcom、MACOM、Credo 等依托成熟 ASIC、PIC 与电接口能力，在高带宽密度与低能耗方案上持续投入；Lumentum、Coherent 等公司在光源器件与光学元件领域具备深厚积累，为整体光引擎模块化提供基础支撑。此外，主要代工与封装服务供应商（如 GlobalFoundries、Tower、AMF 等）通过提供硅光工艺与高级封装能力参与生态构建。国内企业在光引擎及相关集成技术上也加速布局并逐步形成协同能力。在硅光器件与光引擎模块化方面，天孚通信、光迅科技等公司加大在设计、工艺验证与封装能力方面的投入，推动从光组件向光引擎集成方案的延伸。

图35. 主流厂商的 VCSEL CPO 方案对比



	IBM	HPE	Fujitsu	Furukawa
Electrical Interface	16 × 56 Gbps NRZ	4 × 112 Gbps PAM4	16 × 25 Gbps NRZ	8 × 56 Gbps PAM4
IC technology	55 nm BiCMOS	NA	NA	NA
Wavelength/nm	940	990/1015/1040/1065	1060	1060
Laminate interface	Solder or LGA	NA	LGA	LGA
Footprint/mm ³	13 × 13 × 6	NA	7.8 × 16 × 8.0	15.9 × 7.7 × 7.95
Data rate/Gbps	800	400	400	400
Energy Consumption(pJ/bit)	4.2	NA	NA	NA
Bidirectional Bandwidth	10.60	NA	6.41	7.32
Density/(Gbps/mm ²)				

资料来源: Tian, W., et al. (2024), Progress in Research on Co-Packaged Optics, IBM, HPE, Fujitsu, Furukawa, 国投证券证券研究所

图36. 使用硅光集成技术的 100-Gbps 光模块样例





图37. 硅光集成使得 1.6T 可插拔式光模块所需要的 8 个高速激光器降低至 2 个更便宜的 CW 激光器

Discrete vs SiPho (1.6T pluggable)



资料来源: Cisco 官网、国投证券证券研究所

资料来源: Marvell 官网、国投证券证券研究所


5.2.1. 调制器：技术路线三足鼎立，厂商因地制宜

调制器技术路线呈现“三足鼎立”之势：MZM 代表高性能与高成熟度，MRM 代表高密度与未来扩展性，EAM 则提供卓越的热稳健性。技术选择已超越单纯的性能比较，成为厂商根据自身封装能力、系统架构战略（特别是对 WDM 的依赖程度）和热设计边界所做出的核心战略抉择。未来，随着 CPO 向更高带宽与更复杂集成演进，MRM 与先进 WDM 的结合，以及 EAM 在 chiplet 异构集成中的潜力，预计将成为产业创新的主要焦点。

5.2.1.1. 马赫-曾德尔调制器 (MZM)：技术成熟的高性能路径

MZM 采用干涉原理调制，是当前最易实现且热敏性低的方案。其核心优势在于支持高阶调制格式（如 PAM4 及相干 QAM），并具备清晰的向 200Gbaud 以上高波特率演进的路径，是实现单通道 400G+ 带宽的关键技术。然而，MZM 的物理尺寸巨大（典型面积约 12,000 μm^2 ），导致其调制器密度低，严重限制了单芯片可集成的通道数量，且在功耗方面不具优势。因此，MZM 主要适用于对线性度与传输距离有较高要求、但对集成密度相对宽松的场景。

图38. MZM 调制器




资料来源: Luceda Academy、国投证券证券研究所

5.2.1.2. 微环调制器 (MRM): 高密度集成的代表, 受产业龙头青睐

MRM 利用微环共振原理工作, 其最大优势在于极致的紧凑性, 尺寸仅为 $25\text{--}225\ \mu\text{m}^2$, 比 MZM 小两个数量级, 可实现极高的调制器与波长通道集成密度, 天然适合与波分复用 (WDM) 技术结合。此外, MRM 驱动电压低, 有助于降低系统功耗。然而, 其致命弱点是热敏感性极高 (温度漂移达 $70\text{--}90\ \text{pm}/^\circ\text{C}$), 需要复杂且精准的温控系统, 对设计与制造工艺提出了极大挑战。正因为攻克这一挑战能构建极深的护城河, 英伟达 (NVIDIA) 等行业巨头明确选择并大力投入 MRM 路线, 将其视为实现超高带宽密度的关键。

图39. MRM 调制器




资料来源: Sam Palermo, Texas A&M University、国投证券证券研究所

5.2.1.3. 电吸收调制器 (EAM): 在热稳定性与集成度间寻求平衡

EAM 基于 Franz-Keldysh 效应, 通过电压改变材料吸光性来调制信号。其核心优势在于出色的热稳定性 (可耐受高达 35°C 的瞬时温度波动), 非常适合放置在发热量大的计算芯片附近。在尺寸 (约 $250\ \mu\text{m}^2$) 和功耗上也优于 MZM。但其主要局限在于: 硅基锗 (GeSi) EAM 的工作波段通常限于 C 波段, 与数据中心主流的 O 波段生态系统兼容性差; 同时, 其可靠性感知和插入损耗略高于其他方案。目前, Celestial AI 等公司是该路线的积极推动者, 旨在解决近计算封装环境下的特定热管理难题。

图40. EAM 调制器



资料来源: Texas A&M University, Liu (2008), He Iman (2005)、国投证券证券研究所

5.2.2. 光引擎技术演进路线：围绕“系统集成优化”与“多维带宽扩容”展开突破

在光引擎技术演进路径上，产业正围绕“系统集成优化”与“多维带宽扩容”展开突破，目前行业主流产品带宽普遍集中于 1.6T-3.2T 区间。尽管已有厂商展示 6.4T 方案，但由于物理尺寸通常达到现有方案的 2-3 倍，且需依赖双光纤阵列单元（FAU），其实际带宽密度尚未形成对可插拔方案的压倒性优势，制约了规模化导入的动力。

为构建具有代际优势的竞争力，行业正从电气接口与光学链路两个维度进行系统性升级：

在电气接口方面，产业正探索三条技术路径：一是延续短距 SerDes，以兼容现有可插拔生态；二是采用 UCIe 等宽 I/O 接口，结合 56G NRZ 等较低信号速率以降低封装难度；三是采用宽 I/O 结合高速光链路，通过 PAM4 调制及波分复用（WDM）提升单纤效率。

在光学链路扩容方面，业界围绕“快而窄”（高单通道速率）与“慢而宽”（多光纤并行）两大理念同步推进：

- 1) **提升光纤密度**：当前光纤最小间距为 127 μm （约 8 纤/毫米），产业正朝 80 μm 间距迈进，并探索多芯光纤技术。目前已实现的最大规模光纤阵列 2D FAU 的 36 纤方案。
- 2) **提高单通道速率**：波特率正从 100Gbaud 向 200Gbaud 推进，调制方式则从 PAM4 向 PAM6/PAM8 乃至相干调制（如 DP-16QAM）演进。
- 3) **扩展波分复用通道**：当前主流商用 DWDM 系统支持 8-16 个波长，而业界前沿研究正推动波长数向 32 λ 乃至 64 λ 迈进，相关激光器与调制器技术已进入原型验证阶段。

综合来看，下一代 12.8T 及以上光引擎的实现，必须依赖电气接口架构、光纤集成工艺、调制技术与激光器阵列等多个维度的协同突破。只有在带宽密度、能效与成本上同时形成代际优势，CPO 技术才能真正从演示验证走向规模化商用。

图41. 光引擎突破至 12.8T 及以上的可行方案

Approaches to Scaling Optical Engines to 12.8T and Beyond																
Description	Fiber pitch	# fibers / mm per row	# fibers per row	Implied FAU edge (mm)	Number of rows	Total fibers in FAU	# Optical lanes	# laser fibers	Modulation scheme	Lane Speed (Gbps) uni-directional	Wavelengths /lambda per channel	Bandwidth per optical lane (Gbps)	Total # modulators ie. lambdas	Bandwidth density (Gbps/mm)	Bandwidth density (Tbps/mm)	Total OE BW (Tbps)
			(a)		(b)	(c) = (a) x (b)	(d)	(e) = (d) / 4		(f)	(g)	(h) = (f)x(g)		(i) = (d) x (g)		(j) = (d) x (h)
Micro Ring Modulator																
Scaling fibers (50G MRM)	0.127	7.9	9	1.1	1	9	4	1	NRZ	50	1	50	4	200	0.2	0.2
	0.127	7.9	18	2.3	2	36	16	4		50	1	50	16	800	0.8	0.8
	0.127	7.9	27	3.4	3	81	36	9		50	1	50	36	1,800	1.8	1.8
	0.127	7.9	36	4.6	4	144	64	16		50	1	50	64	3,200	3.2	3.2
Scaling fibers (200G MRM)	0.127	7.9	9	1.1	1	9	4	1	PAM4	200	1	200	4	800	0.8	0.8
	0.127	7.9	9	1.1	2	18	8	2		200	1	200	8	1,600	1.6	1.6
	0.127	7.9	18	2.3	1	18	8	2		200	1	200	8	1,600	1.6	1.6
Scaling colors (50G MRM)	0.127	7.9	18	2.3	1	18	8	2	NRZ	50	4	200	32	1,600	1.6	1.6
	0.127	7.9	18	2.3	1	18	8	2		50	8	400	64	3,200	3.2	3.2
	0.127	7.9	18	2.3	1	18	8	2		50	16	800	128	6,400	6.4	6.4
Scaling colors (200G MRM)	0.127	7.9	18	2.3	1	18	8	2	PAM4	200	4	800	32	6,400	6.4	6.4
	0.127	7.9	18	2.3	1	18	8	2		200	8	1,600	64	12,800	12.8	12.8
Scaling colors and fibers (50G MRM)	0.127	7.9	18	2.3	2	36	16	4	NRZ	50	4	200	64	3,200	3.2	3.2
	0.127	7.9	18	2.3	2	36	16	4		50	8	400	128	6,400	6.4	6.4
	0.127	7.9	18	2.3	2	36	16	4		50	16	800	256	12,800	12.8	12.8
Scaling colors and fibers (200G MRM)	0.127	7.9	18	2.3	2	36	16	4	PAM4	200	4	800	64	12,800	12.8	12.8
	0.127	7.9	18	2.3	2	36	16	4		200	8	1,600	128	25,600	25.6	25.6
Mach Zender Modulator																
Scaling fibers (200G MZM)	0.127	7.9	9	1.1	1	9	4	1	PAM4	200	1	200	4	700	0.7	0.8
	0.127	7.9	12	1.5	2	24	11	3		200	1	200	11	1,400	1.4	2.1
	0.127	7.9	12	1.5	3	36	16	4		200	1	200	16	2,100	2.1	3.2
	0.127	7.9	16	2.0	5	80	36	9		200	1	200	36	3,500	3.5	7.1
Scaling fibers (400G MZM)	0.127	7.9	12	1.5	1	12	5	1		400	1	400	5	1,400	1.4	2.1
	0.127	7.9	12	1.5	2	24	11	3		400	1	400	11	2,800	2.8	4.3
	0.127	7.9	16	2.0	3	48	21	5		400	1	400	21	4,199	4.2	8.5
	0.127	7.9	16	2.0	5	80	36	9		400	1	400	36	6,999	7.0	14.2
	0.127	7.9	16	2.0	8	128	57	14		400	1	400	57	11,199	11.2	22.8
	0.127	7.9	16	2.0	8	128	57	14		400	1	400	57	11,199	11.2	22.8

资料来源：Semianalysis 官网、国投证券证券研究所


5.3. 光路系统：信号生成与精准传输的生命线

5.3.1. 内置/外置光源：ELS 破解热管理与可靠性瓶颈成为主流方案

CPO 的光源集成主要分为内置光源（On-Chip Laser）与外置光源（External Light Source, ELS）两大技术路线。内置光源通过将激光器（通常基于 III-V 族材料）直接键合集成在硅光芯片上，在理论上具备最高的集成度与最低的互连损耗，是实现终极功耗和尺寸优化的理想路径。然而，该方案面临三重核心挑战：（1）激光器本身是系统中可靠性相对薄弱的环节，其失效可能导致整个光引擎芯片报废，故障影响范围大；（2）激光器对温度极为敏感，而将其与发热量巨大的主机计算芯片（如 GPU/XPU）共封装，会加剧热管理难度，影响性能和寿命；（3）片上激光器通常难以提供足够高的输出光功率，限制了链路预算。因此，内置光源方案虽前景广阔，但受制于可靠性、热管理和功率输出等瓶颈，短期内难以实现规模化商用落地。

相比之下，将激光器独立为外部可插拔模块的外置光源（ELS）方案已成为当前产业界的主流共识和 CPO 交换机的实际部署选择。该方案显著降低了共封装体的热管理复杂度与封装工艺难度，并使得激光器可以像传统光模块一样进行独立维护和更换，大幅提升了系统的可维护性与可靠性。其核心代价在于，光信号从外部激光模块通过光纤耦合进入光引擎的过程中，会经历连接器损耗、光纤耦合损耗及调制器效率等多重衰减，因此需要配备输出功率更高（例如要求达到 24.5 dBm 级别）的激光器来进行补偿，这会带来更高的功耗和散热需求。目前，行业正通过推动 ELSFP 等标准化形态来完成外置光源的落地。ELSFP 采用 OSFP 封装外形与高密度 MPO 光纤连接，可分为仅提供光源的“传统型”与能同时集成光源和部分收发功能的“直通型”。后者能进一步提高面板端口密度，但设计与实现难度也更大。为驱动光引擎中的多个并行光通道，ELS 方案普遍采用高功率连续波（CW）激光器结合“一拖多”分光结构，为阵列化调制器提供稳定光源，构成了当前 CPO 产业化推进中最主流的激光技术路径。目前，国内的 CW 光源领域主要由源杰科技与长光华芯等企业重点布局，而国际市场则由博通、Lumentum 与 Coherent 等领先厂商主导技术发展生态构建。

图42. CPO 系统中可能的激光器方案




资料来源: oiforum官网、国投证券证券研究所

5.3.2. 光纤阵列单元（FAU）：高精度设计需求带来高价值量与高壁垒

在共封装光学（CPO）技术加速落地的进程中，光纤阵列单元（FAU）作为实现芯片与光纤间高效光耦合的核心组件，其设计与制造水平直接影响系统的带宽和能效。尤其在台积电 COUPE 等先进硅光封装平台上，FAU 需与光路结构深度协同，以确保从硅透镜到光纤的低损耗光耦合。尽管 I/O 通道数提升会增加工艺复杂度，但行业若能推动接口标准化，将显著缩短开发周期并降低整体成本，促进 CPO 规模化商用。

市场空间方面，根据 QY Research 数据，2025 年全球光纤阵列市场销售额达到了 6.98 亿元，预计 2032 年将达到 10.35 亿元，年复合增长率（CAGR）为 5.9%（2026-2032）。在技术附加值更高的硅光 CPO 领域，由于对耦合精度、插损控制及偏振保持能力的要求远高于传统光模块，FAU 的单体价值量将持续提升。

图44. 光纤阵列单元市场规模




资料来源: QY Research、国投证券证券研究所

从产业格局看，FAU 市场目前由 Corning、Kohoku Kogyo、博创科技等企业主导，具备精密加工与光学设计能力的厂商占据领先地位。而在 CPO 技术路径迭代中，行业正从早期基于扇出型晶圆级封装 (FOWLP) 的方案，全面转向以台积电 COUPE 为代表的硅中介层集成平台。以博通 (Broadcom) 为例，其已明确将 COUPE 作为下一代交换芯片与加速器的 CPO 解决方案，替代此前采用的 FOWLP 路径，核心原因在于 FOWLP 结构中信号经模塑通孔 (TMV) 传输至电芯片时寄生电容过高，限制了每通道速率超越 100Gbps，而 COUPE 平台凭借高密度互连与优异信号完整性，可支持单光引擎向 12.8Tbps 及以上带宽演进。

图45. Broadcom FOWLP 路径发展图

FOWLP Innovation: Dual-Side Attach for Co-Packaged Optics



资料来源：Broadcom官网、国投证券证券研究所

5.3.3. 高密度无源器件：随端口密度与 CPO 渗透率的同步放大打开增量区间

CPO 架构从根本上重构了数据中心内部的光互连形态，也同步拉动了无源光器件体系的系统性升级。相较于传统可插拔光模块方案，CPO 在显著降低功耗与链路损耗的同时，引入了外置激光源 (ELS)、高密度板级出纤以及复杂光纤重排需求，使光链路从“模块级连接”演进为“系统级光互连”。在这一过程中，TRX、保偏光纤 (PMF)、多类型高密度跳线以及 MPO / MXC 等连接器不再是简单的配套部件，而是直接参与光功率预算、信号完整性和系统可靠性设计，构成确定性较强、**随端口密度与 CPO 渗透率同步放大的重要增量市场，为上游高端无源光器件厂商打开了新的价值空间。**

保偏光纤 (PMF) 是保障高性能光互联的核心基础元件，其性能直接决定了 CPO 光链路的信号完整性、能效与整体可靠性。其主要作用在于将外部激光器发出的线偏振光以高纯度偏振态（维持高偏振消光比，PER）高效、稳定地传输至光子集成电路 (PIC) 芯片，并精确对准其特定偏振模式，从而确保调制与探测效率。为适应 CPO 设备内部严苛的紧凑空间，PMF 需具备卓越的弯曲不敏感特性，以同时抑制因弯曲导致的插入损耗 (IL) 增加与偏振态劣化，满足系统严格的光功率预算。此外，PMF 通常以带纤形式进行布设与管理，以确保在整个部署链路中偏振方位的一致性与可控性。鉴于其通常承载数百毫瓦级的高光功率，PMF 的设计与封装还需重点考虑高功率下的长期可靠性，防止功率泄漏引发连接器或涂层损伤，保障系统稳定运行。

MPO 连接器承担着高密度光纤集中接入与板级光互连外延的关键作用。由于 CPO 将光引擎直接封装在交换 ASIC 周边，系统对光纤出入板 (fiber break-out) 的数量、密度和一致性提出了极高要求，MPO 以“一插多芯”的形式成为事实上的主流接口方案。以英伟达为例，其 Quantum 3450 CPO 交换机提供 144 个 Physical MPO 端口，Spectrum 6810 提供 128 个，而 Spectrum 6800 更是达到 512 个 MPO 端口，充分体现了在超大规模 AI 交换系统中，MPO 对支撑高带宽、低功耗和高集成度光互连的核心价值。

Shuffle Box 通常位于光引擎 (O/E) 与设备前面板之间，作为光纤重排、汇流与物理保护的关键中间节点。它来自多个 O/E 的高密度光纤通道进行标准化整理与重新分组，实现从非标准引擎侧光纤排布到前面板标准接口（如 MPO、LC、SN 等）的平滑过渡。通过在 Shuffle Box 内完成光纤的固定、分层管理与应力释放，不仅可显著降低微弯/宏弯带来的损耗风险，还能提升系统的可维护性与模块级可更换性。在超高端口数、空间极度受限的 CPO 交换机中，Shuffle Box 是实现高可靠性、高一致性和可规模化部署的重要结构组件。

图46. 保偏光纤






图47. MPO 连接器



资料来源: Tan, M., Xu, J., Liu, S. et al. Co-packaged optics (CPO): status, challenges, and solutions. Front. Optoelectron. 16, 1 (2023). <https://doi.org/10.1007/s12200-022-00055-y>、国投证券证券研究所


资料来源: Fibermart 官网、国投证券证券研究所

图48. 爱德泰 Shufflebox 方案示意图



资料来源：爱德泰官网、国投证券证券研究所

图49. Nvidia Quantum-X Photonics 使用 144 个 MPO 连接器



资料来源：Nvidia 官网、国投证券证券研究所

5.4. CPO 产业化落地驱动产业链价值重构，核心组件与先进封装成受益焦点

CPO 技术的规模化应用正深刻重塑光互联产业格局，触发一场从上游组件到下游系统的价值链迁移。尽管可插拔光模块在相当长时间内仍将保有应用场景，但为满足未来算力基础设施对更高带宽密度与更低功耗的极致追求，产业链向 CPO 等高端技术的演进已成为确定性的长期趋势。这一进程正推动产业格局呈现“结构分化、价值上移”的鲜明特征：具备技术壁垒的核心组件如硅光引擎、高端 ASIC、激光器与高密度光纤连接器，以及提供先进封装与液冷散热方案的厂商，将持续受益于 CPO 带来的高集成与高性能需求；而传统可插拔光模块、分立元件及常规散热方案的市场空间则面临渐进但不可逆的替代压力。整体而言，产业链价值正加速向光电协同设计与系统级集成能力集中，推动行业竞争从模块制造向底层芯片技术与平台级解决方案纵深演进。

5.4.1. 受益环节：CPO 核心组件、先进封装引领价值增长

从产业链角度看，CPO 量产首先带来新增互联需求的释放，受益环节可分为上游组件、中游封装制造与散热方案、以及下游系统厂商三个方向：

- **上游：CPO 核心组件供应商率先受益。**随着光引擎与交换芯片深度协同，上游关键器件需求显著提升。包括 ASIC、硅光引擎（OE）、激光器、耦合器件、光纤连接器等核心部件厂商，将直接受益于 CPO 带来的高带宽、高集成升级。由于 CPO 对芯片-光学对接精度要求更高，上游关键器件的技术含量与 ASP 均明显提升，预计率先获得增量。
- **中游：封装、散热与制造测试厂商同步受益。**CPO 采用光电协同封装，对 2.5D/3D 封装、微光学对准、TFE 技术提出更高要求，中游具备光电混合集成能力的 OSAT 厂商将迎来量价齐升。同时，**散热环节直接受益：**CPO 将高速 SerDes 与光引擎放置在同一封装内，热密度显著上升，对液冷板、VC 均热板、先进导热材料、热仿真服务提出更高需求。预计具备平台级散热设计能力的厂商（如冷板、D2D 散热方案提供商）将伴随 CPO 渗透率提升而获得实质增量。
- **下游：设备厂商依托新技术性能红利增强竞争力。**CPO 带来的高带宽密度与更低能耗，使 AI 交换机与 AI 服务器的系统性能显著提升，同时降低机房布线与整体 TCO。下游头部厂商通过采用 CPO 实现整机算力密度提升，进而增强 AI 集群和数据中心的产品竞争力，预计新技术带来的性能红利率先在系统厂商端体现。

5.4.2. 承压环节：传统模块与分立元件或面临结构性替代

随着 CPO 技术迈向规模化产业化，其高度集成的架构正推动光互联产业链价值重构，传统环节面临显著结构性压力。上游领域，传统分立元件供应商如 OSA、独立 Driver/TIA 等因功能

被集成至硅光芯片或光引擎中，需求量与价格双双承压；同时，可插拔光模块所依赖的精密连接器与电缆组装需求也将因 CPO 内部连接形态的根本性变化而萎缩。中游环节，传统可插拔光模块制造商成为受冲击最直接的群体，行业领先企业如中际旭创、光迅科技等已积极向上游核心光组件与硅光芯片领域布局，力图突破被“部件化”的风险；未能及时转型的厂商则可能面临市场空间与利润率的双重挤压。此外，CPO 的高热密度结构推动散热方案向液冷等高端技术升级，传统风冷市场逐步萎缩。下游系统与数据中心在初期则需应对设备重构成本与供应链绑定加深的挑战。整体来看，CPO 产业化进程正加速价值链向硅光芯片、集成光引擎与先进散热方案集中，传统光模块制造与分立器件厂商成为主要承压方。

6. 关注 CPO 相关投资机会

在当前光模块技术快速迭代的背景下，CPO 虽被业界普遍视为下一代重要方向，但其产业化节奏仍面临热管理、耦合精度、标准缺失与成本高企等多重挑战，具体规模商用时间存在不确定性；因此当前阶段的投资重心应侧重于把握其带来的主题性机会，重点关注在硅光芯片、CW 激光器、光纤阵列等关键技术环节已有扎实布局，且具备跨代技术参与能力的核心企业，如源杰科技、仕佳光子、长光华芯、致尚科技、炬光科技等，以在不确定性中捕捉具备高确定性的产业链价值环节。

6.1. 源杰科技

公司聚焦于光芯片行业，主营业务为光芯片的研发、设计、生产与销售，目前公司的主要产品为光芯片，主要应用于电信市场、数据中心市场、车载激光雷达市场等领域。公司已建立了包含芯片设计、晶圆制造、芯片加工和测试的 IDM 全流程业务体系，拥有多条覆盖 MOCVD 外延生长、光栅工艺、光波导制作、金属化工艺、端面镀膜、自动化芯片测试、芯片高频测试、可靠性测试验证等全流程自主可控的生产线。

光芯片行业技术壁垒较高，高速率光芯片市场仍由 Lumentum、Coherent（博通）等海外厂商主导。2025 年上半年，公司成功把握 AI 算力需求，其用于硅光方案的大功率 CW 激光器芯片实现大规模量产和交付，数据中心及其他业务收入达 1.05 亿元，同比增长 1034%，收入占比首次超过传统的电信市场业务，成为公司业绩增长最主要的驱动力。

源杰科技在 CPO 技术领域已取得系列化进展，其 CW 100mW 激光器产品在保持高可靠性的前提下通过客户验证，为硅光集成提供了关键光源基础；同时公司在高速电芯片方面，100G PAM4 EML 已完成性能与客户端验证，更高速率的 200G PAM4 EML 也已完成开发并在 2025 年 OFC 大会上发表。面对 CPO 技术被业界视为 1.6T 及以上速率重要解决方案的趋势，公司瞄准 OIF 最新发布的 3.2Tbps CPO 标准机遇，成功研发 300mW 高功率 CW 光源并实现核心技术突破，以满足 CPO/硅光集成的协同创新需求，此外还针对 OIO 领域的 CW 光芯片需求开展了预研工作，展现出在先进封装技术领域的全面布局。

6.2. 仕佳光子

公司所处行业为光通信行业，主营业务覆盖 PLC 光分路器芯片、AWG 芯片及组件、VOA 芯片及器件模块、OSW 芯片、WDM 器件及模块、光纤连接器跳线等系列产品；FP 激光器芯片及器件、DFB 激光器芯片及器件、EML 激光器芯片等系列产品；室内光缆、线缆高分子材料等系列产品。主要应用于数通市场、电信市场及传感市场。

公司 2025 年前三季度实现营业收入 15.60 亿元，同比增长 113.96%；实现归母净利润 3.00 亿元，同比增长 727.74%。业绩增长主要因人工智能发展驱动，数通市场需求旺盛，公司核心产品 AWG 芯片和 MPO 高密度光连接器均为高速光模块的关键器件，直接受益于算力基础设施建设浪潮。

公司在 CPO 方向已形成“有源+无源”双线并进的产品布局。在无源侧，公司聚焦于 FAU/MT-FA、MPO 与 AWG 等关键连接组件，目前已实现多项产品落地：800G/1.6T 用 MT-FA 组件已批量出

货；面向硅光自动化封装的耐高温 FAU 器件实现小批量交付；1.6T 用 AWG 芯片及组件已完成研发并进入客户验证阶段；同时，公司还开发出适用于 CPO 架构的大通道保偏器件，并实现小批量出货。为进一步强化产业链协同，公司通过收购福可喜玛锁定 MT 插芯上游资源，打通 MPO 关键材料供应，构建起光连接一体化能力。在有源侧，公司 CW DFB 激光器芯片已完成部分客户验证并实现小批量交付；数据中心用 100G EML 芯片也已完成初步开发，目前正处于客户验证阶段。

6.3. 长光华芯

长光华芯是一家专注于半导体激光芯片研发、设计与制造的高科技企业，产品覆盖高功率单管、高功率巴条、高效率 VCSEL 及光通信芯片等系列，持续推动高功率半导体激光芯片的国产化进程。公司构建了以 GaAs（砷化镓）、InP（磷化铟）和 GaN（氮化镓）为基础的 IDM（垂直整合制造）模式，具备从外延生长、晶圆制造到封装测试的全流程能力。这一平台化优势不仅保障了技术快速迭代、成本可控与质量稳定，也使其能够高效响应光通信、激光雷达、蓝绿光激光等新兴市场需求，形成了具备持续竞争力的技术壁垒。

公司 2025 年前三季度业绩实现扭亏为盈，营收同比增长 67.42%，增长主要由高功率产品和光通信新业务驱动。长光华芯在 CPO 路径上重点聚焦于为硅光方案提供“外置连续波光源（CW-DFB/ELS）”这一关键环节。产品层面，100G EML 已实现量产，200G EML 进入客户送样阶段，100G VCSEL、100mW CW DFB 及 70mW CWD4 DFB 芯片也已达到量产出货水平。同时，公司前瞻性布局硅光与薄膜铌酸锂等多种技术路线，以服务于未来更高速率、更高带宽密度的互联需求。

6.4. 致尚科技

公司专注于精密电子零部件领域，核心布局消费类电子、光通信产品及自动化设备的研发、设计、生产和销售。公司主要产品包括游戏机零部件、光纤连接器、电子连接器、自动化设备等，应用覆盖各类消费电子、通信电子、工业自动化等领域。

公司 2025 年前三季度归母净利润同比大幅增长 173.36%，主要是由于处置子公司福可喜玛带来了约 1.97 亿元的非经常性投资收益。剔除此影响后，公司扣非归母净利润为-186 万元，同比由盈转亏，主要与游戏机零部件处于旧世代末期、产能扩张与厂房装修等投入拉高费用/折旧等有关。

公司光通信业务持续快速发展，目前已构建覆盖 CPO 核心连接与阵列器件的产品矩阵。尽管为优化产业布局、增强资金实力，公司于 2025 年 3 月完成福可喜玛 53%股权的转让，但通过商业协商保留了对其产品的优先出货权，保障了 MT 插芯等关键原料的稳定供应。在产品方面，除 MT 插芯外，公司还布局了 MPO 连接器、多芯 MPO 光跳线、单芯集束光纤跳线、光分路器等多元产品，推动光通信业务收入占比从 2024 年的 49.4%提升至 2025 年中的 54.9%。为支撑业务增长，越南生产基地将于今年继续扩产，进一步提升光通信领域的制造能力。

在 CPO 生态布局方面，公司深度绑定行业领先企业 SENKO，而 SENKO 通过收购 CudoForm 并在 LightCounting 会议上展示 MPC 形连接器等 CPO 前沿方案，进一步巩固了在 CPO 连接技术领域的领先地位。作为 SENKO 核心供应链伙伴，公司已嵌入 CPO 连接器生态的关键环节，为后续参与技术共研与产品配套奠定基础。

6.5. 炬光科技

公司是一家深耕高端微光学与半导体激光技术的平台型企业，在 CPO 产业链中定位于上游高精度光学核心部件供应商。公司长期积累于激光光学器件与微纳光学制造领域，构建了覆盖光学设计、精密制造与规模化量产的完整能力体系，产品包括快慢轴准直镜、高密度 V 型槽、微透镜阵列、微棱镜透镜、光纤耦合器及精密模压非球面透镜等，均为 CPO 光引擎装配中的关键光学环节。依托在光束整形、光斑均化及阵列化微光学加工方面的核心技术，公司具备

全球领先的微光学精度控制能力，可满足 CPO 对亚微米级对准精度与高密度光纤耦合的严苛要求。

公司通过收购德国 LIMO 及瑞士 SMO，进一步强化了在微透镜阵列与模压光学领域的全球制造能力，实现从光学设计、材料平台到规模化生产的垂直整合，形成具备国际竞争力的光子制造体系。在 CPO 路径上，公司重点布局高精度光学耦合与阵列化微光学方案，其中高密度 V 型槽已取得关键突破，可满足 CPO 装配中高精度光纤阵列对准需求；模压透镜及微透镜阵列产品亦已完成多个客户样品交付，逐步进入产业链验证与导入阶段。

业绩层面，公司光学器件业务增长与 CPO 相关需求释放已开始体现。2025 年前三季度公司实现营业收入 6.13 亿元，同比增长 33.88%，单三季度收入 2.21 亿元，同比增长 50.12%；前三季度归母净利润 225 万元，实现扭亏。其中，激光光学元器件收入 2.91 亿元，同比增长 37%；光通信业务成为新增长极，前三季度收入 3979 万元，同比增长 109%，V 型槽项目突破带动高精度光学耦合产品放量。同时产品结构升级推动盈利能力改善，前三季度综合毛利率提升至 37%，同比提升 7 个百分点。整体来看，随着 CPO 架构对高精度阵列光学需求持续提升，炬光科技有望依托其在微光学制造精度与阵列化能力上的平台优势，在 CPO 上游核心光学环节持续受益。

1. 行业评级体系

收益评级：

领先大市 —— 未来 6 个月的投资收益率领先沪深 300 指数 10%及以上；

同步大市 —— 未来 6 个月的投资收益率与沪深 300 指数的变动幅度相差-10%至 10%；

落后大市 —— 未来 6 个月的投资收益率落后沪深 300 指数 10%及以上；

风险评级：

A —— 正常风险，未来 6 个月的投资收益率的波动小于等于沪深 300 指数波动；

B —— 较高风险，未来 6 个月的投资收益率的波动大于沪深 300 指数波动；

2. 分析师声明

本报告署名分析师声明，本人具有中国证券业协会授予的证券投资咨询执业资格，勤勉尽责、诚实守信。本人对本报告的内容和观点负责，保证信息来源合法合规、研究方法专业审慎、研究观点独立公正、分析结论具有合理依据，特此声明。

3. 本公司具备证券投资咨询业务资格的说明

国投证券股份有限公司（以下简称“本公司”）经中国证券监督管理委员会核准，取得证券投资咨询业务许可。本公司及其投资咨询人员可以为证券投资人或客户提供证券投资分析、预测或者建议等直接或间接的有偿咨询服务。发布证券研究报告，是证券投资咨询业务的一种基本形式，本公司可以对证券及证券相关产品的价值、市场走势或者相关影响因素进行分析，形成证券估值、投资评级等投资分析意见，制作证券研究报告，并向本公司的客户发布。

目 免责声明

。本公司不会因为任

何机构或个人接收到本报告而视其为本公司的当然客户。

本报告基于已公开的资料或信息撰写，但本公司不保证该等信息及资料的完整性、准确性。本报告所载的信息、资料、建议及推测仅反映本公司于本报告发布当日的判断，本报告中的证券或投资标的价格、价值及投资带来的收入可能会波动。在不同时期，本公司可能撰写并发布与本报告所载资料、建议及推测不一致的报告。本公司不保证本报告所含信息及资料保持在最新状态，本公司将随时补充、更新和修订有关信息及资料，但不保证及时公开发布。同时，本公司有权对本报告所含信息在不发出通知的情形下做出修改，投资者应当自行关注相应的更新或修改。任何有关本报告的摘要或节选都不代表本报告正式完整的观点，一切须以本公司向客户发布的本报告完整版本为准，如有需要，客户可以向本公司投资顾问进一步咨询。

在法律许可的情况下，本公司及所属关联机构可能会持有报告中提到的公司所发行的证券或期权并进行证券或期权交易，也可能为这些公司提供或者争取提供投资银行、财务顾问或者金融产品等相关服务，提请客户充分注意。客户不应将本报告为作出其投资决策的惟一参考因素，亦不应认为本报告可以取代客户自身的投资判断与决策。在任何情况下，本报告中的信息或所表述的意见均不构成对任何人的投资建议，无论是否已经明示或暗示，本报告不能作为道义的、责任的和法律的依据或者凭证。在任何情况下，本公司亦不对任何人因使用本报告中的任何内容所引致的任何损失负任何责任。

本报告版权仅为本公司所有，未经事先书面许可，任何机构和个人不得以任何形式翻版、复制、发表、转发或引用本报告的任何部分。如征得本公司同意进行引用、刊发的，需在允许的范围内使用，并注明出处为“国投证券股份有限公司证券研究所”，且不得对本报告进行任何有悖原意的引用、删节和修改。

本报告的估值结果和分析结论是基于所预定的假设，并采用适当的估值方法和模型得出的，由于假设、估值方法和模型均存在一定的局限性，估值结果和分析结论也存在局限性，请谨慎使用。

国投证券股份有限公司对本声明条款具有惟一修改权和最终解释权。

国投证券证券研究所

深圳市

地 址： 深圳市福田区福华一路 119 号安信金融大厦 33 层

邮 编： 518046

上海市

地 址： 上海市虹口区杨树浦路 168 号国投大厦 28 层

邮 编： 200082

北京市

地 址： 北京市西城区阜成门北大街 2 号楼国投金融大厦 15 层

邮 编： 100034