



行业研究 | 深度报告 | 半导体与半导体生产设备

新旧动能切换+供给竞争转势， 碳化硅衬底进击再成长

报告要点

碳化硅产业正经历新旧动能切换与供给格局重塑的双重跃迁。需求侧，应用场景由新能源汽车、光伏等传统领域加速向 AI 芯片散热延伸，算力驱动的新增需求具备更高增速与长期确定性，与稳健基本盘形成双轮驱动。供给侧，国内企业率先突破 12 英寸衬底全品类研发并推进中试量产，龙头产能加速落地，同时海外龙头 Wolfspeed 因持续巨额亏损进入破产重组，全球供应链主导权加速向中国转移。国内衬底企业有望充分攫取“算力 β + 国产 α ”双重红利，推动碳化硅从材料供应商跃升为算力基础设施核心赋能者，开启量价齐升的进击式成长新周期。

分析师及联系人



杨洋

SAC: S0490517070012

SFC: BUW100



钟智铎

SAC: S0490522060001

半导体与半导体生产设备

2026-02-10

行业研究 | 深度报告

投资评级 看好 | 维持

新旧动能切换+供给竞争转势，碳化硅衬底进击再成长

AI 浪潮新瓶颈：性能与散热的约束困境

算力需求爆发式增长正遭遇三重刚性约束：经济层面，制程升级对应晶圆成本不断增加，设计投入也在持续提升，投入产出比恶化；技术层面，晶体管微缩逼近原子尺度，量子隧穿与漏电流效应凸显，单线程性能增长速度逐步放缓；性能层面，多核堆叠虽提升算力总量，却导致 GPU 功耗普遍突破 400W，未来整体功耗或将逐步突破千瓦大关，局部热流密度剧增带来的“功耗墙”成为制约频率提升与长期稳定性的核心瓶颈。先进封装在提升集成密度的同时，进一步放大散热挑战，热量积聚引发动态降频、封装翘曲及可靠性风险，倒逼产业将热管理从辅助环节升维至系统级创新核心，性能与散热的动态平衡已成为 AI 硬件迭代不可逾越的关键分水岭。

碳化硅：从新能源域降维而来的散热材料

碳化硅历经新能源汽车、光伏逆变器等高可靠性场景十年验证，其材料基因正高效“降维”赋能算力散热：热导率 4.9 瓦每厘米开尔文（约为硅的 3 倍）、低热膨胀系数与高杨氏模量，使其在中介层应用中兼具卓越导热性与结构稳定性；激光辅助通孔技术可精准构建高纵横比三维热通道，显著优化热流路径；应力测试证实其在径向应力与轴向应变控制上全面优于硅基方案。相较金刚石（热导率 10 瓦每厘米开尔文），碳化硅规避了生长速度慢（每小时仅 1-2 微米）、加工成本高、掺杂工艺难等产业化障碍，依托 6-8 英寸晶圆成熟产线与工艺兼容性，实现“性能-成本-量产”三角平衡，技术迁移风险低，产业化路径清晰可行且具备规模化落地基础。

算力高增+擢升在即，碳化硅市场进击再成长

碳化硅产业迎来“需求扩容+供给重构”历史性拐点：需求端，AI 芯片散热催生全新增量市场——台积电 CoWoS 产能 2026 年将达 100 万片每月，若 30% 采用碳化硅方案，潜在空间超 10 亿美元；叠加新能源基本盘稳健增长，行业进入双轮驱动高增通道。供给端，国内头部企业率先突破 12 英寸衬底全品类研发与中试验证，产能规划加速落地；而海外龙头 Wolfspeed 因持续巨额亏损进入破产重组，全球供应链主导权加速向中国转移，同时经历多年竞争，国内供给格局更为清晰。在此格局下，具备技术壁垒、垂直整合能力与客户深度绑定的龙头企业，将充分攫取“算力β+国产α”双重红利，推动碳化硅从材料供应商跃升为算力基础设施核心赋能者。

风险提示

- 1、技术迭代替代风险；
- 2、产能结构性过剩风险；
- 3、需求周期波动风险；
- 4、国际竞争波动风险。

请阅读最后评级说明和重要声明

市场表现对比图(近 12 个月)



资料来源：Wind

相关研究

- 《半导体基石系列之六：AI 重塑 Capex 预期，国产链迎来新起点》2025-11-29
- 《半导体基石系列之五：本土 AI 生态发展带动先进制程建设需求提升》2025-09-20
- 《半导体设备、材料行业研究框架》2025-08-20



更多研报请访问
长江研究小程序

目录

AI 浪潮新瓶颈：性能与散热的约束困境	6
爆发式的算力增长周期绵延不绝，场景扩张打造长期空间	6
算力需求与芯片性能边际提升的矛盾正日益积累，先进封装已经成为技术升级的关键路径之一	8
新的困境与应对——功耗墙与散热结构升级	11
碳化硅：从新能源域降维而来的散热材料	15
玻璃、金刚石还是碳化硅？	15
材料性能优异，加工制备更具前景	18
算力高增+擢升在即，碳化硅市场进击再成长	20
新旧动能切换，碳化硅行业正蓄势待发	20
天时地利与“人和”：供给格局转势与龙头更迭	24
风险提示	26

图表目录

图 1：2010-2024 年标志性人工智能模型训练数据集规模	6
图 2：目前使用的生成式人工智能模型平均参数量	6
图 3：大模型参数爆炸式增长，算力缺口显现	7
图 4：华为预测，到 2035 年全社会算力需求将会提升 10 万倍	7
图 5：中国智能算力规模及预测，2020-2028	7
图 6：中国通用算力规模及预测，2020-2028	7
图 7：多项应用场景都提出了至少高于 1000TOPS 的高算力芯片需求	8
图 8：预计 2028 年，中国 AI 算力市场规模将达到 552 亿美元	8
图 9：先进制程迭代下晶体管成本下降幅度降低	8
图 10：芯片设计成本持续提升，5nm 节点达到 5.42 亿美元	8
图 11：当芯片制程达到极限，可能会产生量子隧穿	9
图 12：微处理器性能提升幅度收窄	9
图 13：新工艺节点迭代速度放缓	9
图 14：AMD 3D Chiplet 技术	10
图 15：英伟达 A100 同样是 GPU+HBM 的封装形式	10
图 16：Chiplet 可以有效解决存算带宽问题和部分解决制程限制	11
图 17：台积电 CoWoS 技术发展历程	11
图 18：主流 AI 芯片均采用 CoWoS 封装	11
图 19：不同代际的内存/互连带宽，以及峰值 FLOPS	12
图 20：芯片功率已成为制约芯片性能提升的关键因素之一	12
图 21：AMD MI300X 和英伟达 H100 GPU 示意图	12
图 22：英伟达和 AMD 的芯片功率将持续提升	12
图 23：CoWoS 结构由 CoW 和基板 oS 连接整合而成	13
图 24：CoWoS 封装面临的问题	13
图 25：多 GPU & HBM 集成下，要求中介层具备更优异的性能	14

图 26: 硅中介层典型 2.5D 封装示意图	14
图 27: 热导率高的中介层材料利于解决芯片热量堆积	14
图 28: 金刚石是备选材料之一, 性能优异的同时也存在部分商业化问题	16
图 29: SiC 的热、电特性在常见的材料中表现突出	17
图 30: 碳化硅属高硬脆性材料	17
图 31: 天岳先进碳化硅单晶衬底示意图	17
图 32: 无论是物理特性还是化学特性, 碳化硅全方面优于硅	18
图 33: 无论是物理特性还是化学特性, 碳化硅全方面优于硅	18
图 34: 4H-SiC 能够制备非线性、更高纵横比、更高密度的通孔	19
图 35: 碳化硅的径向、轴向应变更稳定	20
图 36: 全球半绝缘型碳化硅基射频半导体器件市场规模预测 (亿美元)	21
图 37: SiC 器件市场规模 (按应用划分) (亿美元)	21
图 38: 中压范围是碳化硅的重点发展方向	21
图 39: 全球 CoWoS 产能持续扩张 (单位: kwpm), 其中台积电产能占比超 70%	22
图 40: 2026 年全球 CoWoS 需求 11.64 万片/月, NVIDIA 占比 60% (6.85 万片/月)	22
图 41: 若台积电更换碳化硅中介层, 以 12 吋衬底假设价格测算影响	22
图 42: 全球碳化硅衬底市场规模及预测 (按销售收入计, 单位: 人民币, 亿元)	23
图 43: 碳化硅产业链, 主要下游为射频、功率, 新增的 AI 散热想象空间可观	23
图 44: 海外碳化硅龙头 Wolfspeed 亏损持续扩大	25
图 45: 2025 年 Wolfspeed 启动破产重组	25
表 1: 以英伟达的 GPU 为例, 高端芯片的热设计功耗 (TDP) 正以惊人速度增长	11
表 2: 中介层材料的创新与迭代	15
表 3: 国内主要 SiC 厂商产能布局	24


AI 浪潮新瓶颈：性能与散热的约束困境

爆发式的算力增长周期绵延不绝，场景扩张打造长期空间

全球对算力的需求正进入爆发式增长周期，AI 模型的指数级演进与社会智能化进程共同驱动算力需求跃迁。2010 年以来，标志性人工智能模型训练数据集规模呈指数级扩张，尤其自 2020 年 GPT-3 问世后，单次训练所需数据量已突破 1TB 级别，且持续向 PB 级迈进。这种“参数爆炸”本质是算法复杂度提升与数据处理能力要求同步增长的结果，意味着每一代新模型的训练成本与算力消耗呈非线性上升。参数数量大幅提升的模型不仅需要海量 GPU 集群进行并行计算，更对内存带宽、存储延迟和通信效率提出极高要求，从而显著推高了对高性能计算硬件及先进封装技术（如台积电 CoWoS）的依赖。


模型和应用的快速迭代催生全球对算力需求的爆发式增长。华为《智能世界 2035》预测指出，到 2035 年全社会算力需求将提升 10 万倍，同时 AI 存储容量需提升 500 倍。这意味着未来十年，算力将成为基础设施的核心资源，其增长速度远超传统 IT 领域。结合当前 AI 大模型迭代周期缩短至半年左右的趋势，以及多国政府推动 AI 战略落地（如美国 CHIPS 法案、中国“东数西算”工程），可以判断出全球算力需求已从“增量补充”转向“结构性刚需”，正在形成以数据中心为核心、以先进制程与异构计算为支撑的新型数字生产力体系。AI 模型的参数膨胀、训练数据激增与应用场景泛化，叠加未来十年智能化社会对算力的系统性需求，共同构成了算力需求爆发式增长的三大驱动力。

图 1：2010-2024 年标志性人工智能模型训练数据集规模




资料来源：《2025 年人工智能指数报告》斯坦福大学，长江证券研究所

图 2：目前使用的生成式人工智能模型平均参数量



资料来源：《2025 年中国人工智能算力发展评估报告》IDC、浪潮信息，长江证券研究所

图 3：大模型参数爆炸式增长，算力缺口显现



资料来源：iResearch，长江证券研究所


图 4：华为预测，到 2035 年全社会算力需求将会提升 10 万倍



资料来源：《智能世界 2035》华为，长江证券研究所


中国算力需求同样进入高速扩张阶段，智能算力引领增长并驱动全产业链升级。近年来，我国算力需求呈现结构性跃升，其中以人工智能为核心的智能算力成为拉动整体算力规模增长的核心引擎。据 IDC，2023 年至 2028 年期间，中国智能算力规模将以 46.2% 的年复合增长率持续扩张，预计到 2028 年将达到 2781.9 EFLOPS（基于 FP16 计算），较 2020 年增长超过 37 倍。这一增速显著高于通用算力的 18.8% 年复合增长率，反映出 AI 应用在科研、工业、医疗、金融等领域的深度渗透正加速释放对高性能计算资源的需求。

图 5：中国智能算力规模及预测，2020-2028



资料来源：《2025 年中国人工智能算力发展评估报告》IDC、浪潮信息，长江证券研究所

图 6：中国通用算力规模及预测，2020-2028



资料来源：《2025 年中国人工智能算力发展评估报告》IDC、浪潮信息，长江证券研究所


多类应用场景已明确提出对高算力芯片的刚性需求。数据中心与超算领域已迈入 E 级（百亿亿次）算力时代，并向 Z 级演进；人工智能训练任务因大模型参数爆炸式增长，引发的算力需求平均每两年翻逾 375 倍；而在自动驾驶等高性能移动终端场景中，L2 至 L5 级别的自动驾驶系统分别需要 10TOPS 至 3000TOPS 以上的算力支持，推动车载 AI 芯片持续迭代升级。中国算力需求正经历由量变到质变的关键转折期，智能算力的爆发式增长不仅改变了算力结构，也深刻影响着半导体设计、先进封装、散热技术及能源供给等配套环节的发展路径。

图 7：多项应用场景都提出了至少高于 1000TOPS 的高算力芯片需求

应用场景	算力需求
数据中心、超算	超算中心算力已经进入E级算力（百亿亿次运算每秒）时代，并正在向Z（千E）级算力发展
人工智能	深度学习发展逐步进入大模型、大数据阶段，模型参数和数据量呈爆发式增长，引发的算力需求平均每2年超过算力实际增长速度的375倍
高性能移动端应用（如自动驾驶）	L2、L3、L4和L5级自动驾驶至少需要10、100、400、3000TOPS的算力

资料来源：《高算力芯片未来技术发展途径》姚鹏,宋昌明,胡杨等（2022），长江证券研究所

图 8：预计 2028 年，中国 AI 算力市场规模将达到 552 亿美元



资料来源：《2025 年中国人工智能算力发展评估报告》IDC、浪潮信息，长江证券研究所

算力需求与芯片性能边际提升的矛盾正日益积累，先进封装已经成为技术升级的关键路径之一

算力需求激增与芯片性能提升的矛盾日益凸显，先进制程正面临经济性、技术可行性和性能增益三重瓶颈。在人工智能驱动全球算力需求持续跃升的背景下，半导体产业长期依赖的摩尔定律正逐步逼近其物理与经济极限。传统通过缩小晶体管尺寸实现性能提升的路径，已难以满足指数级增长的计算需求，芯片行业正进入一个“需求高歌猛进、供给能效边际放缓”的结构性转型期。


从经济性角度看，先进制程的单位成本优势正在弱化。尽管更小的工艺节点可容纳更多晶体管，但晶圆制造成本并未同步下降，反而因设备投入、良率控制和光刻复杂度提升而显著攀升。以 5nm 节点为例，单片晶圆价格已突破 1.2 万美元，设计成本更高达 54.2 亿美元，涵盖架构定义、IP 验证、软件工具链及原型测试等环节。随着 3nm、2nm 节点推进，研发与流片费用持续加码，导致芯片开发门槛急剧抬高，中小企业参与难度加大，行业集中度进一步加剧。

图 9：先进制程迭代下晶体管成本下降幅度降低

	16nm	10nm	7nm	5nm	3nm
芯片面积 (mm ²)	125	87.66	83.27	85	85
晶体管数量 (十亿个)	3.3	4.3	6.9	10.5	14.1
合计裸片/晶圆	478	686	721	707	707
净裸片/晶圆	359.74	512.44	545.65	530.25	509.04
晶圆价格 (\$)	5912	8389	9965	12500	15500
裸片成本 (\$)	16.43	16.37	18.26	23.57	30.45
晶体管成本/10亿晶体管 (\$)	4.98	3.81	2.65	2.25	2.16

资料来源：eefocus，芯智讯，长江证券研究所


图 10：芯片设计成本持续提升，5nm 节点达到 5.42 亿美元



资料来源：《Recent Advances and Trends in Advanced Packaging》John H Lau (2022)，长江证券研究所

技术可行性方面，经典物理规律开始失效。登纳德缩放定律（Dennard Scaling）曾使晶体管在微缩过程中保持功耗可控，但自 2000 年代末起，漏电电流随尺寸减小而加剧，动态功耗难以抑制。为维持性能，厂商被迫转向多核并行架构，核心数量呈指数增长，但单线程性能提升趋于停滞。与此同时，当工艺节点接近原子尺度时，量子隧穿效应成为不可忽视的干扰因素——电子可能“穿透”绝缘层，导致逻辑错误和能量损耗，这从根本上挑战了传统 CMOS 器件的可靠性基础。2025 年诺贝尔物理学奖授予对量子纠缠的研究，也间接反映出微观世界行为已超越经典模型的解释能力。


图 11：当芯片制程达到极限，可能会产生量子隧穿



资料来源：Nobelprize，长江证券研究所


性能增益层面，微处理器的整体性能提升已进入瓶颈区。尽管晶体管数量仍在增加，但单线程性能曲线自 2010 年后基本持平，频率提升受限于散热与电压墙问题，典型功耗增长缓慢。当前性能提升主要依赖核心数扩展与异构计算架构优化，而非单一晶体管效率的突破。此外，新工艺节点迭代速度明显放缓，尤其在 3nm 以下，英特尔、三星与台积电的路线图显示，节点命名已不再严格对应几何缩放，部分采用“N+α”或“DUV 增强”等非标准命名，反映技术演进模式由“持续微缩”向“系统级创新”转变。

图 12：微处理器性能提升幅度收窄



资料来源：Yole，长江证券研究所

图 13：新工艺节点迭代速度放缓




资料来源：Yole，长江证券研究所

先进封装成为突破芯片性能瓶颈的核心路径，推动算力增长模式从“制程驱动”向“系统集成优化”跃迁。在传统摩尔定律放缓、晶体管微缩边际效益递减的背景下，半导体产业正面临算力供给与需求之间日益扩大的鸿沟。单纯依赖先进制程提升单颗芯片性能已难以为继，行业亟需新的技术范式实现算力跃升。在此背景下，以 Chiplet、2.5D/3D

封装为代表的先进封装技术，正从辅助工艺演变为决定系统级性能的关键变量，成为破解当前算力困局的核心突破口。


先进封装通过将多个小尺寸芯片（Die）在封装层级进行高密度互联，实现了功能模块化与异构集成。AMD 的 3D Chiplet 技术利用硅中介层与 TSV（硅通孔）实现核心计算单元与缓存的垂直堆叠，大幅提升了数据访问效率与带宽利用率，同时降低了功耗和制造风险。类似地，英伟达 A100 采用 GPU+HBM 的 3D 堆叠架构，将高带宽内存直接集成于处理器之上，使显存带宽达到每秒 1.6TB 以上，满足大模型训练对海量数据吞吐的需求。这种“分而治之”的设计思路，既规避了单一晶圆上复杂电路带来的良率挑战，又实现了高性能、高能效的系统级整合。

图 14：AMD 3D Chiplet 技术



资料来源：AMD，长江证券研究所

图 15：英伟达 A100 同样是 GPU+HBM 的封装形式




资料来源：英伟达，长江证券研究所

更深层次的价值在于，先进封装有效缓解了“存算分离”带来的性能瓶颈。传统冯·诺依曼架构中，内存与计算单元之间的数据传输延迟已成为制约 AI 算力提升的主要瓶颈之一。通过 HBM 与计算核心的近距离集成，以及 2.5D 硅中介层提供的低阻抗互连通道，数据搬运延迟显著降低，单位能耗下的算力输出大幅提升。这不仅提升了 GPU、NPU 等 AI 加速器的效率，也为未来存算一体、光子计算等新型架构提供了物理实现基础。


与此同时，先进封装还为芯片设计带来了更高的灵活性与可扩展性。不同功能的 Die（如 CPU、GPU、AI 引擎、I/O 控制器）可在同一封装内协同工作，支持定制化组合，适应多样化应用场景需求。例如，台积电的 CoWoS（Chip-on-Wafer-on-Substrate）技术已成为高端 AI 芯片的主流封装方案，被广泛应用于英伟达 H 系列、B 系列、Rubin、AMD MI 系列等产品中，其高密度互连能力支撑了百亿亿次级别的算力输出。

图 16: Chiplet 可以有效解决存算带宽问题和部分解决制程限制



资料来源：SiP 与先进封装技术，长江证券研究所

图 17: 台积电 CoWoS 技术发展历程



资料来源：EDN China，长江证券研究所

图 18: 主流 AI 芯片均采用 CoWoS 封装

企业	芯片	封装工艺
NVIDIA	H100	CoWoS-S
	H200	CoWoS-S
	B200	CoWoS-L
	B300	CoWoS-L
	Rubin	CoWoS-L
amazon	Inferentia	CoWoS-R
	Trainium 2/3	CoWoS-R
BROADCOM	TPU	CoWoS-S
AMD	MI 300	CoWoS-S
intel	Gaudi 2/3	CoWoS-S

资料来源：OFWeek，长江证券研究所

新的困境与应对——功耗墙与散热结构升级

先进封装虽突破制程瓶颈，却迎来“功耗墙”新挑战，AI 芯片的功率密度与热管理成为制约性能释放的核心瓶颈。随着 AI 大模型训练与推理需求持续攀升，算力系统正向高集成度、高带宽、高并行架构演进。先进封装技术在提升芯片互联效率和系统级性能方面发挥了关键作用，但其带来的高密度集成也引发了新的物理极限——功耗墙日益凸显，成为限制芯片性能进一步释放的关键障碍。

现代 AI 加速器芯片的功耗水平已进入数百瓦量级。以英伟达 H100 和 AMD MI300X 为代表的新一代数据中心 GPU，其 TDP（热设计功耗）普遍超过 400W，部分型号甚至接近 600W。这一功率水平远超传统服务器 CPU 的范围，导致单位面积热流密度急剧上升，散热难度呈指数级增长。在 CoWoS 等 2.5D/3D 封装结构中，多个计算核心与 HBM 堆叠于有限空间内，热量集中且难以均匀扩散，形成局部热点，严重威胁芯片稳定运行与寿命。

表 1：以英伟达的 GPU 为例，高端芯片的热设计功耗（TDP）正以惊人速度增长


架构系列	代表型号/平台	发布年份	单卡 TDP(W)	备注
Hopper	H100	2022	700	采用传统 Si 中介层 CoWoS
Blackwell	B200	2024	1000-1200	功耗大幅增加

Blackwell Ultra	GB300	2025	~1400	功耗持续提升
Rubin	R100	2026	~1800	逼近 2000W 大关
Rubin Ultra		2027（预计）	> 2000	传统散热方案极限
Next-Gen		2028+（预计）	~2500~3000	Si 中介层散热瓶颈凸显，SiC 需求元年

资料来源：深度投研洞见，长江证券研究所


功耗的增长速度已显著快于硬件性能的提升速度。数据显示，近年来峰值算力（FLOPS）的增长速率约为每两年翻倍，而内存带宽与互连带宽的增长则相对滞后，形成“内存墙”与“互连墙”。与此同时，芯片功耗随晶体管数量和频率提升持续攀升，典型功耗曲线显示，尽管单线程性能趋于饱和，但整体功耗仍在快速上升，这使得能效比（Performance per Watt）成为衡量芯片真实竞争力的核心指标。

图 19：不同代际的内存/互连带宽，以及峰值 FLOPS



资料来源：《AI and Memory Wall》A. Gholami et al (2024)，长江证券研究所

图 20：芯片功率已成为制约芯片性能提升的关键因素之一




资料来源：《高算力 Chiplet 的热管理技术研究进展》冯剑雨（2024），长江证券研究所

图 21：AMD MI300X 和英伟达 H100 GPU 示意图



资料来源：AMD，NVIDIA，长江证券研究所

图 22：英伟达和 AMD 的芯片功率将持续提升




资料来源：Yole，长江证券研究所

热导率不足、材料热膨胀系数不匹配以及封装翘曲等问题，进一步加剧了散热挑战。在 CoWoS 结构中，不同材料（如硅、铜、有机基板）在高温下热膨胀差异易引发机械应力，导致焊点疲劳或封装层开裂；而热界面材料（TIM）的导热能力有限，难以满足超高功率密度下的热传导需求。这些因素共同构成了一道难以逾越的“热墙”，迫使芯片厂

商在追求更高算力的同时，必须同步投入大量资源优化热管理方案，例如采用液冷、均热板、相变冷却等新型散热技术。

此外，功耗墙还对系统设计提出了更高要求。高功耗芯片需要配套更强的供电系统、更复杂的电源管理电路以及更高效的散热架构，这不仅推高了整机成本，也限制了部署灵活性。尤其在边缘计算与自动驾驶等对功耗敏感的应用场景中，如何在有限空间内实现高性能与低功耗的平衡，已成为技术攻关的重点方向。

图 23：CoWoS 结构由 CoW 和基板 oS 连接整合而成



资料来源：EETOP，长江证券研究所





图 24：CoWoS 封装面临的问题




资料来源：长江证券研究所

中介层材料的迭代成为先进封装散热优化的关键突破口，硅基向碳化硅等高导热材料演进是当前最具可行性的技术路径。在高算力芯片持续向高集成度、高功率密度发展的趋势下，封装层级的热管理能力已成为决定系统性能上限的核心变量。传统封装架构中，中介层（Interposer）作为连接逻辑芯片与存储单元的“桥梁”，不仅承担着信号互连与供电分布功能，更在热量传导路径中扮演关键角色。随着 AI 加速器功耗突破 400W 大关，局部热流密度急剧上升，原有中介层材料的热导率瓶颈日益凸显，推动产业将目光聚焦于中介层材料的升级替代。

图 25：多 GPU & HBM 集成下，要求中介层具备更优异的性能


GPU Architecture	Rubin (2026)	Feynman (2029)	Post Feynman (2032)	Next-Gen Architecture (2035)
GPU Die Size	728 mm ²	750 mm ²	700 mm ²	600 mm ²
GPU Power	800 W	900 W	1,000 W	1,200 W
GPU-HBM Module	R200	F400	Post Feynman GPU-HBM Module	Next-Gen GPU-HBM Module
Interposer Size				
# of GPU Dies	×2	×4	×4	×8
# of HBM Stack	HBM4×8	HBM5×8	HBM6×16	HBM7×32
Interposer Die Size	2,194 mm ² (46.2 mm x 48.5 mm)	4,788 mm ² (85.2 mm x 56.2 mm)	6,014 mm ² (102.8 mm x 58.5 mm)	9,245 mm ² (96.4 mm x 95.9 mm)
Total Bandwidth	16 / 32 TB/s	48 TB/s	128/256 TB/s	1,024 TB/s
Total HBM Capacity	288/384 GB	400/500 GB	1,536/1,920 GB	5,120/6,144 GB
Total Power	2,200 W	4,400 W	5,920 W	15,360 W



资料来源：KAIST TERA LAB,《机器学习在材料科学中的进展研讨会》的报告》乔雯（2024），长江证券研究所


目前主流的 2.5D 封装方案普遍采用硅中介层（Silicon Interposer），其具备良好的电气性能和成熟的制造工艺，能够实现高密度 TSV（硅通孔）与微凸点互连。然而，硅材料本身的热导率约为 150 W/m·K，虽优于有机基板，但仍难以满足极端散热需求。尤其在多 Die 堆叠结构中，热量从芯片底部经中介层传导至基板的过程存在显著热阻，易形成局部热点，限制芯片频率提升与长期稳定性。

图 26：硅中介层典型 2.5D 封装示意图



资料来源：Siliconsemiconductor，长江证券研究所

图 27：热导率高的中介层材料利于解决芯片热量堆积



资料来源：《Computational Analysis on Thermal Performance of 2.5D Package》

Takashi Hisada（2014），长江证券研究所

高导热材料的引入成为优化热管理的现实选择。玻璃中介层（Glass Interposer）因其更低的热膨胀系数和更高的机械强度，在部分应用场景中展现出潜力，但其热导率仍低

于硅，且加工复杂度较高，尚未大规模商用。相比之下，碳化硅（SiC）凭借高达 490 W/m·K 的热导率，远超硅材料，具备优异的热扩散能力与电绝缘性，被认为是下一代高功率密度封装的理想候选材料。据行业信息显示，英伟达计划于 2027 年在新一代 GPU 中引入 12 英寸 SiC 衬底，台积电亦同步推进单晶 SiC 散热载板的研发，标志着该技术正从实验室走向量产准备阶段。

表 2：中介层材料的创新与迭代

时间	中介层材料	事件
2000 年代- 2010 年初	硅中介层 + TSV（硅通孔）	台积电率先提出并量产 CoWoS（Chip-on-Wafer-on-Substrate）工艺
2010 年代中期	有机材料 再布线层 RDL	产业开始探索用有机材料做再布线层（RDL）来替代硅
2025 年	碳化硅 SiC	报道称，英伟达计划 2027 年在新一代 GPU 中导入 12 英寸 SiC 衬底，台积电同步研发 12 英寸单晶 SiC 用于散热载板

资料来源：半导体行业观察，EETChina，长江证券研究所

中介层材料的升级不仅是热管理的单一改进，更带来系统级协同效应。高导热中介层可有效降低芯片结温，缓解热应力导致的翘曲问题，提升封装良率；同时，更高效的散热路径允许芯片在更高电压与频率下运行，间接释放算力潜能。此外，SiC 材料在高温稳定性、抗辐射等方面的优势，也为其在数据中心、航空航天等严苛环境中的应用提供了可能性。

相较而言，更换中介层相较于重新设计芯片架构或开发全新封装形式，具有更高的工程可行性与成本效益。它无需颠覆现有 Chiplet 设计理念，可在不改变核心逻辑与存储模块的前提下，通过材料替换实现热性能跃升，属于“渐进式创新”中的关键一环。因此，在当前技术路线图中，中介层材料的迭代已成为先进封装领域最具现实意义的技术升级方向，未来几年有望成为高端 AI 芯片与高性能计算平台差异化竞争的重要支点。

碳化硅：从新能源域降维而来的散热材料


玻璃、金刚石还是碳化硅？

在先进封装散热材料的升级路径中，金刚石虽具备理论性能优势，但受限于制备成本与工艺瓶颈暂时尚未实现大规模应用；碳化硅则凭借优异的综合性能与相对成熟的产业化基础，成为更具现实可行性的替代方案。在高导热材料的选型中，金刚石因其极高的热导率（可达 10 W/cm·K）和优异的电绝缘性，被视为“终极散热材料”，其热导率约为硅的 13 倍，是当前材料体系中的顶尖水平。然而，这一理想性能并未能转化为广泛的产业应用，其核心障碍在于材料生长与加工环节的技术壁垒。

金刚石的制备主要依赖化学气相沉积（CVD）技术，在高温环境下通过甲烷等碳源气体缓慢沉积形成单晶薄膜。该过程存在显著短板：生长速度极慢，每小时仅增长 1-2 微米，导致生产周期长、良率低；同时，大尺寸高质量单晶金刚石的可控生长仍处于实验室阶段，缺乏稳定量产能力。此外，由于金刚石硬度极高，传统机械加工手段难以实现精密切割与抛光，磨料成本高昂、加工效率低下，进一步推高了制造门槛。更关键的是，其晶体结构特性使得常规的“高温离子注入”掺杂工艺失效，杂质难以有效激活，存在“打

回石墨”的相变风险，限制了其在半导体功能集成中的拓展潜力。

图 28：金刚石是备选材料之一，性能优异的同时也存在部分商业化问题



资料来源：长江证券研究所

相比之下，碳化硅（SiC）作为第三代半导体材料，展现出更为均衡的性能与产业化前景。其热导率可达 $4.9 \text{ W/cm} \cdot \text{K}$ ，虽略低于金刚石，但仍为硅的 3 倍以上，足以应对当前主流 AI 芯片的散热需求。同时，碳化硅具备 3.3 eV 的宽禁带宽度、 2.8 MV/cm 的临界击穿场强，使其在耐高温、耐高压、高开关速度方面表现突出，适用于从功率器件到封装基板的多场景应用。更重要的是，碳化硅已建立相对成熟的晶圆制造体系——包括 6 英寸、8 英寸衬底的批量生产，以及配套的外延、刻蚀与封装工艺，产业链上下游协同度较高。

图 29: SiC 的热、电特性在常见的材料中表现突出

		第一代	第二代	第三代	第四代	
		硅 Si	砷化镓 GaAs	磷化铟 InP	碳化硅 4H-SiC	金刚石
禁带宽度 (eV)	是否耐高温	1.1	1.4	1.3	3.3	5.5
相对介电常数	绝缘性能 -> 降低漏电	11.7	13.1	12.5	9.7	5.5
临界击穿场强 (MV/cm)	是否耐高压	0.3	0.6	0.5	2.8	10
热导率 (W/cm*K)	散热性	1.5	0.55	0.7	4.9	10
电子迁移率 (cm²/V*s)	导电性	1400	8500	5400	1000	2000
饱和电子漂移速率 (1E7 cm/s)	高开关速度	1	2	1	2.7	2.7


资料来源: iccnexpo, 长江证券研究所

图 30: 碳化硅属高硬脆性材料




资料来源: 天岳先进官网, 长江证券研究所

图 31: 天岳先进碳化硅单晶衬底示意图



资料来源: 天岳先进官网, 长江证券研究所

图 32：无论是物理特性还是化学特性，碳化硅全面优于硅



资料来源：WAYON，长江证券研究所

图 33：无论是物理特性还是化学特性，碳化硅全面优于硅

性能	硅晶圆	碳化硅晶圆
物理性质		
莫氏硬度	6.5	9.5
密度	2.33 g/cm ³	3.21g/cm ³
熔点	1414°C	2700°C
热导率	148 W/m·K	490 W/m·K
带隙	1.1 eV	2.3 - 3.3 eV
化学性质		
化学稳定性	相对活泼	极高
与氧气反应	易形成SiO ₂	高温下形成SiO ₂ 和CO ₂
与氟气反应	易形成SiF ₄	高能量下缓慢反应
与氯气反应	形成挥发性化合物	高能量下缓慢反应


资料来源：Semicorex，长江证券研究所

材料性能优异，加工制备更具前景

碳化硅在具备卓越热电性能的同时，其材料特性也赋予了更优的通孔加工能力，为先进封装中的高效散热结构设计提供了关键支撑。碳化硅凭借其优异的化学稳定性与可控的反应机制，在通孔制备方面展现出显著优势。当激光聚焦至晶圆表面时，通过双光子吸收效应可在焦点处产生局部微小孔洞；在存在氢氟酸（HF）溶液的条件下，该区域发生选择性电化学反应，优先刻蚀碳化硅形成 SiO₂与 SiF₄，从而实现对材料的精准去除。这一过程可精确控制蚀刻深度与形状，支持非视线内的三维通孔结构制造，突破传统光刻与湿法刻蚀的几何限制。

更重要的是，碳化硅在高能激光作用下能够形成高纵横比、高密度的通孔阵列，且具有良好的边缘形貌控制能力。这种结构可有效增强热传导路径的连续性与均匀性，减少热阻节点，提升整体散热效率。同时，其高熔点（2700° C）和低热膨胀系数使其在高温环境下仍保持结构稳定，避免因热应力导致的翘曲或开裂问题，保障封装长期可靠性。此外，碳化硅的化学惰性使其在复杂工艺环境中表现出更强的抗腐蚀能力，尤其适用于包含多种金属与介电材料的异构集成系统。在 Chiplet 架构中，多个功能 Die 通过中介层互联，若采用碳化硅作为载板材料，不仅可实现高性能信号传输，还能通过定制化通孔设计优化热流分布，将热量从热点区域快速导出至外部散热器。

图 34：4H-SiC 能够制备非线性、更高纵横比、更高密度的通孔



资料来源：《Fabrication of high aspect ratio, non-line-of-sight vias in silicon carbide by a two-photon absorption method》Jared E. Payne (2024)，长江证券研究所

碳化硅在封装结构中的应力响应特性显著优于硅，其更优的径向应力与轴向应变表现有助于提升系统可靠性与热管理稳定性。在高密度先进封装中，芯片与中介层之间的热膨胀系数差异是导致结构失稳、翘曲甚至开裂的关键因素。当封装材料经历温度循环时，内部产生的热应力会直接影响互连结构的完整性与长期可靠性。碳化硅凭借其优异的热力学性能，在应对复杂应力环境方面展现出明显优势。

相较于硅材料，碳化硅具有更高的热导率和更低的热膨胀系数，使其在温度变化过程中表现出更小的体积变化幅度。这一特性直接反映在其应力-应变行为上：在相同热载荷条件下，碳化硅基体所承受的径向应力（Radial Stress）与轴向应变（Axial Strain）均低于硅材料，尤其在通孔边缘区域——即应力集中区，这种差异更为显著。实验表明，无论是在部分填充铜的通孔结构中，还是在全铜填充且带有焊盘的完整结构中，碳化硅始终展现出更稳定的应力分布特征。碳化硅材料的径向应力峰值仍低于硅基体系，且轴向应变控制能力更强，有效抑制了因热胀冷缩引起的局部变形。而在全铜填充结构中，尽管铜的热膨胀系数远高于碳化硅，但碳化硅本身的刚性与低热膨胀特性依然使其整体应力水平保持较低，避免了传统硅基封装中常见的“热疲劳”问题。

图 35：碳化硅的径向、轴向应变更稳定

通过部分填充过孔的实验，证明碳化硅具备比硅更好的径向应力和轴向应变特质，有利于减少开裂/翘曲、维持散热效率、保障互连结构稳定性



在带铜焊盘的全铜填充碳化硅通孔实验中，碳化硅依旧具备比硅更好的径向应力和轴向应变特质



资料来源：《Nonlinear Thermal Stress/Strain Analyses of Through SiC Via》C.L. Alan Lee (2021)，长江证券研究所

碳化硅在热应力管理方面的优越表现，源于其材料本征属性的综合优势。其更优的径向应力与轴向应变特性，使其在面对温度波动与机械负载时具备更强的结构适应能力，能够在不牺牲散热效率的前提下，保障互连结构的长期稳定运行。这一特性使得碳化硅成为下一代高性能计算封装中极具潜力的基板材料，特别是在 AI 芯片、数据中心 GPU 等对可靠性要求极高的应用场景中，具备重要的工程价值。

算力高增+擢升在即，碳化硅市场进击再成长


新旧动能切换，碳化硅行业正蓄势待发

碳化硅产业正经历从新能源驱动向算力需求拉动的动能切换，叠加原有下游高景气度，形成长期高增长的复合赛道。碳化硅作为第三代半导体材料，其市场发展路径正在发生深刻演变。过去十年，以新能源汽车、光伏逆变器和工业电源为代表的功率电子应用，成为推动碳化硅器件快速放量的核心驱动力。在此基础上，随着 AI 算力需求爆发式增长，碳化硅在先进封装领域的散热与结构功能应用逐步显现，开辟出一条全新的成长曲线，使整个产业链进入“双轮驱动”的发展阶段。

在传统下游中，半绝缘型碳化硅基射频器件已广泛应用于 5G 基站、雷达系统等场景，受益于通信基础设施升级与毫米波技术演进，市场规模持续扩张。数据显示，2024 年全球该类器件市场规模已达 11.2 亿美元，预计到 2030 年将攀升至 32 亿美元，五年复合增长率达 19.2%。与此同时，导电型碳化硅功率器件在电动汽车主驱、车载充电机、


光伏逆变等领域渗透率不断提升，推动衬底、外延、芯片制造等环节产能持续扩产，产业链趋于成熟。

图 36：全球半绝缘型碳化硅基射频半导体器件市场规模预测（亿美元）



资料来源：天岳先进招股说明书，长江证券研究所


图 37：SiC 器件市场规模（按应用划分）（亿美元）



资料来源：天岳先进招股说明书，长江证券研究所

在整个能源结构升级的过程中，无论是发电端的光伏、风电，输电端的高压柔直，用电端的新能源车、充电桩、白电、工控，对于电压和能源转换效率的要求都在不断提升，同时在成本和安全约束下也更为看重系统整体的经济性和稳定性，因此有着更低开关损耗、更高可靠度、更轻重量、更小体积以及更为耐高温的碳化硅器件越来越受到下游环节的关注，尤其是在中压范围的光伏、风电、新能源车、充电桩、服务器 UPS 电源、工控电源、白电，近年来已陆续开始尝试使用碳化硅器件替代或部分替代原有的硅基 IGBT。

图 38：中压范围是碳化硅的重点发展方向



资料来源：Yole，长江证券研究所


而我们前文所述的先进封装散热材料的方向未来将为碳化硅提供更为强劲的增长动力，碳化硅的应用边界正在向“算力”领域延伸。算力需求正成为碳化硅产业增长的核心驱动力，其带来的增量空间不仅规模可观，且具备更长期、更高增速的结构性优势。

台积电作为全球 CoWoS 产能的核心提供者，其 2026 年预计产能将达到 100 万片/月。随着英伟达 H100、B100 等高端 GPU 迭代加速，以及 AMD、AWS 等厂商跟进布局，全球 CoWoS 需求预计将从 2025 年的 425 万片/月攀升至 2026 年的 685 万片/月，对应每年数百万片级的封装基板需求。

在此背景下，碳化硅凭借其高达 $4.9\text{ W/cm} \cdot \text{K}$ 的热导率、优异的机械稳定性及与现有晶圆工艺的良好兼容性，被广泛视为替代传统硅基或有机载板的理想选择。尤其在 12 英寸大尺寸晶圆趋势下，碳化硅衬底有望成为下一代高功率密度芯片散热架构的基础材料。


我们测算，若台积电 CoWoS 产线中 30% 采用碳化硅方案，将形成约 9 亿美元市场规模；若实现全面替代，则潜在市场空间可达 30 亿美元以上，远超当前功率与射频领域的合计规模。

图 39：全球 CoWoS 产能持续扩张（单位：kwpm），其中台积电产能占比超 70%



资料来源：Morgan Stanley，长江证券研究所

图 40：2026 年全球 CoWoS 需求 11.64 万片/月，NVIDIA 占比 60%（6.85 万片/月）



资料来源：Morgan Stanley，长江证券研究所

图 41：若台积电更换碳化硅中介层，以 12 吋衬底假设价格测算影响

假设：2026年，					
碳化硅尺寸	价格	备注	台积电 CoWoS 年产能 (万片)	替代比例	市场规模
6吋	400\$/片				
12吋	不低于\$2400/片	尚未量产 (实际价格可能更高)	130	30%	9亿美元
				100%	31亿美元

31亿美元的碳化硅衬底市场规模，大于功率+射频，若背板散热方案同样采用碳化硅方案，市场规模有望进一步扩大


资料来源：长江证券研究所（仅测算，非实际数据）

更为重要的是，该需求具备显著的长期性和高增长特征。不同于新能源汽车渗透率趋稳后的增速放缓，AI 算力需求受大模型迭代、生成式 AI 普及和边缘智能扩张驱动，仍处于指数级上升通道。每一代 AI 芯片的功耗提升均带来新的散热挑战，进而推动封装材料升级，形成“算力→功耗→散热→材料”的正向反馈循环。这使得碳化硅在算力领域的应用不仅是短期替代，更是面向未来十年的技术储备。

同时，碳化硅衬底市场本身亦呈现强劲扩张态势。按销售收入计，全球碳化硅衬底市场规模预计从 2020 年的 30 亿元人民币增长至 2030 年的 585 亿元人民币，复合增长率达 37.1%，其中导电型衬底占比不断提升，但半绝缘型衬底在射频与散热应用中的价值

也在快速释放。随着 8 英寸碳化硅晶圆量产推进，单位成本有望下降，进一步打开下游应用空间。

图 42：全球碳化硅衬底市场规模及预测（按销售收入计，单位：人民币，亿元）



资料来源：天岳先进招股说明书，长江证券研究所

从产业链布局来看，上游衬底与外延环节的技术壁垒较高，具备先发优势的企业有望在新需求爆发中占据主导地位；中游芯片设计与模组封装环节则面临技术迭代加速带来的竞争格局重构；下游系统集成商如华为、比亚迪、英伟达等正积极布局碳化硅生态，推动全链条协同创新。

图 43：碳化硅产业链，主要下游为射频、功率，新增的 AI 散热想象空间可观



资料来源：Yole，长江证券研究所

碳化硅行业已进入动能切换期——由新能源驱动的“存量增长”与 AI 散热催生的“增量拓展”并行推进，形成多维度、长周期的高增前景。未来三至五年，随着 8 英寸碳化硅晶圆量产落地、先进封装工艺成熟以及 AI 芯片迭代提速，碳化硅有望成为半导体材料领域最具确定性的成长赛道之一，兼具技术前瞻性与商业可行性。

更为重要的是，碳化硅衬底产业正经历全球格局重构，中国厂商率先突破 12 英寸技术壁垒并实现产能布局，叠加海外龙头陷入经营困境，国内企业有望在新一轮需求爆发中占据主导地位，充分受益于行业高增长红利。在全球碳化硅产业链加速演进的背景下，供给端的技术与产能格局正在发生深刻变革。过去三年，行业经历了高强度竞争与资本投入，推动技术节点快速迭代，而这一进程正逐步从以海外为主导转向由中国企业引领的新阶段。关键在于，我国多家头部企业已成功攻克 12 英寸碳化硅衬底制备技术，并推进至量产或试产阶段，标志着国产供应链在核心材料环节实现了重大突破。

目前，天岳先进已实现 12 英寸半绝缘型、N 型及 P 型碳化硅衬底的研发突破，具备完整的产品线覆盖能力；晶盛机电则在子公司浙江晶瑞 SuperSiC 建设首条 12 英寸碳化硅衬底加工中试线，正式打通从长晶到加工的全流程工艺链；三安光电亦已完成 12 英寸衬底工程样品生产，进入研发验证阶段。这些进展表明，中国企业在大尺寸碳化硅衬底领域已建立起先发优势，不仅在技术上追赶国际水平，更在产能规划上展现出规模化扩张的雄心——部分企业规划年产能已达百万吨级规模，为未来市场需求爆发提供坚实支撑。

表 3：国内主要 SiC 厂商产能布局

公司名称	产能（万片/年）	项目状态	8 吋情况	12 吋情况
天岳先进	41.02	投产	批量生产	成功研制 12 吋半绝缘型、N 型、P 型碳化硅衬底
晶盛机电	90	投产+在建	规模化量产	首条 12 英寸碳化硅衬底加工中试线在子公司浙江晶瑞 SuperSiC 正式通线
三安光电	68.4	投产+在建	8 吋衬底及外延小规模量产	公司的 12 吋碳化硅衬底尚处于研发阶段，已生产出工程样品

资料来源：Wind，长江证券研究所


天时地利与“人和”：供给格局转势与龙头更迭

与此同时，全球碳化硅产业的另一重要变量是海外龙头企业 Wolfspeed 的经营困境。作为长期占据市场领先地位的国际巨头，Wolfspeed 近年来因扩产节奏过快、成本控制不力以及市场需求波动等因素，持续面临巨额亏损。其财务数据显示，营业亏损逐年扩大，现金流承压严重，最终于 2025 年宣布启动破产重组程序，计划通过债务削减和业务重组恢复财务健康。这一事件不仅暴露了海外企业在高资本开支模式下的脆弱性，也反映出全球碳化硅产业正进入“技术+成本”双重竞争的新阶段。

在此背景下，中国企业在具备本土化制造优势、成本控制能力和政策支持的前提下，有望在新一轮需求周期中抢占更大市场份额。尤其在 AI 算力驱动的高端封装应用中，对大尺寸、高性能衬底的需求将迅速提升，而 12 英寸晶圆正是实现高良率、低成本量产的关键基础。国内企业凭借提前布局和技术积累，将在这一赛道中形成明显的先发壁垒。

更为重要的是，随着全球碳化硅衬底市场进入结构性调整期，原本由海外主导的供应格局正在被打破。中国企业不仅能够满足国内市场需求，更有望通过出口参与全球竞争。这使得国内衬底厂商不仅能分享行业整体增长的 β 收益，还可能在技术迭代与客户绑定中获取超额 α 回报。

图 44：海外碳化硅龙头 Wolfspeed 亏损持续扩大



资料来源：Wind，长江证券研究所

图 45：2025 年 Wolfspeed 启动破产重组



资料来源：EETChina，长江证券研究所

在碳化硅产业链加速重构的背景下，建议重点关注天岳先进与三安光电等具备核心技术壁垒与完整布局的龙头企业。随着碳化硅从新能源向算力领域延伸，产业竞争格局正由单一技术突破转向系统性能力比拼。天岳先进作为国内半绝缘型碳化硅衬底龙头，已实现 8 英寸 4H-SiC 导电型衬底量产，并率先研发 12 英寸产品，掌握上游“卖铲人”关键资源，在未来高功率密度封装需求爆发中具备先发优势。三安光电则通过垂直整合模式，构建了涵盖衬底、外延、芯片到模组的全产业链布局，是目前国产体系中产能规模最大、客户覆盖最广的平台型公司，具备极强的规模化交付能力与成本控制优势。

两者均处于产业链核心位置，不仅受益于传统功率与射频市场的持续增长，更能深度参与 AI 散热等新兴应用场景的拓展。在海外龙头经营承压、国产替代窗口打开的背景下，其技术储备、产能规划与客户绑定能力将决定其能否充分攫取行业高增红利。因此，建议重点关注这两家在材料端与系统端兼具竞争力的企业，把握碳化硅产业变革中的核心投资标的。

风险提示

- 1、**技术迭代替代风险。**若未来金刚石散热材料制备工艺突破或存算一体等新架构普及，存在碳化硅在先进封装领域应用空间被压缩的风险。
- 2、**产能结构性过剩风险。**存在行业扩产激进、12 英寸衬底良率爬坡不及预期，叠加下游需求波动导致的中低端产品价格战与库存积压风险。
- 3、**需求周期波动风险。**存在因全球 AI 资本开支收缩或数据中心建设放缓，算力驱动型需求不及预期、订单能见度下降的风险。
- 4、**国际竞争波动风险。**因海外龙头重组后技术反超或地缘政治摩擦升级，存在国内企业技术优势被削弱、高端市场准入受限的风险。

投资评级说明

行业评级	报告发布日后的 12 个月内行业股票指数的涨跌幅相对同期相关证券市场代表性指数的涨跌幅为基准，投资建议的评级标准为：
看好	相对表现优于同期相关证券市场代表性指数
中性	相对表现与同期相关证券市场代表性指数持平
看淡	相对表现弱于同期相关证券市场代表性指数
公司评级	报告发布日后的 12 个月内公司的涨跌幅相对同期相关证券市场代表性指数的涨跌幅为基准，投资建议的评级标准为：
买入	相对同期相关证券市场代表性指数涨幅大于 10%
增持	相对同期相关证券市场代表性指数涨幅在 5%~10%之间
中性	相对同期相关证券市场代表性指数涨幅在-5%~5%之间
减持	相对同期相关证券市场代表性指数涨幅小于-5%
无投资评级	由于我们无法获取必要的资料，或者公司面临无法预见结果的重大不确定性事件，或者其他原因，致使我们无法给出明确的投资评级。

相关证券市场代表性指数说明：A 股市场以沪深 300 指数为基准；新三板市场以三板成指（针对协议转让标的）或三板做市指数（针对做市转让标的）为基准；香港市场以恒生指数为基准。

办公地址

上海

Add /虹口区新建路 200 号国华金融中心 B 栋 22、23 层
P.C / (200080)

武汉

Add /武汉市江汉区淮海路 88 号长江证券大厦 37 楼
P.C / (430023)

北京

Add /朝阳区景辉街 16 号院 1 号楼泰康集团大厦 23 层
P.C / (100020)

深圳

Add /深圳市福田区中心四路 1 号嘉里建设广场 3 期 36 楼
P.C / (518048)

分析师声明

本报告署名分析师以勤勉的职业态度，独立、客观地出具本报告。分析逻辑基于作者的职业理解，本报告清晰地反映了作者的研究观点。作者所得报酬的任何部分不曾与，不与，也不将与本报告中的具体推荐意见或观点而有直接或间接联系，特此声明。

法律主体声明

本报告由长江证券股份有限公司及/或其附属机构（以下简称「长江证券」或「本公司」）制作，由长江证券股份有限公司在中华人民共和国大陆地区发行。长江证券股份有限公司具有中国证监会许可的投资咨询业务资格，经营证券业务许可证编号为：10060000。本报告署名分析师所持中国证券业协会授予的证券投资咨询执业资格证书编号已披露在报告首页的作者姓名旁。

在遵守适用的法律法规情况下，本报告亦可能由长江证券经纪（香港）有限公司在香港地区发行。长江证券经纪（香港）有限公司具有香港证券及期货事务监察委员会核准的“就证券提供意见”业务资格（第四类牌照的受监管活动），中央编号为：AXY608。本报告作者所持香港证监会牌照的中央编号已披露在报告首页的作者姓名旁。

其他声明

本报告并非针对或意图发送、发布给在当地法律或监管规则下不允许该报告发送、发布的人员。本公司不会因接收人收到本报告而视其为客户。本报告的信息均来源于公开资料，本公司对这些信息的准确性和完整性不作任何保证，也不保证所包含信息和建议不发生任何变更。本报告内容的全部或部分均不构成投资建议。本报告所包含的观点、建议并未考虑报告接收人在财务状况、投资目的、风险偏好等方面的具体情况，报告接收者应当独立评估本报告所含信息，基于自身投资目标、需求、市场机会、风险及其他因素自主做出决策并自行承担投资风险。本公司已力求报告内容的客观、公正，但文中的观点、结论和建议仅供参考，不包含作者对证券价格涨跌或市场走势的确定性判断。报告中的信息或意见并不构成所述证券的买卖出价或征价，投资者据此做出的任何投资决策与本公司和作者无关。本研究报告并不构成本公司对购入、购买或认购证券的邀请或要约。本公司有可能会与本报告涉及的公司进行投资银行业务或投资服务等其他业务(例如:配售代理、牵头经办人、保荐人、承销商或自营投资)。

本报告所包含的观点及建议不适用于所有投资者，且并未考虑个别客户的特殊情况、目标或需要，不应被视为对特定客户关于特定证券或金融工具的建议或策略。投资者不应以本报告取代其独立判断或仅依据本报告做出决策，并在需要时咨询专业意见。

本报告所载的资料、意见及推测仅反映本公司于发布本报告当日的判断，本报告所指的证券或投资标的的价格、价值及投资收入可升可跌，过往表现不应作为日后的表现依据；在不同时期，本公司可以发出其他与本报告所载信息不一致及有不同结论的报告；本报告所反映研究人员的不同观点、见解及分析方法，并不代表本公司或其他附属机构的立场；本公司不保证本报告所含信息保持在最新状态。同时，本公司对本报告所含信息可在不发出通知的情形下做出修改，投资者应当自行关注相应的更新或修改。本公司及作者在自身所知范围内，与本报告中所评价或推荐的证券不存在法律法规要求披露或采取限制、静默措施的利益冲突。

本报告版权仅为本公司所有，本报告仅供意向收件人使用。未经书面许可，任何机构和个人不得以任何形式翻版、复制和发布给其他机构及/或人士（无论整份和部分）。如引用须注明出处为本公司研究所，且不得对本报告进行有悖原意的引用、删节和修改。刊载或者转发本证券研究报告或者摘要的，应当注明本报告的发布人和发布日期，提示使用证券研究报告的风险。本公司不为转发人及/或其客户因使用本报告或报告载明的内容产生的直接或间接损失承担任何责任。未经授权刊载或者转发本报告的，本公司将保留向其追究法律责任的权利。

本公司保留一切权利。