

沈阳工业大学 电子技术教研室











半导体基础知识(1)

两种载流子

- 本征半导体: 纯净的具有晶体结构的半导体。
- 常用: 硅Si, 锗Ge












半导体基础知识(2)

- 杂质半导体
- N型半导体

多子: 自由电子

少子: 空穴










半导体基础知识(2)

- 杂质半导体
- P型半导体

多子: 空穴

少子: 自由电子










半导体基础知识(3)

• PN结的形成

•空间电荷区 (耗尽层)

• 扩散和漂移










半导体基础知识(4)

• PN结的单向导 电性

• 外加正向电压








半导体基础知识(4)


- PN结的单向导电 性
- 外加反向电压







半导体基础知识(5)








概述


• 门电路:实现基本运算、复合运算的单元电路,如与门、与非门、或门 ……








获得高、低电平的基本原理







正逻辑: 高电平表示1, 低电平表示0 负逻辑: 高电平表示0, 低电平表示1









双极型三极管的结构

管芯+三个引出电极+外壳














以NPN为例说明工作原理:

- $\sharp V_{CC} >> V_{BB}$
- be 结正偏, bc结反偏
- e区发射大量的电子
- b区薄,只有少量的 空穴
- $bc反偏,大量电子 形成<math>I_C$







TTL反相器的电路结构和工作原理

一、电路结构

设

$$V_{CC} = 5V$$

$$V_{IH} = 3.4V$$

$$V_{II} = 0.2V$$

PN结导通压降 $V_{ON} = 0.7V$




$$V_I = V_{II} = 0.2V(A = 0)$$

$$(2) V_o = V_{OH}(Y=1)$$

$$V_I = V_{IH} = 3.4V(A = 1)$$

$$V_o = V_{oL}(Y = 0)$$








- 需要说明的几个问题:
- ① T_2 的输出 V_{c2} 和 V_{e2} 变化方向相反,故称倒相级。
- ② 输出级在稳态下,**T**₄和**T**₅总有一个导通、一个截止。 既能降低功耗又提高了带负载能力,称推拉式。

 D_1 抑制负向干扰 D_2 保证 T_2 导通时 T_5 可靠地截止。








输入噪声容限

在 V_{II} 偏离 V_{III} 和 V_{III} 的一定范围内, V_{o} 基本不变; 在输出变化允许范围内,允许输入的变化范围称为输入噪声容限








TTL反相器的静态输入特性和输出特性

例:扇出系数 (Fan-out),

试计算门G1能驱动多少个同样的门电路负载。












输入







输出
















TTL反相器的动态特性




2、原因

结电容 (D和T) 的存在,分布电容的影响






二、交流噪声容限



当输入信号为窄脉冲,且接近于t_{pd}时,输出变化跟不上,变化很小,因此交流噪声容限远大于直流噪声容限。

(a) 正脉冲噪声容限




(b) 负脉冲噪声容限





其他类型的TTL门电路

一、其他逻辑功能的门电路



 $.\mathring{r}_{cc}$ $A \bullet B$ 由多发射极三极管实现

当A和B有一个为0.2V时, $V_{B1} = 0.9V$,

 T_5 截止, T_4 导通, $V_o = V_{OH} = 1$

当A和B同为高电平时, $V_{B1} = 2.1V$,

 T_4 截止, T_2 和 T_5 导通, $V_o = V_{oL} = 0$

* 输入电流计算:

 I_n : 并联后与仅一个接地时相同


 I_{H} : 每个值相同,并联后加倍







或非门



3. 与或非门

*两个完全一样的输入电路

*因为T,和T,的输出并联

所以A、B任何一个为均使T5导通, T_4 截止 $\Rightarrow V_0 = V_{0L}$ 只有A、B同为0,才有T、截止, T_4 导通 $\Rightarrow V_0 = V_{OH}$


*输入电流计算时, I_{III} 和 I_{III} 均加倍






集电极开路的门电路

- 1、推拉式输出电路结构的局限性
- ① 输出电平不可调
- ② 负载能力不强, 尤其是高电平输出
- ③ 输出端不能并联使用




OC[]







2、OC门的结构特点



*输出端为OC三极管 T_5 , T_5 可承受较大电压、电流,

如**SN**7407:40**m**A/30V

*工作时需要外接 R_L, V_{cc} ;只要 R_L, V_{cc} 取值合适,定可使

A, B同为高时, T_5 饱和 $V_{OL} \approx 0$


A或B为0时, T_5 截止 $V_o \approx V_{cc}$ (V_{cc} 可以不等于 V_{cc})


*输出端并联可实现"线与"





OC门实现的线与






因为 Y_1 、 Y_2 有一个低,Y即为低,只有两者同高,Y才为高, 所以 $Y = Y_1Y_2 = (AB)' \cdot (CD)' = (AB + CD)'$





三态输出门(Three state Output Gate ,TS)

输出有三个状态: V_{OL}, V_{OH} , 高阻(Z)




(1)EN = 0, P = 1, D截止,为"工作状态"⇒Y = (AB)'


(2)EN = 1, P = 0, D导通,为"高阻状态"⇒Y = Z





三态门的用途







知识点小结



知识要点:门电路的结构和工作原理、

三态门等的使用方法

知识难点: 模拟电路与数字电路的关系和联系