实验 4-4: 中断的相关设计

一、操作方法与实验步骤


目标:

熟悉RISC-V 中断的原理,了解引起CPU中断产生的原因及其处理方法,扩展包含中断的CPU任务一:

扩展实验CPU中断功能;修改设计数据通路和控制器;修改或替换Exp04-3的数据通路及控制器;兼容Exp04-3数据通路增加中断通路;增加中断控制;扩展CPU中断功能;非法指令中断;外部中断;ecall。

□ Digital circuit

 General circuits that controls logical event with logical gates --Hardware



任务二:

设计CPU中断测试方案并完成测试

具体模块方案:

1. 控制器模块:

设计方案参考:控制器

◎控制器修改

- € 简洁模式
 - ⊙ 增加mret、ecall指令以及非法指令的处理
 - ⊙中断请求信号触发PC转向,在Datapath模块中修改

◎中断调试

- € 首先时序仿真(仿真平台参见lab04-2)
- € 物理验证
 - ⊙执行非法指令或ecall指令或采用BTN[1]外部触发中断
 - ⊙观察PC由顺序执行流转向中断向量表,进而执行相应中断服 务程序,最后返回断点继续顺序执行

```
module SCPU_ctrl(
input[31:0]inst_field,
input[6:0]OPcode, //Opcode----inst[6:0]
input[2:0]Fun3, //Function----inst[14:12]
input Fun7, //Function----inst[30]
```

```
input MIO ready, //CPU Wait
output reg [2:0] ImmSel, //立即数选择控制
output reg ALUSrc B, //源操作数 2 选择
output reg [2:0] MemtoReg, //写回数据选择控制
output reg [1:0] Jump, //jal
output reg Branch, //beq
output reg RegWrite, //寄存器写使能
output reg MemRW, //存储器读写使能
output reg [31:0]ALU Control, //alu控制
output reg CPU MIO, //not use
output reg mret,
output reg ill instr,
output reg ecall,
output reg[1:0] choose,//用于RV 写入数据的选择
output reg csr wen
   );
   reg [1:0] ALUop;
always @* begin
case (OPcode)
7'b1110011:begin
case (Fun3)
3'b000:begin//ecall 或mret
case(inst field[31:20])
12'h000:
begin
RegWrite=0;
ImmSel=3'b100;//无关项
ALUSrc B=1;//无关项
Branch=0;
Jump=0;
MemtoReg=0;//无关项
MemRW=0;//应该不写也不读此处写 0 也没啥
ALUop=2'b00;//无关项
mret=0;
ill instr=0;
ecall=1;
csr wen=0;
end
12'h302:
begin
RegWrite=0;//不要写
ImmSel=3'b100;//无关项
ALUSrc B=1;//无关项
Branch=0;
Jump=0;
MemtoReg=0;//无关项
MemRW=0;//应该不写也不读此处写 0 也没啥
ALUop=2'b00;//无关项
mret=1;
ill instr=0;
```

```
ecall=0;
csr wen=0;
end
endcase
end
3'b001:begin//csrrw 把 csr 的值写入 x[rd]
//把寄存器 x[rs1]的值写入 csr
//MemToReg 等于 5 使得寄存器中的值可以写入 rd
//同时寄存器还需要一个输入值,rs1 data
RegWrite=1;
ImmSel=3'b100;//无关项
ALUSrc_B=0;//等于0使得RV_input的I1为rs1_data
Branch=0;
Jump=0;
MemtoReg=3'b101;//MemToReg 扩展到 5,来自csr 值写入reg
MemRW=0;//应该不写也不读此处写 0 即可
ALUop=2'b00;//无关项
mret=0;
ill instr=0;
ecall=0;
choose=2'b00;
csr wen=1;
end
3'b101:begin//csrrwi 把 csr 的值写入 x[rd]
//把 imm 的值写入 csr
//MemToReg 等于 5 使得寄存器中的值可以写入 rd
//同时寄存器还需要一个输入值,imm out,ImmSel=3'b101
RegWrite=1;
ImmSel=3'b101;
ALUSrc B=1;
choose=2'b00;//等于0使得RV的input为imm out
Branch=0;
Jump=0;
MemtoReg=3'b101;//MemToReg 扩展到 5, 来自 csr 值写入 reg
MemRW=0; //应该不写也不读此处写 0 即可
ALUop=2'b00;//无关项
mret=0;
ill instr=0;
ecall=0;
csr wen=1;
end
3'b011:begin//csrrc
RegWrite=1;
ImmSel=3'b101;//生成 csr 格式的立即数
ALUSrc B=0;//等于0使得RV_input的I1为rs1_data
Branch=0;
Jump=0;
MemtoReg=3'b101;//MemToReg 扩展到 5, 来自 csr 值写入 reg
```

```
MemRW=0; //应该不写也不读此处写 0 即可
ALUop=2'b00;//无关项
choose=2'b01;//做与操作
mret=0;
ill instr=0;
ecall=0;
csr wen=1;
end
3'b111:begin//csrrci
RegWrite=1;
ImmSel=3'b101; //生成 csr 格式的立即数
ALUSrc B=1;//等于 0 使得 RV input 的 I1 为 imm out
Branch=0;
Jump=0;
MemtoReg=3'b101;//MemToReg 扩展到 5, 来自 csr 值写入 reg
MemRW=0; //应该不写也不读此处写 0 即可
ALUop=2'b00;//无关项
choose=2'b01;//做与操作
mret=0;
ill instr=0;
ecall=0;
csr wen=1;
end
3'b010:begin//csrrs
RegWrite=1;
ImmSel=3'b101;//生成 csr 格式的立即数
ALUSrc B=0;//等于0使得RV input的I1为rs1 data
Branch=0;
Jump=0;
MemtoReg=3'b101;//MemToReg 扩展到 5,来自csr 值写入reg
MemRW=0; //应该不写也不读此处写 0 即可
ALUop=2'b00;//无关项
choose=2'b10;//做或操作
mret=0;
ill instr=0;
ecall=0;
csr wen=1;
end
3'b110:begin//csrrsi
RegWrite=1;
ImmSel=3'b101;//生成 csr 格式的立即数
ALUSrc B=1;//等于 0 使得 RV input 的 I1 为 imm out
Branch=0;
Jump=0;
MemtoReg=3'b101;//MemToReg 扩展到 5, 来自 csr 值写入 reg
MemRW=0; //应该不写也不读此处写 0 即可
```

ALUop=2'b00;//无关项


```
choose=2'b10;//做或操作
mret=0;
ill instr=0;
csr wen=1;
ecall=0;
end
endcase
end
7'b0110111: begin //lui
RegWrite=1;
ImmSel=3'b100;
ALUSrc_B=1;//无关项
Branch=0;
Jump=0;
MemtoReg=3'b011;
MemRW=0;//应该不写也不读此处写 0 也没啥
ALUop=2'b00;//无关项
mret=0;
ill instr=0;
ecall=0;
csr wen=0;
end
7'b0010111: begin //auipc
RegWrite=1;
ImmSel=3'b100;
ALUSrc B=1;
Branch=0;
Jump=0;//pc+4
csr wen=0;
MemtoReg=3'b100;
MemRW=0;
ALUop=2'b00;
mret=0;
ill instr=0;
ecall=0;
end
7'b1100111: begin //jalr
csr wen=0;
RegWrite=1;
ImmSel=3'b000;
ALUSrc B=1;
Branch=0;
Jump=2'b10;
MemtoReg=3'b010;
MemRW=0;
ALUop=2'b00;
mret=0;
ill instr=0;
ecall=0;
end
```

```
7'b0110011: begin //ALU R-type ok
csr_wen=0;
RegWrite=1;
ImmSel=3'b000;
ALUSrc_B=0;
Branch=0;
Jump=0;
MemtoReg=0;
MemRW=0;
ALUop=2'b10;
mret=0;
ill_instr=0;
ecall=0;
end
7'b0000011: begin//load I-type ok
csr wen=0;
RegWrite=1;
ImmSel=3'b000;
ALUSrc B=1;
Branch=0;
Jump=0;
MemtoReg=3'b001;
MemRW=0;
ALUop=2'b00;
mret=0;
ill instr=0;
ecall=0;
//ALU Control=add
end
7'b0100011: begin//store S-type ok
csr_wen=0;
RegWrite=0;
ImmSel=3'b001;
ALUSrc B=1;
Branch=0;
Jump=0;
MemtoReg=0;
MemRW=1;
ALUop=2'b00;
mret=0;
ill instr=0;
ecall=0;
7'b1100011: begin //beq B-type ok
csr wen=0;
RegWrite=0;
ImmSel=3'b010;
ALUSrc B=0;
Branch=1;
Jump=0;
```

```
MemtoReg=0;
MemRW=0;
ALUop=2'b01;
mret=0;
ill_instr=0;
ecall=0;
end
7'b1101111: begin //jump J-type
csr_wen=0;
RegWrite=1;
ImmSel=3'b011;
ALUSrc_B=1;
Branch=0;
Jump=1;
MemtoReg=3'b010;
MemRW=0;
ALUop=2'b00;
mret=0;
ill instr=0;
ecall=0;
end
7'b0010011:begin//ALU(addi;;;;) I-type
csr wen=0;
RegWrite=1;
ImmSel=3'b000;
ALUSrc B=1;
Branch=0;
Jump=0;
MemtoReg=3'b000;
MemRW=0;
ALUop=2'b11;
mret=0;
ill instr=0;
ecall=0;
//ALU Control=add
end
default:begin
csr wen=0;
RegWrite=0;
ImmSel=3'b000;
ALUSrc B=1;
Branch=0;
Jump=0;
MemtoReg=3'b000;
MemRW=0;
ALUop=2'b00;
mret=0;
ill instr=1;
ecall=0;
end
```

```
endcase
end
assign Fun = {Fun3,Fun7};
always @* begin
case (ALUop)
2'b00:begin ALU Control = 32'd0; end//add 计算地址 lw,sw
2'b01:begin
case (Fun3)
3'b000:begin ALU Control=32'd10; end//beq
3'b001:begin ALU Control=32'd11; end//bne
3'b100:begin ALU Control=32'd12; end//blt
3'b101:begin ALU Control=32'd13; end//bge
3'b110:begin ALU Control=32'd14; end//bltu
3'b111:begin ALU Control=32'd15; end//bgeu
endcase//sub 比较条件 beq
end
2'b10:begin //实现了第四行的全部指令
case({Fun3,Fun7}) //R-formats
4'b0000:begin ALU Control = 32'd0; end//add
4'b0001:begin ALU Control = 32'd1; end//sub
4'b0010:begin ALU Control = 32'd2; end//sll
4'b0100:begin ALU Control = 32'd3; end//slt
4'b0110:begin ALU Control = 32'd4; end//sltu
4'b1000:begin ALU Control = 32'd5; end//xor
4'b1010:begin ALU Control = 32'd6; end//srl
4'b1011:begin ALU Control = 32'd7; end//sra
4'b1100:begin ALU Control = 32'd8; end//or
4'b1110:begin ALU Control = 32'd9; end//and
default:begin ALU Control=32'bx ; end
endcase
end
2'b11:begin
case (Fun3) //I-format 实现了第三行的全部指令
3'b000:begin ALU Control = 32'd0;end//addi
3'b010:begin ALU Control = 32'd3;end//slti
3'b011:begin ALU Control = 32'd4;end//sltiu
3'b100:begin ALU Control = 32'd5;end//xori
3'b110:begin ALU Control = 32'd8;end//ori
3'b111:begin ALU Control = 32'd9;end//andi
3'b101:begin ALU Control = Fun7==0?32'd6:32'd7;end //srli srai
//case(Fun7)
//1'b0:begin ALU Control = 32'd6;end//srli
//1'b1:begin ALU Control = 32'd7;end//srai
//endcase
3'b001:begin ALU Control = 32'd2;end//slli
endcase
end
```

增加中断后的CPU模块




2. 数据通路模块

设计方案参考: DataPath

◎ DataPath修改

- € CPU复位时, MEPC=PC=0x00000000
- € 修改PC模块增加
 - ⊙mtvec寄存器型变量,中断和异常触发PC转向中断地址
 - ◆ 相当于硬件触发Jal, 用mret返回
 - ⊙ mepc寄存器,中断和异常返回PC的地址
 - ⊙增加控制信号INT、mret、ecall、ill instr
 - ◆ INT宽度根据扩展的外中断数量设定

注意: INT是电平信号, 不要重复响应



```
RV_Int

`include "Defines.vh"

module DataPath(


`VGA_DBG_Core_Outputs//加入 vga 中的 32 个寄存器和其他的指令数据的 vga 输出显示
input wire clk,
input wire rst,
input wire tim_int,
input wire ext_int,
input wire mret,
```

```
input wire ill instr,
input wire ecall,
input wire csr wen,
input wire [31:0] inst field,
input wire [31:0] Data in,
input wire [31:0] ALU Control,
input wire [2:0] ImmSel,
input wire [2:0] MemtoReg,
input wire ALUSrc B,
input wire [1:0] csr ctrl,
input wire [1:0] Jump,
input wire Branch,
input wire RegWrite,
output wire [31:0]PC_out,
output wire [31:0] Data out,
output wire [31:0] ALU out
   );
   wire [31:0] Regs ORs1 data;
   wire [31:0] MUX2T1 32 0 o;
   wire ALU 0 zero;
   wire and2 Res;
   wire [31:0] PC 4;
   wire [31:0] PC ano;
   wire [31:0] Imm out;
   wire [31:0] PC2Choose; //第一次选出来的 pc, 用来进入第二次以 Jump 为依据的选择中
   wire [31:0] newPC;//送到RV Int中
   wire [31:0]lastPC;//送到 PC 中
   wire [31:0] MUX6T1 output;
   wire [31:0]CSR out;
   wire [11:0]csr ind;
   wire [1:0] which Ex;
   ImmGen IMM(
   .ImmSel(ImmSel),
   .inst field(inst field),
   .Imm out(Imm out));
   ALU ALU U(//补上
   .a val(Regs ORs1 data),
   .b val(MUX2T1 32 0 o),
   .ctrl(ALU Control),
   .result(ALU out),
   .zero(ALU 0 zero));
   and 2 SB2(
   .Op1 (Branch),
   .Op2(ALU 0 zero),
   .Res(and2 Res));//补线
   add32 add 32 0(
   .a(PC out),
```

```
.b(4),
.c(PC_4));
add32 add 32 1(
.a(PC_out),
.b(Imm_out),
.c(PC_ano));
MUX2T1 MUX2T1 32 1(
.s(and2 Res),
.IO(PC_4),
.I1(PC ano),
.o(PC2Choose));
MUX4T1 MUX4T1 32 1(
.s(Jump),
.IO(PC2Choose),
.I1(PC ano),
.I2(ALU out),
.I3(PC2Choose),
.o(newPC));
MUX6T1 MUX6T1 32 0(
.s(MemtoReg),
.IO(ALU out),
.I1(Data in),
.I2(PC 4),
.I3(Imm out),
.I4(PC ano),
.I5(CSR out),
.o(MUX6T1_output));
RegFile Regs(
`VGA_DBG_RegFile_Arguments//寄存器赋初值
.clk(clk),
.rst(rst),
.wen(RegWrite),
.i data(MUX6T1 output),//补上
.rs1(inst field[19:15]),
.rs2(inst field[24:20]),
.rd(inst field[11:7]),
.rs1 val(Regs ORs1 data),
.rs2 val(Data out)
);
MUX2T1 MUX2T1 32 0(
.s(ALUSrc B),
```

```
.IO(Data out),
.I1(Imm_out),
.o(MUX2T1 32 0 o));
wire [31:0]MUX2T1_32_2_o;
MUX2T1 RV data(
.s(ALUSrc B),
.IO(Regs_ORs1_data),
.I1(Imm out),
.o(MUX2T1 32 2 o));
wire [31:0] csr input;
Exception EX(
.inst field(inst field),
.lastPC(lastPC),
.addr(ALU out),
.whichEx(whichEx)
);
RV input RV input 0(
.s(csr ctrl),
.IO(CSR out),
.I1(MUX2T1 32 2 o),
.o(csr input));
RV Int RV(
   `VGA DBG Csr Arguments
   .clk(clk),
   .whichEx(whichEx),
   .inst field(inst field),
   .data in(csr input),
   .reset(rst),
   .mem add(ALU out),
   .tim int(tim int),
   .ext int(ext int),
   .ecall(ecall),
   .ill instr(ill instr),
   .mret(mret),
   .pc next(newPC),
   .pc(lastPC),
   .CSR out(CSR out)
);
REG32 PC(
.clk(clk),
.rst(rst),
.CE(1),
.D(lastPC),
```

```
// .D(newPC_after),
   .Q(PC out));
  assign dbg pc=PC out;
  assign dbg inst=inst field;
  assign dbg_rs1=inst field[19:15];
  assign dbg rs2=inst field[24:20];
  assign dbg_rs1_val=Regs_ORs1_data;
  assign dbg rs2 val=Data out;
  assign dbg rd=inst field[11:7];
  assign dbg reg i data=MUX6T1 output;
  assign dbg reg wen=RegWrite;
  assign dbg is imm=(inst field[6:0]!=0110011)?1:0;//非R型指令
  assign dbg is auipc=(inst field[6:0]==7'b0010111)?1:0;
  assign dbg is lui=(inst field[6:0]==7'b0110111)?1:0;
  assign dbg imm=Imm out;
  assign dbg a val=Regs ORs1 data;
  assign dbg b val=MUX2T1 32 0 o;
  assign dbg alu ctrl=ALU Control;
  assign dbg alu res=ALU out;
  assign dbg cmp ctrl=0;
  assign dbg cmp res=ALU 0 zero;
  assign dbg is branch=Branch;
  assign dbg is jal=(Jump==1)?1:0;
  assign dbg is jalr=(Jump==2'b10)?1:0;
  assign dbg_do_branch=and2 Res;
  assign dbg pc branch=lastPC;
  assign dbg mem wen=(inst field[6:0]==7'b0100011)?1:0;//sw
  assign dbg mem ren=(inst field[6:0]==7'b0000011)?1:0;
  assign dbg dmem o data=Data in;
  assign dbg dmem i data=Data out;
  assign
dbg dmem addr=(inst field[6:0]==7'b0100011)|(7'b00000011)?ALU out:0;
   assign dbg csr wen=csr wen;//csr wen;
   assign dbg csr ctrl=csr ctrl;
   assign dbg csr ind=lastPC;
   assign dbg csr r data=CSR out;
endmodule
```



3. top 模块

`include "Defines.vh"

```
module Top(
   input clk 100mhz,
   input rstn,
   input [15:0] sw in,
   input [4:0] key col,
   output [4:0] key_row,
   output hs,
   output vs,
   output [3:0] vga_r,
   output [3:0] vga g,
   output [3:0] vga b,
   output [7:0] LED_o
);
   wire rst;
   wire [15:0] sw;
   wire [31:0] clk_div;
   wire [4:0] key x;
   wire [4:0] key_y;
   wire dr1_wen;
   wire [31:0] dr1_o_data;
   wire [31:0] dr1_i_data;
   wire [31:0] imem_addr;
   wire [31:0] imem o data;
   wire [31:0] dmem addr;
   wire [31:0] dmem_o_data;
   wire [31:0] dmem_i_data;
   wire dmem_wen;
   `VGA_DBG_Core_Declaration
   `VGA_DBG_RegFile_Declaration
   `VGA_DBG_Csr_Declaration
```

```
wire [31:0] imem addr new;
wire [31:0] imem_o_data_new;
wire dmem wen new;
wire [31:0]dmem addr new;
wire [31:0]dmem_i_data_new;
wire [31:0]dmem o data new;
ClockDividor clock dividor(
   .clk(clk_100mhz),
   .rst(rst),
   .step en(sw[0]),
   .clk step(key x[0]),
   .clk_div(clk_div),
   .clk cpu(clk cpu)
);
InputAntiJitter inputter(
   .clk(clk 100mhz),
   .rstn(rstn),
   .key col(key col),
   .sw in(sw in),
   .rst(rst),//output
   .key row(key row),
   .key x(key x),
   .key y(key y),
   .sw(sw)
);
SCPU scpu(
   `VGA DBG Core Arguments
   .clk(clk cpu),
   .rst(rst),
   .tim int(clk div[31]),
   .ext int(key x[1]),
   .MIO ready(),
   .PC out(imem addr),
   .inst in(imem o data new),///input
   .Addr out(dmem addr),
   .Data in (dmem o data new),
   .Data out(dmem i data),
   .MemRW(dmem wen),
   .CPU MIO()
);
MACCtrl memacc(
   //facing core
   .i iaddr(imem addr),////
   .o idata(imem o data new),/////
   .i dwen(dmem wen),/////
   .i daddr(dmem addr),/////
   .i d idata(dmem i data),/////
```

```
.o d odata(dmem o data new),/////
       //facing IMem
       .o iaddr(imem addr new),/////
       .i idata(imem o data),/////
       .o_dwen(dmem_wen_new),/////
       .o daddr(dmem addr new),/////
       .o d idata(dmem i data new),/////
       .i_d_odata(dmem_o_data),/////
       .o dr1wen(dr1 wen),/////
       .o dr1_idata(dr1_i_data),
       .i_dr1_odata(dr1_o_data)
   );
      DMem d mem (
       .clk(~clk cpu),
      .wen(dmem wen new),
       .addr(dmem addr new),
       .i data(dmem i data new),
       .o data(dmem o data));
   dist mem gen 0 Imm(
   .a(imem addr[11:2]),
   .spo(imem o data));
   VGA vga (
       `VGA DBG VgaDebugger Arguments
      .rst(rst),
      .clk div(clk div),
      .hs(hs),
      .vs(vs),
      .vga_r(vga_r),
       .vga g(vga g),
      .vga_b(vga_b)
   );
   LEDCtrl dr1(
   .clk(~clk cpu),
   .wen(dr1 wen),
   .i data(dr1 i data),
   .o data(dr1 o data),
   .o led ctrl(LED o)
   );
Endmodule
```

二、实验结果验证

1. ecall 指令测试

```
test_ecall: # PC = 0xd0
addi a0, zero, 0 d0
addi a0, a0, 1 d4
addi a0, a0, 1 d8
ecall dc
addi a0, zero, 0 e0
```


当pc=dc时,ecall进入异常。

mcause=32'h0000000b,表示异常原因为 ecall,pc_branch 为寄存器 mtvec 中的值,, ecall 功能正常。

2. mret 指令测试

no_add_4: mret 118

当 pc=118 时, mret 跳出异常。



mcause 变为 0, pc_branch 为寄存器 mepc 中的值, mret 功能正常。

3. dMem 地址不以 4 对齐异常测试

```
test_load_misalign: # PC = 0xe4
addi a0, zero, 1 e4
lw a1, 0(a0) e8 //此处load地址有误,进入异常
addi a0, zero, 0 # PC = ec
```

当 pc=e8 时, lw a1, 0(a0), 再次进入异常。

```
RU32I Single Cycle CPU

pc: 000000e8 inst: 00052583

x0: 00000000 ra: 00000000 sp: gp: s0: s1: 2468acf2
a0: 000000e4 t1: 00000000 a2: a3: a4: 00000000
a5: 00000006 a6: 0000001c a7: s2: s3: 000e0000
s4: 00000001 s5: 00000008 s6: s7: s8: 00000001
s9: 00000000 s10: 00000000 s11: s1: s2: s3: 000e0000
rs1: 0a rs1_val: 00000000
rs1: 0a rs1_val: 00000001
rs2: 00 rs2_val: 00000000
rd: 0b reg_i_data: 12345678 reg_wen: 1

is_imm: 1 is_auipc: 0 is_lui: 0 imm: 00000000
a_val: 00000001 b_val: 00000000 alu_ctrl: 0 cmp_ctrl: 0
alu_res: 00000001 cmp_res: 0

is_branch: 0 is_jal: 0 is_jalr: 0
do_branch: 0 pc_branch: 00000007

mem_wen: 0 mem_ren: 1
dmem_o_data: 12345678 dmem_i_data: 00000000 dmem_addr: 00000001
csr_wen: 0 csr_ind: 0fc csr_ctrl: 2 csr_r_data: 00000000
mstatus: 00000008 mcause: 00000004 mepc: 0000000c ntval: 00052583
```

mcause 变为 32' h00000004, pc_branch 为寄存器 mtvec 中的值,正常。

其他的异常、中断与这两种殊途同归,都是做的差不多的事。


4. J 型指令、U 型指令及 LED 灯测试

loop:	# PC = 0xf0	
lui x30 FE000		fO
lw x5 0(x30)		f4
jal	zero, loop	f8

通过 f0 的lui 指令向 x30 中赋值 LED 的写入地址,然后在 f4 向对应地址存入x5 的值,以此获得 LED 灯的显示,再由 f8 的fal 指令跳转回来不断循环。

f4:

可以看到经过f0 的lui 指令之后,寄存器t5 的值变为了16'hfe000000f4 的dmem_addr 为 fe0000000,写入数据为 b。



可以看到此时的 led 灯从右向左看为 2'b00001011,也即 8'h0b,显示正确。

```
RV32I Single Cycle CPU
pc: 000000f8
                 inst: ff9ff06f
                 ra: 00000000
    00000000
                 t1:
                                                                 s1:
                 a1:
                                                  a3:
                                                                 a4:
                 a6:
rs1: 1f
rsZ: 19
rd: 00
                i_data: 000000fc
                 auipc: 0 is_lui: 0 imm: ffffffff8
b_val: ffffffff8 alu_ctrl: 0 cm
              is_auipc: 0
                                                     cmp_ctrl: 0
    res: fffffff8
                      cmp_res: 0
                 is_jal: 1 is_jalr: 0
pc_branch: 000000f0
is_branch: 0
                           dmem_i_data: 00000000
                                        csr_ind: 0f0
                               csr_ctrl: 1
                     mcause: 0000
```

is jal=1,pc branch=00000fc, 正确。

三、实验心得

在这次实验中,我感觉最重要的是理解中断的概念,另外的就是利用网站,设计一个可以验证正确性的汇编代码,在这次的过程中,我曾经不理解 INTA, INT, INTR, mret 等信号的关系,主要是在计组的理论课堂上,这一块内容其实没有设计 CPU 的数据通路控制器这些内容讲的多,所以我在网上自学了很久。最后设计指令的时候,在和同学交流之后,对另一位同学的指令进行了修改,最终得到了一个自己设计的验证中断跳转的指令。可以说,这次实验对我的理论知识和理解硬件结构都是有很大帮助的。