

数字系统设计 期中习题课

信电学院信通所 **陈彬彬**15091831397@163.com
13071888906
浙江大学玉泉校区信电楼308室



数字系统设计期中习题课

说明:

- 1. 本次习题课主要选取了一些历年的期中试题和测验题进行讲解,以帮助大家进行巩固和复习。
- 2. 最后,会针对作业中的几个错题进行解释说明
- 3. 本次的习题课PPT会放到 /学在新里, 大家可以下载




有两个逻辑函数


$$F_1(A, B, C, D) = \sum m(1, 3, 5, 6, 7, 8, 11, 12, 13, 14, 15)$$
$$F_2 = \overline{AB} + BC + A\overline{C}D$$


求出F的无冒险竞争现象的最简与-或式

$$F = F_1 \overline{F_2} + \overline{F_1} F_2$$










解:由卡诺图得:F = BD + BCD + ABC

当C=0,D=0,A=1时, $F=B+\overline{B}$,存在竞争冒险现象,因此增加冗余项 $A\overline{CD}$

无竞争冒险: F = BD + BCD + ABC + ACD






• 有一个四变量逻辑函数等式如下:

$$\overline{A+B+D} + \overline{A}B\overline{C}D + \overline{A}BC + C\overline{D} + \overline{(\overline{A}+B+C)(\overline{A}+\overline{C})} = A\overline{B}D + BC + \overline{B}\overline{D} + \overline{A}BD$$

- (1) 证明该等式成立,方法不限
- (2) 用卡诺图化简左边的逻辑函数为最简与-或式
- (3) 写出等式左边逻辑函数的对偶式



(1) 证明



化简为:BD+AB+BC+ABD

反演定理 $Y \Rightarrow Y'$

 $\bullet \Rightarrow +$, $+ \Rightarrow \bullet$, $0 \Rightarrow 1$, $1 \Rightarrow 0$,

原变量⇒ 反变量

反变量⇒ 原变量

不属于单个变量的上的反号保留不 变

对偶定理

$$Y \Rightarrow Y^D$$

•==+, +==•, 0==1, 1==0,

对偶式为


(3)

$$\overline{ABD} \cdot (\overline{A} + B + \overline{C} + D) \cdot (\overline{A} + B + C) \cdot (C + \overline{D}) \cdot \overline{\overline{ABC} + \overline{AC}}$$

$$= (A + \overline{B} + D)(B + C)(\overline{B} + \overline{D})(\overline{A} + B + D)$$



- · 设 g是一个4输入逻辑函数,用3变量卡诺图表示如下。
- (1) 请写出 g的最简与-或形式,其中V表示其中一个输入变量,X表示无关项。
- · (2) 用4选1的MUX实现该函数,并画出电路图





1)解:将该卡诺图看成是以下两个卡诺图相或


充分利用无关项,可得: $g = \overline{abc} + bc + abv$

2)解:因为

$$g = \overline{abc} + bc + abv$$

$$= \overline{abc} + \overline{abc} + abc + abv$$

$$= \overline{abc} + \overline{abc} + abv$$





能实现任何逻辑函数的逻辑门的集合,被称为逻辑门的 完全集。已知二输入与门、二输入或门和非门为一个完 全集。试证明:二输入或门、异或门为逻辑门的完全集

• 证明:

利用异或门得到非门:

$$Y = A \oplus 1 = \overline{A}$$

在加上本来的或门,我们就得到了非门和或门;

因为

$$AB = \overline{\overline{AB}} = \overline{\overline{A+B}}$$

可以用非门和或门得到与门:

$$Y = \overline{\overline{A} + \overline{B}} = \overline{\overline{AB}} = AB$$




(第一组):

1). 试设计用一个 TTL 非门驱动发光二极管的电路,已知电源电压 V_{CC} = +5 V_{F} TTL 非门的 V_{OH} = 3.6 V_{OH} Max = 0.4 V_{OH} 从 发光二极管的正向导通电压 V_{F} = 1.4 V_{OH} 从 V_{OL} = 0.3 V_{OH} Normax = 16 V_{OH} 和 V_{OH} — 20 V_{OH} 和 V_{OH} — 20 V_{OH} —

要求: (1) 画出电路图。(2) 计算限流电阻阻值的范围。

解:二极管导通时 $V_{OL} = 0.3V$ $I_{OL} = 16mA$ 所以, $I \cdot R + 1.4 = V_{cc} - V_{OL}$ 故, $R \ge \frac{V_{cc} - V_{OL} - 1.4V}{I_{OL} \max}$ $= \frac{3.3V}{16mA} = 206\Omega$





同时,

$$R \le \frac{V_{cc} - V_{OL} - 1.4V}{I_F} = 660\Omega$$

バッシナ、学 信息与电子工程学院








当*C*=0时,*TG*门截止,*Y*1=1; 当*C*=1时,*TG*门打开,*Y*1=*A* 所以 *Y*1=*C* + *A C*


因为A无论何是高电平还是低电平,第一个0C门的A输入端均作为高电平,同时两个0C门实现线与 Y2=D'·(BC)





```
由图可知
AB = 00时,Y3 = D
AB = 01时,Y3 = E
AB = 10时,Y3 = C
AB = 11时,Y3 = C
故,
Y3 = A'B'D + A'BE + AC
```









解:对于TTL电路而言,输入端接大电阻相当于接高电平;对于CMOS电路无论输入端接多大电阻,其输入取决电阻于另一端的电压

CMOS电路



$$Y = \overline{A} + 0 \cdot \overline{B} + C$$
$$= \overline{A}\overline{B}\overline{C}$$

TTL电路



当
$$C = 0$$
时, $Y = A + \overline{B}$

当C=1时,三态门输出为高阻态,

所以对于第二个门来说输入为高电平,故Y = B

综上,
$$Y = (A + \overline{B})\overline{C} + \overline{B}C = A\overline{C} + \overline{B}\overline{C} + \overline{B}C$$


= $A\overline{C} + \overline{B}$




• 设A、B为四位二进制数,试用一片四位二进制加法器 74283实现函数Y=4A+B

解

$$Y = 4A + B = (A_3A_2A_1A_000) + (B_3B_2B_1B_0)$$







• 用加法器和适量门电路实现Y=X²+X+1,其中X为三位二进制数。要求: 1、电路尽量简单,加法器个数不限,可以用半加器、全加器和四位加法器。2、写出设计过程。




解

$$Y = (4X_2 + 2X_1 + X_0)^2 + (4X_2 + 2X_1 + X_0) + 1$$

$$= (16X_2 + 4X_1 + X_0 + 16X_2X_1 + 8X_2X_0 + 4X_1X_0) + (4X_2 + 2X_1 + X_0) + 1$$

$$= 16(X_2 + X_2X_1) + 8X_2X_0 + 4(X_1 + X_1X_0 + X_2) + 2(X_1 + X_0) + 1$$





- 设计一个一位8421BCD码乘以5的电路,要求输出也为8421BCD码,写出设计过程,画出电路。
 - (1) 只用四位全加器实现此电路;
- (2) 不用任何器件设计此电路,请写出设计过程,画出电路。



(1)解,因为


$$Y = 5D = 4D + D$$

= $D_3 D_2 D_1 D_0 00 + D_3 D_2 D_1 D_0$

(2)解

$$Y = 5D = 5 \times (8D_3 + 4D_2 + 2D_1 + D_0)$$
$$= 10 \times (4D_3 + 2D_2 + D_1) + 4D_0 + D_0$$

$$\mathbf{Y} = \mathbf{D}_3 \mathbf{D}_2 \mathbf{D}_1 \qquad 0 \mathbf{D}_0 0 \mathbf{D}_0$$






• 用一片双4选1多数选择器MUX74LS253和最少量的门电 路实现下列逻辑函数

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$


$$C_i = (A_i \oplus B_i)C_{i-1} + A_iB_i$$



输		入		
选证	直	地址	数据	输出
ĒN	A ₁ A	₀ D _i	Υ	
1	$\times \times$	× ×	(Z)	
0	00	$D_0 \sim D_3$	D_0	
0	01	$D_0 \sim D_3$	D_1	
0	10	$D_0 \sim D_3$	D_2	
0	11	$D_0 \sim D_3$	D_3	



- 解
- 要实现的是一个全加器电路。其中一个4选1作全加和输出,另一个4选1用作进位输出。将被加数和加数的相应位从地址输入,相邻低位的进位从数据端输入。
- 所以全加和的4选1数据有:




$$1D_0 = C_{i-1}$$

$$1D_1 = \overline{C}_{i-1}$$

$$1D_2 = \overline{C}_{i-1}$$


 $1D_3 = C_{i-1}$

• 进位的4选1数据有:



$$2D_0 = 0$$

 $2D_1 = 2D_2 = C_{i-1}$
 $2D_3 = 1$






1950 年 Richard Hamming 发明了应用于计算机系统的汉明码。人们主要用汉明码验检错误来及修正。对于每四个数据位 A、B、C、D,有三个奇偶校验位 P_1 、 P_2 、 P_3 。定义如下:

$$P_1=A \oplus B \oplus C$$

 $P_2=A \oplus B \oplus D$


 $P_3=B \oplus C \oplus D$

试用最少的 2 选 1 数据选择器来表示 P_1 、 P_2 、 P_3 ,并画出电路图。





解:数据选择器可实现异或




$$Q = a\bar{b} + \bar{a}b = a \oplus b$$

所以

$$P_{1} = A \oplus B \oplus C$$

$$P_{2} = A \oplus B \oplus D$$

$$P_{3} = B \oplus C \oplus D$$





• 请你设计一个实现电路

$$F = 5*(00A_1A_0) + (00B_1B_0)^2$$

式中()2、*、+分别表示算术运算的乘方、乘法和加法。电路的输入和输出都是四位二进制编码。要求用一片全加器74LS283及尽可能少的逻辑门电实现此电路,写出主要的逻辑表达式,并画出电路图






在组合电路中,加法器是经常使用到的逻辑器件,应用加法器可以设计许多其他功能的电路,请使用加法器,完成以下设计:

只使用全加器实现一个2位二进制无符号乘法运算电路,不 允许其他门电路和逻辑器件,写出主要步骤,画出电路图。



```
解、设两位无符号、进制数为、
      x = x, xo. Y = y, yo.
      D) Z = X· Y = Z, Z, Z, Zo.
      x y, yo____
      x, yo xoyo
    + x,y, xoy,
Z3 Z2 Z1 Z0
对于全加器来说。当CI=O时、Co=A·B
实现与"功能
```





五、 组合模块电路(12分,得分____)

试用一片 2-4 译码器 74HC239 和尽量少的门电路设计一个多输出组合网络,要求写出主要步骤。它的输入是 4 位二进制码 ABCD, 3 个输出为:

F₁: ABCD 是 4 的倍数;

F₂: ABCD 在 8~11 之间;

 $F_3:ABCD$ 不等于 0。

74HC239 双 2-4 线译码器/多路分配器

r	_			
IG	1		16	VCC
IAC	2		15	⊒.2G
IBC	3	6	14	□ 2A
1YO C	4	14239	13	□ 2B
IYI	5	7	12	□ 2Y0
1Y2 C	6		11	□ 2Y1
1Y3 🗆	7		10	□ 2Y2
GND C	8		9	□ 2Y3
	34 8000	1000	Martin St.	

功能表


PART HERE	输入			输	输出		
允许	选	择		100			
允许 G	В	A	Y0	Y1	Y2	Y3	
Н	X	X	L	L	L	L	
L	L	L	Н	L	L	L	
L	L	Н	L	Н	L	L	
L	н	L	L	L	Н	L	
L	н	Н	L	L	L	H	



解:观察F1和F2真值表的特点

A	В	C	D	F_{I}
0	0	0	0	1
0	1	0	0	1
1	0	0	0	1
1	1	0	0	1

A	В	C	D	F_2
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1




- 1) 无论AB, 当CD取00时, F1为1
- 2) 无论CD, 当AB取10时, F2为1



用两个8选1数据选择器74LS151及适当门电路设计一个数值比较器,比较两个二进制数A(a₁a₀)和B(b₁b₀),能分别给出A-B>=2, B-A>=2和|A-B|<2的输出信号,要求: 1)写出真值表; 2)输出函数表达式; 3)画出逻辑图










(1). 仅利用 74HC153 双 4 选 1 芯片实现 F(x, y, z) = xz + yz' + x' y' z, 写出主要思路和步骤,并画出完整电路图。

解: 数据选择器输入没有反相,则有反相仍只能用作数据地址选择端:

F(x, y, z) = xyz + xyz + xyz' + x'yz' + x'y'z 卡选图为







由此可得

y	Z	F
0	0	0
0	1	1
1	0	1
1	1	X

权电路图如左所杀


TRUTH	TAR	HE
INDIN	IME	LE

SELECT	INPUTS		DATA INPUTS ENABLE				OUTPUT
51	80	10	4	l ₂	l ₃	Ē	Y
X	X	X	X	X	X	Н	L
L	L	L	X	Х	X	L	L
L	L	Н	Х	Х	Х	L	н
L	Н	Х	L	х	X	L	L
L	Н	Х	Н	X	X	L	н
Н	L	Х	X	L.	X	L	L
Н	L	X	×	н	X	L	Н
н	н	X	×	X	L	L	L
Н	н	×	X	x	н		н



设计一个多功能组合逻辑电路, M_1M_0 为功能控制信号,ab为输入逻辑变量,F为电路输出。功能如右表所示(例如:当 $M_1M_0=00$ 时,实现 $F=a\cdot b$ 功能,当 $M_1M_0=11$ 时,实现F=a+b功能等)。要求:

- (1) 请用一片 74HC153 器件和最少与非门实现该逻辑功能;
- (2) 用一片 74HC138 和最少与非门来实现该逻辑功能。要求写出逻辑表达式并画出电路图。



74HC153功能表

S_1'	A_1	A_0	Y_1	S_2'	A_1	A_0	Y_1
1	X	X	0	1	X	X	0
0	0	0	$D_{\!_{10}}$	0	0	0	D_{20}
0	0	1	$D_{\!11}$	0	0	1	D_{21}
0	1	0	$D_{\!_{12}}$	0	1	0	D_{22}
0	1	1	D_{13}	0	1	1	D_{23}

M1	Mo	F
0	0	$a \cdot b$
0	1	$a \oplus b$
1	0	$a \odot b$
1	1	a + b




解: (1)首先将74HC153扩展成八选一数据选择器。 将函数表达式展开:

$$F = \overline{M_1} \overline{M_0} ab + \overline{M_1} M_0 \overline{ab} + \overline{M_1} M_0 a \overline{b} + M_1 \overline{M_0} ab$$

$$+ M_1 \overline{M_0} \overline{ab} + M_1 M_0 ab + M_1 M_0 a \overline{b} + M_1 M_0 \overline{ab}$$

$$= m_0 \cdot 0 + m_1 \cdot b + m_2 \cdot b + m_3 \cdot b' + m_4 \cdot b' + m_5 \cdot b + m_6 \cdot b + m_7 \cdot 1$$

$$F = Y_1 + Y_2 = \overline{Y_1} \cdot \overline{Y_2}$$





(2)


$$F = \overline{M_{1}} \overline{M_{0}} ab + \overline{M_{1}} \overline{M_{0}$$

$$= (m_1 + m_2 + m_5 + m_6) \cdot b + (m_3 + m_4) \cdot b' + m_7$$

$$= \overline{m'_1 \cdot m'_2 \cdot m'_5 \cdot m'_6} \cdot b + \overline{m'_3 \cdot m'_4} \cdot b' + m_7$$

$$= \overline{m'_1 \cdot m'_2 \cdot m'_5 \cdot m'_6 \cdot b} \cdot \overline{m'_3 \cdot m'_4 \cdot b'} \cdot \overline{m_7}$$


将M1接到A2,M0接到A1,a接到A0,那么得到结果再和b作逻辑运算。 当然地址为可以选取任意的三个变量,所以答案不唯一






璐璐设计了一种全新的 ISEE门,它的逻辑符号如下图所示,与其它的门不一样, ISEE门具有三个输入,输入输出真值表如下表所示。

- (1) 请问输入 A, B, C的顺序可以调换吗? 为什么?
- (2) 写出 N 的布尔表达式,并且化简成为两项相加的形式。
- (3) 试仅用 4.个逻辑门实现 ISEE 门的功能, 画出电路图。 (可以选用的门包括:与门、或门、非门、与非门、或非门)。
- (4)以 A、B作为地址,用 4 选 1 数据选择器实现 ISEE门(可用反相器),画出电路图。





题 2表 ISEE 门真值表

A	В	C	N
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	. 1
1	0	1	1
1	1	0	0
1	1	1	0



习题选讲

• 习题2.27(4),将逻辑函数化为或非-或非形式,并画 出全部用或非逻辑单元组成的逻辑电路图

$$Y = ((CD')'(BC)'(ABC)'D')'$$

解,对上式进行改写:


$$Y = ((CD')'(BC)'(ABC)'D')'$$

$$= ((C'+D)(B'+C')(A'+B'+C')D')'$$

$$= (C'D'(B'+C'))'$$

$$= (C'D')'$$

$$= ((C+D)')'$$





习题选讲

习题3.13


【题 3.13】 试说明在下列情况下,用万用电表测量图 P3.13 的 v12端得到的电压各为多少:

(1) v, 悬空;

20 kΩ/V

- (2) v11接低电平(0.2 V);
- (3) vn接高电平(3.2 V);
- (4) v₁₁经 51 Ω 电阻接地;
- (5) v₁₁经 10 kΩ 电阻接地。


图中的与非门为74系列的TTL电路,万用电表使用5 V 量程,内阻为



[報 3.11

对TTL电路而言,输入端得悬空状态和接逻辑高电平等效。输入端经过电阻接电源电压时,与接逻辑高电平等效。输入端经过电阻接地时,输入端的电平与电阻阻值的大小有关,当电阻阻值很小时(例如只有几十欧姆),输入端相当于接逻辑低电平;当电阻阻值大到一定程度以后,输入端电压将升高到逻辑高电平。


对CMOS门电路而言,通常是不允许输入端工作在悬空状态。输入端 经过电阻接地时,与接逻辑低电平等效;经过电阻接电源电压时,与接逻辑高电平等效。



A、B至少一个低电平

- (1) $v_{12} \approx 1.4 \text{ V}$
- (2) $v_{12} \approx 0.2 \text{ V}$
- $(3) v_{12} \approx 1.4 \text{ V}$
- (4) $v_{12} \approx 0 \text{ V}$
- $(5) v_{12} \approx 1.4 \text{ V}$

- (1) vn悬空;
- (2) vn接低电平(0.2 V);
- (3) vn接高电平(3.2 V);
- (4) v₁₁经51 Ω 电阻接地;
- (5) v₁₁经 10 kΩ 电阻接地。



A、B都为高电平

ガシナック 信息与电子工程学院



习题题选

• 习题4.23,用8选1数据选择器74H151设计一个组合逻辑电路。该电路有3个输入逻辑变量A,B,C和1个工作状态控制变量M。当M=0时电路实现"意见一致"功能(A,B,C 状态一致时输出为1,否则为0),而M=1时电路实现"多数表决"功能,即输出与A,B,C中多数的状态一致



根据题目写出真值表

M	A	В	C	Z	M	A	В	C	Z
0	0	0	0	1	1	0	0	0	0
0	0	0	1	0	1	0	0	1	0
0	0	1	0	0	1	0	1	0	0
0	0	1	1	0	1	0	1	1	1
0	1	0	0	0	1	1	0	0	0
0	1	0	1	0	1	1	0	1	1
0	1	1	0	0	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1

由表可得逻辑表达式

