



第10章

时序逻辑电路引论


- [10.1 时序逻辑电路的基本概念](#)
- [10.1.1 时序逻辑电路的结构模型](#)
- [10.1.2 状态表和状态图](#)

[10.2 存储器件](#)

- [10.3 锁存器](#)
 - [10.3.1 RS锁存器](#)
 - [10.3.2 门控RS锁存器](#)
 - [10.3.3 D锁存器](#)
-
- [10.4 触发器](#)
 - [10.4.1 主从触发器](#)
 - [10.4.2 边沿触发器](#)
 - [10.4.3 集成触发器](#) (p258)

- [10.6 触发器逻辑功能的转换](#)
- [10.6.1 代数法](#)
- [10.6.2 图表法](#)
- [10.7 触发器应用举例](#)

*10.5 触发器的脉冲工作特性 (P259)






10.1 时序逻辑电路的基本概念

时序逻辑电路的**特点**: 电路在任何时候的**输出稳定值**, 不仅与该时刻的**输入信号**有关, 而且与该时刻以前的**电路状态**有关; 电路结构具有**反馈回路**.





10.1.1 时序逻辑电路的结构模型





其中 X, Z, W, Q 均可以是多变量. 描述时序逻辑电路的三个方程:

输出方程: $Z(t_n) = F[X(t_n), Q(t_n)]$

驱动方程: $W(t_n) = G[X(t_n), Q(t_n)]$

状态方程: $Q(t_{n+1}) = H[W(t_n), Q(t_n)]$





10.1.2 状态表和状态图

描述时序电路的其它两种方法：①状态表


输入	原状态	新状态	输出
X	Q^n	Q^{n+1}	Z

原状态 \ 输入	X	
Q^n	Q^{n+1}/Z	
		新状态/ 输出





② 状态图



例：一时序电路有一个输入变量 x ，二个状态变量 q_1 和 q_2 ，一个输出变量 z 。

两个状态变量的四种不同取值可定义电四种状态：

$$[q_1, q_2] = [0, 0] \equiv A$$

$$[q_1, q_2] = [1, 0] \equiv C$$

$$[q_1, q_2] = [0, 1] \equiv B$$


$$[q_1, q_2] = [1, 1] \equiv D$$





假设电路的状态表和状态图如下图所示:

x	Q^n	Q^{n+1}	z
0	A	D	0
1	A	C	1
0	B	B	1
1	B	A	0
0	C	C	1
1	C	D	0
0	D	A	0
1	D	B	1





当x 信号按**0→1→1→0→1→0→1→1→0→0**的顺序输入电路时,电路的输出及状态变换如下:(设电路初态为**A**)

时间	0	1	2	3	4	5	6	7	8	9	10
原态	A	D	B	A	D	B	B	A	C	C	C
输入	0	1	1	0	1	0	1	1	0	0	
新态	D	B	A	D	B	B	A	C	C	C	
输出	0	1	0	0	1	1	0	1	1	1	





10.2 存储器件

存储电路由**存储器件**组成,能存储一位二值信号的器件称为**存储单元电路**.存储单元电路大多是**双稳态**电路.

双稳态电路特点:

- ①具有两个稳定状态,用0 和1表示,在无外信号作用时,电路长期处于某个稳定状态,这两个稳定状态可用来表示一位二进制代码。
- ②它有一个或多个输入端,在 外加信号激励下,可使电路从一个状态转换成另一个状态。





两类存储单元电路：

(1) 锁存器

(2) 触发器





锁存器：直接由激励信号控制电路状态的存储单元。

触发器：除激励信号外,还包含一个称为时钟的控制信号输入端. 激励信号和时钟一起控制电路的状态。





锁存器和触发器工作波形示意图:







10.3 锁存器

10.3.1 RS锁存器

(1) 电路结构及逻辑符号



两个输入端(激励端):

S_D : 置位端(置1端);

R_D : 复位端(置0端);

定义: $Q=0, \bar{Q}=1$ 为0状态;

$Q=1, \bar{Q}=0$ 为1状态.







(2) 逻辑功能分析

设：电路的原状态表示为 Q^n ,新状态表示为 Q^{n+1} .

① $S_D=0$; $R_D=0$ (无激励信号),有下列两种情况:




结论: $Q^{n+1}=Q^n$






② $S_D=0$; $R_D=1$ (置0信号有效):



结论: $Q^{n+1}=0$

③ $S_D=1$; $R_D=0$ (置1信号有效):




结论: $Q^{n+1}=1$





④ $S_D=1; R_D=1$ (置0、置1同时信号有效):





一般情况下, $S_D=R_D=1$ 应禁止使用。

RS锁存器的约束条件: $S_D R_D = 0$ 。






由与非门构成的RS锁存器:



(3) RS锁存器的功能描述

① 特性表



② 特性方程

$$Q^{n+1} = S_D + \overline{R_D} Q^n$$


$$S_D R_D = 0$$

S_D	R_D	Q^n	Q^{n+1}	
0	0	0	0	} 保持
0	0	1	1	
0	1	0	0	} 置0
0	1	1	0	
1	0	0	1	} 置1
1	0	1	1	
1	1	0	×	} 禁止
1	1	1	×	






③ 状态图





RS锁存器工作波形图（初态假设为0）



S_D	R_D	Q^n	Q^{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	×
1	1	1	×



PLAY





10.3.2 门控RS锁存器

在RS锁存器的基础上, 加控制信号, 使锁存器状态转换的**时间**, 受控制信号的控制.



$$R_D = R \cdot C \quad S_D = S \cdot C$$

当**C**=1时: 门控RS锁存器功能和RS锁存器完全相同;
当**C**=0时: $R_D = S_D = 0$, 锁存器状态保持不变.






门控RS锁存器特性方程:

$$\begin{cases} Q^{n+1} = S + \bar{R}Q^n \\ SR = 0 \end{cases} \quad C=1 \text{ 时成立}$$

工作波形图






10.3.3 D锁存器

能将呈现在激励输入端的**单路数据D**存入交叉耦合结构的锁存器单元中。

D锁存器原理图：



电路功能分析：

- (1) 当 $C=0$ 时, $\overline{R}_D = \overline{S}_D = 1$, 电路处于保持状态;
- (2) 当 $C=1$ 时, $\overline{R}_D = D$, $\overline{S}_D = \overline{D}$ 电路的新状态为 D .






D锁存器特性表:


D	Q^n	Q^{n+1}
0	0	0
0	1	0
1	0	1
1	1	1

D锁存器特性方程:

$$Q^{n+1} = D$$



状态图




逻辑符号





D锁存器工作波形图: (假设初态为0)





10.4 触发器

利用一个称为“**时钟**”的特殊**定时控制信号**去限制
存
储单元状态的**改变时间**, 具有这种特点的存储单元电路称
为**触发器**.






10.4.1 主从触发器

一、主从RS 触发器

1. 电路结构

2. 工作原理




- (1) 在 $CP=0$ 时,主锁存器 F_1 被选通,处于**工作状态**,主锁存器按 S 、 R 的值改变**中间状态** Q_m ;从锁存器 F_2 被封锁,处于**保持状态**;
- (2) 在 $CP=1$ 时,主锁存器 F_1 被封锁,进入**保持状态**;从锁存器 F_2 被选通,处于**工作状态**,电路的输出 Q 根据 Q_m 的状态改变**输出状态**; (此时不论输入激励信号 S 、 R 如何变化,主锁存器的状态不再改变)



3. 电路特点

- (1) CP脉冲不论在低电平或高电平期间,电路的输出状态最多只**改变一次**;(常把控制信号有效期间,输出状态发生**多次变化**的现象称为**空翻**)
- (2) 将主从RS触发器用于时序电路中,不会因**不稳定**而产生**振荡**.

4. 电路符号




“┐”称为延迟符号,表示该触发器在CP=0时接收R、S的数据,而在CP的上升沿时,输出改变状态





5. 主从RS 触发器定时波形





The timing diagram illustrates the behavior of a D flip-flop. The signals are as follows:

- CP (Clock Pulse):** A periodic square wave that triggers state changes at its rising edges.
- S (Set):** An active-low signal that forces the output Q to 1 when it is low.
- R (Reset):** An active-low signal that forces the output Q to 0 when it is low.
- Q_m (Master Input):** A square wave that provides the data input to the flip-flop.
- Q (Output):** The output of the flip-flop, which updates to the value of Q_m at each rising edge of CP, provided S and R are not active.

Vertical dotted lines mark the rising edges of the CP signal, which are the points where the output Q is updated.



6. 特性表和特性方程

主从RS触发器的特性表和特性方程和RS锁存器基本相同,只是在列特性表时,要加上CP脉冲标志.

特性方程

$$\begin{cases} Q^{n+1} = S + \bar{R}Q^n \\ SR = 0 \end{cases}$$



主从RS触发器的特性表

CP	S_D	R_D	Q^n	Q^{n+1}	
×	×	×	×	Q^n	保持
⌋	0	0	0	0	
⌋	0	0	1	1	置0
⌋	0	1	0	0	
⌋	0	1	1	0	置1
⌋	1	0	0	1	
⌋	1	0	1	1	禁止
⌋	1	1	0	×	
⌋	1	1	1	×	





补充:




“ $\neg$ ”称为延迟符号,表示该触发器在 $CP=1$ 时接收 R 、 S 的数据,而在 CP 的下降沿时,输出改变状态





二、主从D 触发器



工作原理:


- (1) 当 $CP=0$ 时,主锁存器被选通, $Q_m=D$,从锁存器保持原态;
- (2) 当 $CP=1$ 时,主锁存器保持原态,从锁存器被选通, $Q=Q_m$;

特性方程: $Q^{n+1}=D$





定时波形图(设触发器的初始状态为0)




三、主从JK 触发器

为去除主从RS触发器的约束条件: $RS=0$,设计出主从JK触发器.





主从JK触发器的一种结构:



- (1) 电路以D触发器为核心,故不存在约束条件;
- (2) $D = J\bar{Q}^n + \bar{K}Q^n$, 所以, $Q^{n+1} = D = J\bar{Q}^n + \bar{K}Q^n$
- (3) 由电路可见,CP是经一个非门送入D触发器,所以这种结构的JK触发器为CP下降沿到达时改变状态.






(4) 根据特性方程 $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$, 容易求得特性表:

CP	J	K	Q^n	Q^{n+1}	CP	J	K	Q^n	Q^{n+1}
×	×	×	×	Q^n	┐	1	0	0	1 } 置
┐	0	0	0	0 } 保持	┐	1	0	1	1 } “1”
┐	0	0	1	1 } 保持	┐	1	1	0	1 } 翻
┐	0	1	0	0 } 置	┐	1	1	1	0 } 转
┐	0	1	1	0 } “0”					

(5) 状态图




状态图





(6) 带异步清零、置1端并具有多驱动输入的JK触发器。




$\overline{S}_D$: 异步置1 端;
 $\overline{R}_D$: 异步清零端。

$$J = J_1 \cdot J_2$$
$$K = K_1 \cdot K_2$$






(7) 主从JK触发器定时波形







思考:





主从触发器抗干扰能力不强,若对上升沿翻转的主从RS触发器:





10.4.2 边沿触发器



边沿触发器的特点：在时钟为稳定的0或1期间，输入信号都不能进入触发器，触发器的新状态**仅**决定于时钟脉冲有效边沿**到达前一瞬间以及到达后极短一段时间内**的输入信号。边沿触发器具有较好的**抗干扰性能**。





1. 维持阻塞D触发器

(1) 电路结构与符号






(2) 工作原理

① 异步清零

② 异步置1


a. $CP=0$

b. $CP=1$






③ 如 $\overline{S}_D = \overline{R}_D = 1$, 并 $CP = 0$: 由于 $M = N = 1$, 所以输出 Q 保持不变



$Q^n=1$ 的情况




$Q^n=0$ 的情况

注意: 在该时刻, D 的改变不会使输出状态变化。





④ 在 $CP=1$ 前一瞬间
($CP=0$)，如加入信号
 $D=0$ ，则有：




由于 $M=N=1$ ，所以输出 Q 保持不变。





⑤ CP由0变为1，在这一短时间内，D=0保持不变，则有：




$$Q^{n+1} = D = 0$$





⑥ 在上面的情况下，如D发生变化，即由0变为1




由于图中红线的作用，电路输出状态保持不变。





⑦ 在 $CP=1$ 前一瞬间
($CP=0$)，如加入
信号 $D=1$ ，则有：




由于 $M=N=1$ ，所以输出Q保持不变。





⑧ CP由0变为1，在这一短时间内，D=1保持不变，则有：




$$Q^{n+1}=D=1$$





⑨ 在上面的情况下，如D发生变化，即由1变为0



由于和M端连接的蓝线的作用，使输出保持不变

$$Q^{n+1} = D = 1$$






(3) 维持阻塞D触发器特性表和工作波形图

CP	$\overline{S}_D$	$\overline{R}_D$	D	Q^n	Q^{n+1}
×	0	1	×	×	1
×	1	0	×	×	0
↑	1	1	0	0	0
↑	1	1	0	1	0
↑	1	1	1	0	1
↑	1	1	1	1	1


↑表示上升沿触发.

当 $\overline{S}_D=1$ 时波形图:






2. 负边沿JK触发器



逻辑符号

(主从JK触发器Q)







3.CMOS边沿D触发器

CMOS边沿D触发器由CMOS传输门构成，属主从结构但具有边沿触发器的特点。

(1)电路结构



由图可知，当 $CP=0$ 时， TG_1 和 TG_4 导通， TG_2 和 TG_3 截止；当 $CP=1$ 时， TG_1 和 TG_4 截止， TG_2 和 TG_3 导通。






(2) 工作原理


① 当 $CP=0$ 时, TG_1 和 TG_4 导通, TG_2 和 TG_3 截止:

$Q'=D$; Q 经 TG_4 回路保持原态.






- ② 当CP由0变成1时, TG_2 和 TG_3 导通, TG_1 和 TG_4 截止:
- Q' 经 TG_2 保持CP上升沿到来前一瞬间时的D信号;
- $\overline{D}$ 经 TG_3 再经非门送到输出 Q 端.








The diagram illustrates a 3-bit shift register implemented using three D flip-flops. Each flip-flop is represented by a rectangular block with inputs $\bar{S}_D$ (Set), $\bar{R}_D$ (Reset), and a clock input CP . The data input is labeled $1D$ in red, and the clock input is labeled $C1$ in red. The outputs are labeled Q and $\bar{Q}$. The output Q of the first flip-flop is connected to the $1D$ input of the second flip-flop. Similarly, the output Q of the second flip-flop is connected to the $1D$ input of the third flip-flop. The output $\bar{Q}$ of the first flip-flop is connected to the $\bar{R}_D$ input of the second flip-flop. Similarly, the output $\bar{Q}$ of the second flip-flop is connected to the $\bar{R}_D$ input of the third flip-flop. The outputs of the three flip-flops are labeled Q_1 , Q_2 , and Q_3 .





10.6 触发器逻辑功能的转换

触发器逻辑功能转换示意图:



将已有触发器转换为所需触发器的功能,实际上是求**转换电路**,即求转换电路的**函数表达式**:

$$X=f_1(A,B,Q^n)$$

$$Y=f_2(A,B,Q^n)$$





10.6.1 代数法

通过**比较**已有触发器和待求触发器的特性方程, 求转换电路的函数表达式.





例: 把JK触发器转换为D触发器.

解: 已有JK触发器的特性方程为: $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$


待求D触发器的特性方程为: $Q^{n+1} = D$

为求出转换电路的函数表达式, 可将D触发器的特性方程转换为:

$$Q^{n+1} = D = D(\bar{Q}^n + Q^n) = D\bar{Q}^n + DQ^n$$


比较JK触发器的特性方程, 可得:

$$J = D \quad K = \bar{D}$$





例：将JK触发器转换为T触发器。



T触发器特性表

T	Q^n	Q^{n+1}
0	0	0
0	1	1
1	0	1
1	1	0

T触发器的特性
归纳为：

T=0 保持

T=1 翻转

T触发器的特性方程： $Q^{n+1} = T\overline{Q}^n + \overline{T}Q^n$






T触发器的特性方程: $Q^{n+1} = T\bar{Q}^n + \bar{T}Q^n$

将上式和JK触发器特性方程 $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$ 比较,可得

$$J=K=T$$



如果 $T=1$,则该触发器在CP控制下只具有翻转功能,我们把它称为T'触发器.即有 $Q^{n+1} = \bar{Q}^n$

注意: 在这个电路中,由于采用的是下降边沿JK触发器,所以得到的T触发器也是下降边沿的。





10.6.2 图表法

例：把RS触发器转换为JK触发器。

① 首先列出JK触发器的特性表；

② 根据RS触发器的特性,列出当满足JK触发器特性时
S、R端应加的信号；

J	K	Q^n	Q^{n+1}	S	R
0	0	0	0	0	×
0	0	1	1	×	0
0	1	0	0	0	×
0	1	1	0	0	1
1	0	0	1	1	0
1	0	1	1	×	0
1	1	0	1	1	0
1	1	1	0	0	1





③ 写出下列两个表达式:

$$S=f_1(J, K, Q^n)$$

$$R=f_2(J, K, Q^n)$$

J \ KQ ⁿ	00	01	11	10
	0	1	1	0
0	0	×	0	0
1	1	×	0	1

$$S=J\bar{Q}^n$$


J \ KQ ⁿ	00	01	11	10
	0	1	1	0
0	×	0	1	×
1	0	0	1	0

$$R=KQ^n$$





转换电路图



例：试用D触发器和四选一MUX构成一个多功能触发器，其功能如下表所示。表中L、T为控制变量，N为数据输入变量。

L	T	N	Q^{n+1}
0	0	$\times$	Q^n
0	1	$\times$	$\overline{Q^n}$
1	0	N	N
1	1	N	$\overline{N}$






解：① 列表；

② 设L、T为MUX的地址变量，求MUX的数据端输入信号；

③ 画逻辑图。

L	T	N	Q^{n+1}	D
0	0	$\times$	Q^n	Q^n
0	1	$\times$	$\overline{Q^n}$	$\overline{Q^n}$
1	0	N	N	N
1	1	N	$\overline{N}$	$\overline{N}$





LT		N		
		0	1	
00	00	Q^n	Q^n	$D_0 = Q^n$
	01	$\overline{Q^n}$	$\overline{Q^n}$	$D_1 = \overline{Q^n}$
11	11	1	0	$D_3 = \overline{N}$
	10	0	1	$D_2 = N$





10.7 触发器应用举例

(1) 消颤开关





(2) 单脉冲发生器

