



第11章

时序逻辑电路的分析与设计

11.1 MSI构成的时序逻辑电路

11.1.1 寄存器和移位寄存器


11.1.2 计数器

11.1.3 移位寄存器型计数器

11.1.4 序列信号发生器

11.2 同步时序逻辑电路的分析方法


11.3 同步时序逻辑电路的设计





时序逻辑电路的分析与设计？

时序电路的框图：





描述时序电路的三组方程:

输出方程: $Z(t_n) = F[X(t_n), Q(t_n)]$

驱动方程: $W(t_n) = G[X(t_n), Q(t_n)]$

状态方程: $Q(t_{n+1}) = H[W(t_n), Q(t_n)]$





时序电路分类：

根据存储单元的状态改变是否在**统一的时钟脉冲**控制下**同时**发生来分：**同步**时序电路；**异步**时序电路。

根据输出信号的特点来分：

米里(Mealy)型：输出信号**不仅仅**取决于存储电路的状态，而且还取决于外部输入信号。

摩尔(Moore)型：输出信号**仅仅**取决于存储电路的状态，而和该时刻的外部输入信号无关。





11.1 MSI构成的时序逻辑电路

11.1.1 寄存器和移位寄存器


1. 寄存器

寄存器用途：暂时存放二进制数码。






① 4位D触发器寄存器(74175)




输入			输出	
$\bar{R}_D$	CP	d	Q^{n+1}	$\bar{Q}^{n+1}$
0	×	×	0	1
1	↑	1	1	0
1	↑	0	0	1
1	0	×	Q^n	$\bar{Q}^n$





② 具有三态输出的四位缓冲数据寄存器(74173)



▷: 为缓冲器符号;
▽: 三态符号。


74173功能表

R_D	CP	$\overline{G}_1$	$\overline{G}_2$	$\overline{M}$	$\overline{N}$	Q_1	Q_2	Q_3	Q_4
1	×	×	×	0	0	0	0	0	0
0	↑	0	0	0	0	d_1	d_2	d_3	d_4
0		1	×	0	0	Q_1	Q_2	Q_3	Q_4
0		×	1	0	0	Q_1	Q_2	Q_3	Q_4
×				1	×	Z			
				×	1				





③ 8位可选址寄存器(74259)



逻辑符号

输入		选 址 锁 存 输 出	未 选 址 锁 存 输 出	功能
$\overline{RD}$	$\overline{EN}$			
1	0	D	Q_i^n	选 址 锁 存
1	1	Q_i^n	Q_i^n	保 持
0	0	D	L	DMUX
0	1	L	L	清 零

功能表

地址输入			地址 锁存
A_2	A_1	A_0	
0	0	0	0
0	0	1	1
0	1	0	2
0	1	1	3
1	0	0	4
1	0	1	5
1	1	0	6
1	1	1	7

地址
选择表





2. 移位寄存器

功能：存放代码；移位。

分类：

- 1) 按移位方向分类： ① 单向移位寄存器；
② 双向移位寄存器。

2) 按输入输出的方式分类：

- | | |
|------------|------------|
| ① 串入---串出； | ② 串入---并出； |
| ③ 并入---串出； | ④ 并入---并出。 |

移位寄存器组成：


移位寄存器中的存储电路可用时钟控制的无空翻的D、RS或JK触发器组成。





(1) 单向移位寄存器

a) 串入---串/并出单向移存器




PLAY





各触发器初态
为0, V_i 依次输入
 $1 \rightarrow 0 \rightarrow 1 \rightarrow 1$ 时的
波形图






- 一. 在连续四个CP脉冲后, 在 Q_0 、 Q_1 、 Q_2 和 Q_3 端得到并行输出信号;
- 二. 若再连续输入CP脉冲, 可在串行输出端得到串行输出信号.






b) 串/并入--串出单向移存器






工作原理： 1) 串行输入






- 2) 并行输入：
- ① 清零
 - ② 接收(以 $D_0D_1D_2D_3=1010$ 为例)





(2) 双向移位寄存器

多功能双向移位寄存器74194



74194


$\overline{R}_D$	S_A	S_B	CP	功能
0	×	×	×	清零
1	0	0	↑	保持
1	0	1	↑	右移
1	1	0	↑	左移
1	1	1	↑	并行置数

注意：
清零为异步；
置数为同步。






74194逻辑电路结构示意:






用两片74194接成八位双向移位寄存器






3. 移位寄存器的应用举例 (1) 可编程分频器





(2) 串行加法器







11.1.2 计数器

计数器功能：统计输入脉冲的个数。

计数器除了直接用于计数外,还可以用于定时器、分频器、程序控制器、信号发生器等多种数字设备中。

计数器分类： **A：同步计数器；异步计数器。**


B：二进制计数器；非二进制计数器。

1. 同步二进制计数器

1) 电路组成和逻辑功能分析

以由**T**触发器构成的**四位同步**二进制**加法**计数器为例进行讨论。





$Q_3Q_2Q_1Q_0$: 计数器的输出状态;

C: 计数器的进位标志.





计数器的驱动方程和输出方程

$$T_0=1$$

$$T_1=Q_0^n$$

$$T_2=Q_1^n Q_0^n$$

$$T_3=Q_2^n Q_1^n Q_0^n$$

$$C=Q_3^n Q_2^n Q_1^n Q_0^n$$





状态表



CP	Q^n				Q^{n+1}				C
	Q_3	Q_2	Q_1	Q_0	Q_3	Q_2	Q_1	Q_0	
0	0	0	0	0	0	0	0	1	0
0	0	0	0	1	0	0	1	0	0
0	0	0	1	0	0	0	1	1	0
0	0	0	1	1	0	1	0	0	0
0	0	1	0	0	0	1	0	1	0
0	0	1	0	1	0	1	1	0	0
0	0	1	1	0	0	1	1	1	0
0	0	1	1	1	1	0	0	0	0
1	1	0	0	0	1	0	0	1	0
1	1	0	0	1	1	0	1	0	0
1	1	0	1	0	1	0	1	1	0
1	1	0	1	1	1	1	0	0	0
1	1	1	0	0	1	1	0	1	0
1	1	1	0	1	1	1	1	0	0
1	1	1	1	0	1	1	1	1	0
1	1	1	1	1	0	0	0	0	1

根据T触发器的特性方程:

$$Q^{n+1} = T\bar{Q}^n + \bar{T}Q^n \\ = T \oplus Q^n$$

状态方程:

$$Q_0^{n+1} = \bar{Q}_0^n$$

$$Q_1^{n+1} = Q_1^n \oplus Q_0^n$$

$$Q_2^{n+1} = Q_2^n \oplus (Q_1^n Q_0^n)$$

$$Q_3^{n+1} = Q_3^n \oplus (Q_2^n Q_1^n Q_0^n)$$





2) 同步二进制加法计数器的特点

- (1) 由 n 个触发器构成的同步二进制加法计数器的模为 2^n , 没有多余状态, 状态利用率最高;
- (2) 用 T 触发器构成的同步二进制加法计数器, 其电路结构有两条规则:
 - ① $T_0=1$;
 - ② $T_i=Q_{i-1}Q_{i-2}\dots Q_0$ ($i\neq 0$).
- (3) 同步计数器工作速度快, 这种计数器的最高工作频率可达

$$f_{\max} = \frac{1}{t_{PF} + t_{PG}}$$







3) MSI同步二进制加法计数器

MSI同步二进制加法计数器典型器件有74161、74163等, 它们都是四位同步加法计数器.





74161功能表

CP	$\overline{R_D}$	$\overline{LD}$	ENP	ENT	功能
×	0	×	×	×	异步清 零
↑	1	0	×	×	同步 置 数
×	1	1	0	1	保持(包括CO的状态)
×	1	1	×	0	保持(CO=0)
↑	1	1	1	1	同步计数

PLAY





The diagram illustrates a 4-bit ripple-carry adder implemented using 74161 counters. The adder takes two 4-bit numbers, $A = A_3A_2A_1A_0$ and $B = B_3B_2B_1B_0$, and produces a 5-bit sum $S = S_4S_3S_2S_1S_0$ and a carry-out CO .

Counter 1 (Least Significant Digit):

- Inputs: A_0 to $1J$, B_0 to $1K$, and CP to $C1$.
- Control: $\overline{R_D}$ is tied to logic 1. $\overline{LD}$ is the output of a 2-input AND gate with inputs A_0 and B_0 .
- Logic: The outputs Q and F_i are connected to a 2-input OR gate (≥ 1). The output of this OR gate is connected to $1K$ and also serves as the carry input D_i for the next counter.
- Outputs: Q_0 is the least significant bit of the sum S_0 . F_i is the carry-out CO for this stage.

Counter 2 (Second Digit):

- Inputs: A_1 to $1J$, B_1 to $1K$, and CP to $C1$.
- Control: $\overline{LD}$ is the output of a 2-input AND gate with inputs A_1 and B_1 .
- Logic: The outputs Q and F_i are connected to a 2-input OR gate (≥ 1). The output of this OR gate is connected to $1K$ and also serves as the carry input D_i for the next counter.
- Outputs: Q_1 is the second bit of the sum S_1 . F_i is the carry-out CO for this stage.

Carry Propagation:

- The carry-out CO of each counter is connected to the carry input D_i of the next counter.
- The carry input D_i of the first counter is connected to the carry input D_i of the second counter.
- The carry input D_i of the third counter is connected to the carry input D_i of the fourth counter.
- The carry input D_i of the fourth counter is connected to the carry input D_i of the fifth counter.


Final Sum and Carry:

- The outputs Q_4, Q_3, Q_2, Q_1, Q_0 are the bits of the sum S .
- The carry-out CO of the fourth counter is the final carry-out CO of the adder.






利用多片74161实现计数器的位数扩展:




实现模 2^{12} 计数器方案之一

问题:能否将后两个芯片的**ENP**和**ENT**的接法置换?







实现模 2^{12} 计数器方案之二

问题：方案一和方案二相比, 哪一种计数速度快.






2. 异步二进制计数器


1) 电路组成和功能分析

由下降边沿触发的T'触发器构成的四位二进制加法计数器：






波形图






如将电路改为：



即将前一级的 $\bar{Q}$ 端和后一级的CP端相连，则输出波形为：





为二进制减法计数器





2) 异步二进制计数器的特点


(1) 异步二进制计数器可由T'触发器构成,触发器之间串接,低位触发器的输出,作为高位触发器的时钟。

当采用下降边沿触发器时,如将 Q_i 和 CP_{i+1} 相连,则构成加法计数器;如将 $\overline{Q_i}$ 和 CP_{i+1} 相连,则构成减法计数器;

当采用上升边沿触发器时,如将 Q_i 和 CP_{i+1} 相连,则构成减法计数器;如将 $\overline{Q_i}$ 和 CP_{i+1} 相连,则构成加法计数器;

● 用D触发器构成二进制计数器的例子:





异步为荷种
类型计数器

(2) 异步二进制计数器, 由于触发器的状态翻转是由低位向高位逐级进行的, 因此, 计数速度较低.

(3) 若CP脉冲的频率为 f , 则 Q_0 、 Q_1 、 Q_2 、 Q_3 输出脉冲的频率分别为 $\frac{1}{2}f$ 、 $\frac{1}{4}f$ 、 $\frac{1}{8}f$ 、 $\frac{1}{16}f$ 。常称这种计数器为分频器。





3. 二进制可逆计数器

可逆计数器具有两种形式:

- ① 有加减控制的**可逆计数器**: 这种电路有一个**CP脉冲输入端**,有一个**加减控制端**,电路作何种计数,由加减控制端的**控制信号**来决定;
- ② **双时钟可逆计数器**: 这种电路有两个**CP脉冲输入端**,电路作不同计数时,分别从不同的**CP端**输入.


PLAY





有加/减控制的同步二进制可逆计数器电路的设计思路：
以T触发器设计例

(1) $i=0$ $T_0=1$;



(2) $i \neq 0$ T_i 如图所示:

$Q_{i-1}Q_{i-2}\dots Q_0$ $\bar{Q}_{i-1}\bar{Q}_{i-2}\dots\bar{Q}_0$





Nanjing university of science and technology





当 $U/\bar{D}=1$ 时,各触发器的驱动方程为:

$$T_0=1$$

$$T_1=Q_0$$

$$T_2=Q_1Q_0$$

$$T_3=Q_2Q_1Q_0$$

符合加法计数器的驱动方程;

当 $U/\bar{D}=0$ 时,各触发器的驱动方程为:

$$T_0=1$$

$$T_1=\bar{Q}_0$$

$$T_2=\bar{Q}_1\bar{Q}_0$$

$$T_3=\bar{Q}_2\bar{Q}_1\bar{Q}_0$$

符合减法计数器的驱动方程;






双时钟二进制可逆计数器设计思想示意: 以T'触发器设计为例

(1) $i=0$ $CP_0 = CP_U + CP_D$

(2) $i \neq 0$ CP_i 如图示:

当作加计数时, $CP_D = 0$;
当作减计数时, $CP_U = 0$.





1) 电路组成和逻辑功能分析



$$\mathbf{T}_0 = \mathbf{1}$$

$$\mathbf{T}_2 = \mathbf{Q}_1^n \mathbf{Q}_0^n$$

$$\mathbf{T}_1 = \overline{\mathbf{Q}}_3^n \mathbf{Q}_0^n$$

$$\mathbf{T}_3 = \mathbf{Q}_2^n \mathbf{Q}_1^n \mathbf{Q}_0^n + \mathbf{Q}_3^n \mathbf{Q}_0^n$$

$$C = Q_3^n Q_0^n$$





状态表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	C
0	0	0	0	0	0	0	1	0
0	0	0	1	0	0	1	0	0
0	0	1	0	0	0	1	1	0
0	0	1	1	0	1	0	0	0
0	1	0	0	0	1	0	1	0
0	1	0	1	0	1	1	0	0
0	1	1	0	0	1	1	1	0
0	1	1	1	1	0	0	0	0
1	0	0	0	1	0	0	1	0
1	0	0	1	0	0	0	0	1
1	0	1	0	1	0	1	1	0
1	0	1	1	0	1	1	0	1
1	1	0	0	1	1	0	1	0
1	1	0	1	0	1	0	0	1
1	1	1	0	1	1	1	1	0
1	1	1	1	0	0	1	0	1


电路状态方程

$$Q_0^{n+1} = \overline{Q_0^n}$$

$$Q_1^{n+1} = Q_1^n \oplus (\overline{Q_3^n} Q_0^n)$$

$$Q_2^{n+1} = Q_2^n \oplus (Q_1^n Q_0^n)$$

$$Q_3^{n+1} = Q_3^n \oplus (Q_2^n Q_1^n Q_0^n + Q_3^n Q_0^n)$$



无效状态





同步十进制加法计数器状态图





2) 同步十进制计数器的设计方法:

目的: 根据十进制计数器的状态表 (即设计要求), 求电路结构图 (即驱动方程和输出方程)。

以T触发器构成8421BCD码加法计数器为例讨论

设计步骤:

- (1) 列出8421BCD码加法计数器的状态表;
- (2) 根据8421BCD码加法计数器的状态表, 列出各触发器所需要的驱动信号;
- (3) 根据状态表, 求输出方程和驱动方程并化简;
- (4) 画电路图





状态表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	C	驱动信号			
									T_3	T_2	T_1	T_0
0	0	0	0	0	0	0	1	0	0	0	0	1
0	0	0	1	0	0	1	0	0	0	0	1	1
0	0	1	0	0	0	1	1	0	0	0	0	1
0	0	1	1	0	1	0	0	0	0	1	1	1
0	1	0	0	0	1	0	1	0	0	0	0	1
0	1	0	1	0	1	1	0	0	0	0	1	1
0	1	1	0	0	1	1	1	0	0	0	0	1
0	1	1	1	1	0	0	0	0	1	1	1	1
1	0	0	0	1	0	0	1	0	0	0	0	1
1	0	0	1	0	0	0	0	1	1	0	0	1
1	0	1	0	×	×	×	×	×	×	×	×	×
1	0	1	1	×	×	×	×	×	×	×	×	×
1	1	0	0	×	×	×	×	×	×	×	×	×
1	1	0	1	×	×	×	×	×	×	×	×	×
1	1	1	0	×	×	×	×	×	×	×	×	×
1	1	1	1	×	×	×	×	×	×	×	×	×

由表可得驱动方程和输出方程:
例 T_3 的驱动方程为

Q_1Q_0		Q_3Q_2			
		00	01	11	10
00					
01				1	
11	×	×	×	×	×
10			1	×	×

$$T_3 = Q_3Q_0 + Q_2Q_1Q_0$$





3) 计数器的自启动特性

时序电路由于某种原因进入**无效状态**,若在若干个时钟脉冲作用下,能自行返回到某个**有效状态**,进入有效循环圈,则称该电路**具有自启动特性**.否则就**不具有自启动特性**.


在上述设计中,从最简化的角度进行电路设计,得到的结果**正好**能自启动。否则要**修改**设计。





4) MSI同步十进制计数器

74160为中规模集成同步十进制加法计数器,其逻辑符号、功能表、引脚图均和同步二进制计数器**74161**类同.




PLAY






1) 电路组成和逻辑功能分析

电路图






波形图





状态图

$Q_3Q_2Q_1Q_0$






2) MSI异步十进制计数器

MSI异步十进制计数器的型号有74290、74176、74196等，这些计数器的共同特点是：每个电路内部有两组彼此独立的计数器，一组为模2计数器，另一组为模5计数器，通过外电路连接，可构成十进制计数器。






74290(二—五—十进制计数器)



模5计数器状态图:






- ① $R_{0(1)}=R_{0(2)}=1$, 异步清零有效, 输出清零;
- ② $S_{9(1)}=S_{9(2)}=1$, 异步置9有效, 输出置9: $Q_3Q_2Q_1Q_0=1001$;
- ③ 将 Q_0 和 CP_1 相连, 计数脉冲从 CP_0 输入, $Q_3Q_2Q_1Q_0$ 输出, 构成8421BCD码计数器;
- ④ 将 Q_3 和 CP_0 相连, 计数脉冲从 CP_1 输入, $Q_0Q_3Q_2Q_1$ 输出, 构成5421BCD码计数器;








模拟电路与数字电路 (II)



$Q_3 Q_2 Q_1 Q_0$



$Q_0 Q_3 Q_2 Q_1$




Nanjing university of science and technology





*异步模5计数器 电路工作原理:

电路图



- (1) 当 $Q_3=0$ 时, $\overline{Q_3}=1$. **F₁**和**F₂**构成异步二进制加法计数器.
在CP脉冲的作用下, $Q_2 Q_1$ 按00,01,10,11,00..变化.
- (2) 当 $Q_2 Q_1 \neq 11$ 时, $J_3=0$, Q_3 将保持0状态不变, $J_1=1$ 不变.






- (3) 当 $Q_2Q_1=11$ 时, $J_3=1$, 在下一个CP作用下, Q_3 将由0状态变为1状态,同时 J_1 变为0.这时, $Q_3Q_2Q_1=100$, $J_1=J_3=0$.
- (4) 在上述条件下,在下一个CP脉冲作用下,电路回到 $Q_3Q_2Q_1=000$ 状态.完成一个循环周期.





综上所述，电路状态图为：



自启动特性讨论：

- (1) 当 $Q_3Q_2Q_1=101$ 时， $J_3J_1=00$ ，则下一个状态为010；
- (2) 当 $Q_3Q_2Q_1=110$ 时， $J_3J_1=00$ ，则下一个状态为010；
- (3) 当 $Q_3Q_2Q_1=111$ 时， $J_3J_1=10$ ，则下一个状态为000；






CP





由74290构成模100(两位十进制)计数器:





6. 任意进制计数器

利用已有的中规模集成计数器,经外电路的不同连接,以得到所需**任意进制计数器**,是数字电路中的一项**关键技术**。

1) 反馈复位法


控制异步清零端 $\overline{R}_D$ 来获得任意进制计数器。






例：试用74160构成模6加法计数器。


$Q_2Q_1Q_0$



状态图



波形图





原理图

PLAY





例：试用四位二进制计数器74161构成模10计数器。






复位法的缺点：

- ① 存在一个极短的过渡状态；
- ② 清零的可靠性较差。





提高清零可靠性的改进电路:



当CP上升沿到达，使输出为0110时，门G₁输出为0，G₂输出为1，G₃输出为0。G₃输出的0信号使清零有效，该信号在CP=1期间不变。





2) 反馈置位法(置数法)

利用计数器的预置数控制端来获得任意进制计数器.





74161 CTRDIV10

$\overline{R}_D$ 1

$\overline{M}_1$

$\overline{M}_2$

NT 1 G_3

NP 1 G_4

CP $C5/2,3,4+$

3CT=15

CO

$\&$

D_0

D_1

D_2

D_3

1,5D [1]

[2]

[4]

[8]

Q_0



Q_1

Q_2

Q_3

原理图






模10计数器的另一种方案





例：用74161构成5421BCD码计数器。




状态图

方案一：在同一电路中既采用置数，又采用清零方法。

方案二：只采用置数法，在不同的位置置不同的数。








X=1,电路为5421BCD码计数器;

X=0,电路为8421BCD码计数器.

用置数法构成5421BCD码计数器

用复位法构成8421BCD码计数器






例：试用74161构成模100同步计数器。

分析： 模100计数器需用两片74161构成(8位二进制计数器的模值为256),模100计数器可从0计到99. 而99的二进制数为01100011.





模100同步计数器





11.1.3 移位寄存器型计数器


移位寄存器型计数器,是指在移位寄存器的基础上加反馈电路而构成的具有特殊编码的同步计数器.

移位寄存器型计数器的状态转移符合移位寄存器的规律,即除去第一级外,其余各级满足: $Q_i^{n+1} = Q_{i-1}^n$






移位寄存器型计数器框图






1. 环形计数器

1) 电路组成 (以四位环形计数器为例)





特点:
将串行输出端
和串行输入端
相连.


2) 环形计数器状态图



有效循环



无效循环





3) 实现自启动的方法

① 可利用触发器的置位和复位端，将电路初始状态预置成有效循环中的某一状态；

② 重新设计反馈电路，使电路具有自启动特性。设计方法如下：

(1) 列表确定反馈函数 f ；

Q_0^n	Q_1^n	Q_2^n	Q_3^n	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	f
1	0	0	0	0	1	0	0	0
0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	1	0
0	0	0	1	1	0	0	0	1
0	0	0	0	1	0	0	0	1
0	0	1	1	0	0	0	1	0
0	1	0	1	0	0	1	0	0
0	1	1	0	0	0	1	1	0
0	1	1	1	0	0	1	1	0
1	0	0	1	0	1	0	0	0
1	0	1	0	0	1	0	1	0
1	0	1	1	0	1	0	1	0
1	1	0	0	0	1	1	0	0
1	1	0	1	0	1	1	0	0
1	1	1	0	0	1	1	1	0
1	1	1	1	0	1	1	1	0






(2) 作反馈函数 f 的卡诺图,求 f 的最简表达式;

Q_0Q_1 \ Q_2Q_3	Q_2Q_3			
	00	01	11	10
00	1	1		
01				
11				
10				

$$f = \overline{Q_0} \overline{Q_1} \overline{Q_2}$$

(3) 画逻辑图






- 如输出均为0,则通过 D_{SR} 移入1,进入有效循环;否则经过移位,总会将1移到 Q_3 处,电路进入置数状态,置入1000,进入有效循环状态





5) 环形计数器的特点

- ① 环形计数器附带有译码器功能;
- ② 环形计数器的输出波形为顺序脉冲;



常称环形计数器为
顺序脉冲发生器。


- ③ 环形计数器的缺点是状态利用效率低, n 个触发器构成的环形计数器仅有 n 个有效状态, 有 $2^n - n$ 个无效状态。





2. 扭环形计数器

1) 电路组成和逻辑功能分析



0000 → 1000 → 1100 → 1110
↑
0001 ← 0011 ← 0111 ← 1111

有效循环

0010 → 1001 → 0100 → 1010
↑
0101 ← 1011 ← 0110 ← 1101

无效循环





2) 实现自启动的方法

可在无效循环圈内选合适的状态,通过修改反馈函数,达到自启动的目的.

$Q_0Q_1 \backslash Q_2Q_3$		Q_2Q_3			
		00	01	11	10
00	01	1	0	0	1
01	11	1	0	0	1
11	10	1	0	0	1
10	00	1	0	0	1

原状态图

$$D_0 = \overline{Q_3}$$


$Q_0Q_1 \backslash Q_2Q_3$		Q_2Q_3			
		00	01	11	10
00	01	1	0	0	1
01	11	1	0	0	1
11	10	1	1	0	1
10	00	1	1	0	1

修改后的状态图

(可有多种方案)

$$D_0 = \overline{Q_3} + Q_0 \overline{Q_2}$$








3)

用中规模集成移位计数器构成扭环形计数器



$Q_0Q_1Q_2Q_3$

0000 → 1000 → 1100 → 1110

↑ ↓

0001 ← 0011 ← 0111 ← 1111

↑

0010 → 1001 0100 → 1010

↑ ↓

0101 ← 1011 ← 0110 ← 1101


$$D_{SR} = \bar{Q}_3 + \bar{Q}_1 \bar{Q}_2 Q_3$$





4) 扭环形计数器的特点

- ① 扭环形计数器输出码为循环码，能有效防止冒险现象；
- ② 扭环形计数器的输出波形为：





③ 扭环形计数器状态的利用效率比环形计数器高, n 个触发器构成的环形计数器有 $2n$ 个有效状态, 有 $2^n - 2n$ 个无效状态.





11.1.4 序列信号发生器

序列信号发生器在数字设备中具有重要作用.序列信号发生器有两种类型:

- 1) **计数型**,由计数器辅以组合电路组成;
- 2) **移存型**,由移位寄存器辅以组合电路组成.





例：试设计一个能产生序列信号为**0101101**的计数型序列信号发生器。

- 解：1) 根据序列信号的长度M(本例为7),设计模M计数器;
(本例计数器选用74161,并用置数法实现模7计数器)
- 2) 将计数器的输出 $Q_2Q_1Q_0$ 作为输入,序列信号作为输出,列出真值表;
- 3) 根据真值表,求出组合逻辑关系表达式;
- 4) 画逻辑图.






Q_2	Q_1	Q_0	Z
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1

$Q_1 Q_0$					
Q_2		00	01	11	10
0		0	1	1	0
1		1	0	×	1

$$\begin{aligned} Z &= \bar{Q}_2 Q_0 + Q_2 \bar{Q}_0 \\ &= Q_2 \oplus Q_0 \end{aligned}$$









例：试设计一个能产生序列信号为**00011101**的移位型序列信号发生器。

解：移位型序列信号发生器的一般框图为





工作原理：将移位寄存器和外围组合电路构成一个**移存型计数器**，使该计数器的**模**和要产生的序列信号的**长度**相等，并使移位寄存器的串行输入信号**F**（即组合电路的输出信号）和所要产生的序列信号相一致。




设计方法：

序列长度为8，考虑用3位移位寄存器。选用74194。仅使用74194的 Q_0 、 Q_1 和 Q_2 。





① 状态划分



$$S_i = Q_0 Q_1 Q_2$$

$$S_1 = 000$$

$$S_2 = 100$$

$$S_3 = 110$$

$$S_4 = 111$$

$$S_5 = 011$$

$$S_6 = 101$$

$$S_7 = 010$$

$$S_8 = 001$$

$$S_1 = 000$$

右移串
行输入

输出





② 求右移串行输入信号 D_{SR}

外围组合电路用四选一MUX实现，取 Q_1Q_2 为地址，则：


$Q_1^n Q_2^n$	00	01	11	10
Q_0^n				
0	1	0	1	0
1	1	0	0	1

$D_0=1$ $D_1=0$ $D_3=\overline{Q_0}$ $D_2=Q_0$





③ 画电路图






例： 试设计一个能产生序列信号为**10110**的移位型序列信号发生器。

解： ① 状态划分

$\begin{array}{cccccc} \underline{1} & \underline{0} & \underline{1} & \underline{1} & \underline{0} & \underline{1} & \underline{0} \\ s_1 & s_2 & s_3 & s_4 & s_5 & & \end{array}$




由于序列长度为5, 先对序列按3位划分。





对序列按4位划分:

1 0 1 1 0 1 0 1 1 0
 s_1 s_2 s_3 s_4 s_5



$Q_0Q_1Q_2Q_3$

1011 $\rightarrow$ 0110 $\rightarrow$ 1101
 $\uparrow$ $\downarrow$
0101 $\leftarrow$ 1010






② 求左移串行输入信号 D_{SL}

$Q_0Q_1 \backslash Q_2Q_3$					
		00	01	11	10
00	×	×	×	×	
01	×	1	×	1	
11	×	0	×	×	
10	×	×	0	1	

$$F = \overline{Q_0}^n + \overline{Q_3}^n = \overline{Q_0^n Q_3^n} = D_{SL}$$







11.2 时序逻辑电路的分析方法

分析目的: 所谓分析, 就是由给定电路, 来找出电路的**功能**。对时序逻辑电路而言, 本质上是求**电路在不同的外部输入和当前状态条件下的输出情况和状态转换规律**。

同步时序逻辑电路和**异步**时序逻辑电路有不同的分析方法。





5.2.1 同步 时序逻辑电路的分析方法

由于在同步时序电路中, 各触发器的动作变化是在**CP**脉冲作用下**同时**发生的, 因此, 在同步电路的分析中, 只要知道了在**当前状态下各触发器的输入** (即**驱动信号**), 就能根据触发器的**特性方程**, 求得电路的**下一个状态**, 最终找到电路的**状态转换规律**。





分析步骤:

- (1) 列出时序电路的**输出方程**和**驱动方程**(即该时序电路中**组合电路部分**的逻辑函数表达式);
- (2) 将上一步所得的**驱动方程**代入触发器的**特性方程**,导出电路的**状态方程**;
- (3) 根据**状态方程**和**输出方程**,列出**状态表**;
- (4) 根据**状态表**画出**状态图**或**时序图**;
- (5) 由**状态表**或**状态图**(或**时序图**)说明电路的**逻辑功能**.





例：分析下列时序电路。


(1) 写出输出方程和驱动方程。

$$Z = A \oplus B \oplus Q^n$$

$$J = AB, \quad K = \overline{A+B}$$

(2) 写出状态方程。

$$\begin{aligned} Q^{n+1} &= J\overline{Q}^n + \overline{K}Q^n \\ &= AB\overline{Q}^n + (A+B)Q^n \\ &= AB\overline{Q}^n + AQ^n + BQ^n \end{aligned}$$






(3) 列出状态表.


A	B	Q^n	Q^{n+1}	Z
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

(4) 列状态图.





(5) 说明逻辑功能.



A	B	Q^n	Q^{n+1}	Z
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1


串行输入串行输出的时序全加器. A和B为两个二进制加数, Q^n 为低位来的进位, Z表示相加的结果, Q^{n+1} 表示向高位的进位.

问题: 全加器如何工作?





例：分析下列时序电路的逻辑功能。



输出方程： $Z = XQ_0^nQ_1^n$

驱动方程：

$$\begin{aligned} J_0 &= XQ_1^n, & K_0 &= \bar{X} \\ J_1 &= X, & K_1 &= \bar{X} + \bar{Q}_0^n \end{aligned}$$

由JK触发器的特性方程：
 $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$

状态方程：

$$\begin{aligned} Q_0^{n+1} &= XQ_1^n\bar{Q}_0^n + XQ_0^n \\ &= X(Q_0^n + Q_1^n) \\ Q_1^{n+1} &= X\bar{Q}_1^n + \bar{X} + \bar{Q}_0^nQ_1^n \\ &= X(Q_0^n + \bar{Q}_1^n) \end{aligned}$$





输出方程: $Z = XQ_0^n Q_1^n$

状态表

X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	0
0	1	1	0	0	0
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	0	1	0
1	1	1	1	1	1


功能: **1111序列检测器**

状态方程:

$$Q_0^{n+1} = XQ_1^n \bar{Q}_0^n + XQ_0^n \\ = X(Q_0^n + Q_1^n)$$

$$Q_1^{n+1} = X\bar{Q}_1^n + \bar{X} + \bar{Q}_0^n Q_1^n \\ = X(Q_0^n + \bar{Q}_1^n)$$

状态图





11.3 同步时序逻辑电路设计方法

1. 同步时序逻辑电路的一般步骤

例：用**D**触发器设计满足下列状态表所示的同步电路。

原始状态表

S \ X	0	1
A	A/0	B/0
B	A/0	C/1
C	B/0	D/0
D	C/1	D/0

表中S为状态,共有A、B、C、D四个状态；X 为输入变量。





- ① 根据**原始状态表**，对状态进行**编码**
- ② 画出编码后的**状态表**（为方便起见,画成卡诺图形状);
- ③ 分离状态表,求**输出方程**、**状态方程**(对D触发器而言,就是驱动方程);
- ④ 根据**驱动方程**和**输出方程**画出**逻辑图**.（电路略）





原始状态表

S \ X	0	1
A	A/0	B/0
B	A/0	C/1
C	B/0	D/0
D	C/1	D/0

S	Q ₁	Q ₂
A	0	0
B	0	1
C	1	1
D	1	0

Q ₁ ⁿ Q ₂ ⁿ \ X	0	1
00	00/0	01/0
01	00/0	11/1
11	01/0	10/0
10	11/1	10/0

$Q_1^{n+1}Q_2^{n+1}/Z$

Q ₁ ⁿ Q ₂ ⁿ \ X	0	1
00	0	0
01	0	1
11	0	0
10	1	0

Z

Q ₁ ⁿ Q ₂ ⁿ \ X	0	1
00	0	0
01	0	1
11	0	1
10	1	1

$Q_1^{n+1} = D_1$

Q ₁ ⁿ Q ₂ ⁿ \ X	0	1
00	0	1
01	0	1
11	1	0
10	1	0

$Q_2^{n+1} = D_2$

$$Z = X\bar{Q}_1^n Q_2^n + \bar{X}Q_1^n \bar{Q}_2^n$$

$$D_1 = Q_1^n \bar{Q}_2^n + XQ_2^n$$

$$D_2 = \bar{X}Q_1^n + X\bar{Q}_1^n = X \oplus Q_1^n$$





由触发器设计同步时序逻辑电路的一般步骤:

- (1) 根据逻辑要求,建立原始状态表或原始状态图;
- (2) 利用状态化简技术,简化原始状态表,消去多余状态;
- (3) 状态分配或状态编码,即将简化后的状态用二进制代码表示;
- (4) 选择触发器类型,并根据编码后的状态表求出驱动方程和输出方程;
- (5) 检查自启动性,若在所设计电路中存在无效状态,则必须检查电路能否自启动,如果不能自启动,则需修改设计;
- (6) 画出逻辑图.





例：试设计一个“111”序列检测器.要求：当连续输入三个或三个以上“1”时,输出为“1”,否则输出为“0”.

X: 0 1 1 0 1 1 1 0 1 1 1 1 0

Z: 0 0 0 0 0 0 1 0 0 0 1 1 0

Red arrows point from the 7th, 10th, and 11th bits of X to the 7th, 10th, and 11th bits of Z respectively.

解: (1) 建立原始状态表

$s \backslash X$	0	1
S_0	$S_0/0$	$S_1/0$
S_1	$S_0/0$	$S_2/0$
S_2	$S_0/0$	$S_3/1$
S_3	$S_0/0$	$S_3/1$






S_0 : 输入0以后的状态;(即未收到一个“1”以前的状态)

S_1 : 输入一个“1”以后的状态;

S_2 : 连续输入二个“1”以后的状态;



S_3 : 连续输入三个或三个以上“1”以后的状态

原始状态图





(2) 状态化简




状态 S_2 和 S_3 在相同的输入下有相同的输出,而次态也相同,称 S_2 和 S_3 两个状态等价.等价状态仅需保留一个.这里,去除 S_3 ,保留 S_2 ,可得简化状态图.






(3) 状态编码

3个状态,需要2个触发器,每个状态用2位二进制编码.



$S \backslash X$	0	1
S_0	$S_0/0$	$S_1/0$
S_1	$S_0/0$	$S_2/0$
S_2	$S_0/0$	$S_3/1$
S_3	$S_0/0$	$S_3/1$



$Q_1^n Q_0^n \backslash X$	0	1
00	00/0	01/0
01	00/0	10/0
11	××/×	××/×
10	00/0	10/1





(4) 选择触发器类型,求驱动方程和输出方程;

当触发器选定以后, 可根据状态表, 对照触发器的**输入表**, 求出驱动方程.

四种常用触发器的输入表

Q^n	Q^{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1

Q^n	Q^{n+1}	T
0	0	0
0	1	1
1	0	1
1	1	0

Q^n	Q^{n+1}	S	R
0	0	0	×
0	1	1	0
1	0	0	1
1	1	×	0

Q^n	Q^{n+1}	J	K
0	0	0	×
0	1	1	×
1	0	×	1
1	1	×	0





本例如选用D触发器,对照状态表和D触发器的输入表,可列出驱动卡诺图和输出卡诺图.

$Q_1^n Q_0^n \backslash X$	0	1
00	00/0	01/0
01	00/0	10/0
11	$\times/\times$	$\times/\times$
10	00/0	10/1

$Q_1^{n+1} Q_0^{n+1} / Z$

Q^n	Q^{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1

$Q_1^n Q_0^n \backslash X$	0	1
00	0	0
01	0	1
11	$\times$	$\times$
10	0	1

$$D_1 = X(Q_0^n + Q_1^n)$$

$Q_1^n Q_0^n \backslash X$	0	1
00	0	1
01	0	0
11	$\times$	$\times$
10	0	0

$$D_0 = X\bar{Q}_0^n \bar{Q}_1^n$$

$Q_1^n Q_0^n \backslash X$	0	1
00	0	0
01	0	0
11	$\times$	$\times$
10	0	1

$$Z = XQ_1^n$$





(5) 检查自启动特性

本例存在无效状态 $Q_1Q_0=11$,由上面卡诺图可见:

当 $Q_1Q_0=11$ 时,若 $X=0$,则 $D_1D_0=00$,次态为**00**;


当 $Q_1Q_0=11$ 时,若 $X=1$,则 $D_1D_0=10$,次态为**10**;

结论: **能自启动**.






(6) 画逻辑图和完整的状态图.




完整状态图





例： 试设计一个模4可逆计数器. X 为控制信号,当 $X=0$ 时,电路做加计数;当 $X=1$ 时,电路做减计数.(用JK触发器实现)

解： 电路有4个状态: S_0 、 S_1 、 S_2 和 S_3 ,状态图和状态表为:



$S \backslash X$	0	1
S_0	S_1	S_3
S_1	S_2	S_0
S_2	S_3	S_1
S_3	S_0	S_2





由于有四个状态，
需用两个触发器，
定义： $S_0 \longrightarrow 00$

$S_1 \longrightarrow 01$

$S_2 \longrightarrow 10$

$S_3 \longrightarrow 11$

编码后的真值表

$Q_1^n Q_0^n \backslash X$	0	1
0 0	01	11
0 1	10	00
1 0	11	01
1 1	00	10

分离状态表，求出状态方程(求驱动方程的**第二种方法**)

编码后的真值表

$Q_1^n Q_0^n \backslash X$	0	1
0 0	01	11
0 1	10	00
1 0	11	01
1 1	00	10

$Q_1^n Q_0^n \backslash X$	0	1
0 0	0	1
0 1	1	0
1 1	0	1
1 0	1	0

Q_1^{n+1}

$Q_1^n Q_0^n \backslash X$	0	1
0 0	1	1
0 1	0	0
1 0	0	0
1 1	1	1

Q_0^{n+1}





$$Q_1^{n+1} = (Q_0^n \oplus X) \oplus Q_1^n$$


参考T触发器特性方程:

$$Q^{n+1} = T \oplus Q^n$$

可得: $J_1 = K_1 = T = Q_0^n \oplus X$

$$Q_0^{n+1} = \bar{Q}_0^n = 1 \oplus Q_0^n$$

可得: $J_0 = K_0 = 1$



逻辑图

