




第9章

数字逻辑电路基础



9.1 由基本逻辑门构成的组合电路的分析和设计

9.1.1 组合电路的一般分析方法

9.1.2 组合电路的一般设计方法

9.2 MSI构成的组合逻辑电路

9.2.1 编码器

9.2.2 译码器

9.2.3 数据选择器

9.2.4 加法器

9.2.5 数值比较器





什么是组合逻辑电路？

组合逻辑电路：电路在任一时刻的输出状态仅由该时刻的输入信号决定，与电路在此信号输入之前的状态无关。

组合电路通常由一些**逻辑门**构成，许多具有典型功能的组合电路已集成为**商品电路**。





9.1 由基本逻辑门构成的组合电路的分析和设计

9.1.1 组合电路的一般分析方法


分析步骤：

- (1) 根据**逻辑电路图**, 写出输出逻辑函数**表达式**;
- (2) 根据**逻辑表达式**, 列出**真值表**;
- (3) 由**真值表或表达式**分析**电路功能**.





例： 分析下图所示逻辑电路 真值表：



A	B	C	F
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

$$F = \overline{P_2 + P_3 + P_4} = \overline{(A + B + C) \cdot \overline{ABC}} \\ P_2 = A \cdot P_1 \quad \quad \quad = \overline{ABC + \overline{A}\overline{B}\overline{C}}$$

$$P_3 = B \cdot P_1$$

$$P_4 = C \cdot P_1$$

$$P_1 = \overline{ABC}$$

逻辑功能：

一致电路





9.1.2 组合电路的一般设计方法

一般步骤:

- (1) 由实际逻辑问题列出真值表;
- (2) 由真值表写出逻辑表达式;
- (3) 化简、变换输出逻辑表达式;
- (4) 画出逻辑图。





例：试用与非门设计一个三变量表决电路, 表决规则为少数服从多数.

解：(1) 列真值表

设：由 **A**、**B**、**C** 表示三个输入变量，**F** 表示表决结果。并设 **A**、**B**、**C** 为 **1** 表示赞成，为 **0** 表示反对；**F** 为 **1** 表示表决通过，为 **0** 表示不通过。





A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

$$F = AB + AC + BC$$

$$= \overline{\overline{AB}} \cdot \overline{\overline{AC}} \cdot \overline{\overline{BC}}$$


(2) 化简、求最简函数表达式

BC	00	01	11	10
A				
0			1	
1		1	1	1





(3) 画电路图





例 设计一个两位二进制数比较器。

解 设被比较的数分别为 $A=A_1A_0, B=B_1B_0$; 比较的结果为: $A_1A_0 > B_1B_0$ 时, 输出 $F_1=1$; $A_1A_0 = B_1B_0$ 时, 输出 $F_2=1$; $A_1A_0 < B_1B_0$ 时, 输出 $F_3=1$.





列真值表:

A_1	A_0	B_1	B_0	F_1	F_2	F_3	A_1	A_0	B_1	B_0	F_1	F_2	F_3
0	0	0	0	0	1	0	1	0	0	0	1	0	0
0	0	0	1	0	0	1	1	0	0	1	1	0	0
0	0	1	0	0	0	1	1	0	1	0	0	1	0
0	0	1	1	0	0	1	1	0	1	1	0	0	1
0	1	0	0	1	0	0	1	1	0	0	1	0	0
0	1	0	1	0	1	0	1	1	0	1	1	0	0
0	1	1	0	0	0	1	1	1	1	0	1	0	0
0	1	1	1	0	0	1	1	1	1	1	0	1	0





画卡诺图化简:

$$F_1 = A_1 \bar{B}_1 + A_1 A_0 \bar{B}_0 + A_0 \bar{B}_1 \bar{B}_0$$

$A_1 A_0 \backslash B_1 B_0$		F_1			
		00	01	11	10
00					
01		1			
11		1	1		1
10		1	1		

$$F_2 = \bar{A}_1 \bar{A}_0 \bar{B}_1 \bar{B}_0 + \bar{A}_1 A_0 \bar{B}_1 B_0 \\ + A_1 \bar{A}_0 B_1 \bar{B}_0 + A_1 A_0 B_1 B_0$$

$A_1 A_0 \backslash B_1 B_0$		00	01	11	10
00		1			
01			1		
11				1	
10					1





$$F_3 = \bar{A}_1 B_1 + \bar{A}_1 \bar{A}_0 B_0 + \bar{A}_0 B_1 B_0$$

$A_1 A_0 \backslash B_1 B_0$		$B_1 B_0$			
		00	01	11	10
F_3	00		1	1	1
	01			1	1
	11				
	10			1	

按 F_1 、 F_2 和 F_3 表达式
可方便地用门电路实现
比较器的逻辑功能。
(图略, 可作为一习题,
请在课后完成。)





9.2 MSI构成的组合逻辑电路

本节将介绍几种常用的中规模集成电路(**MSI**),这些中规模集成电路分别具有特定的**逻辑功能**,称为**功能模块**,用功能模块设计组合逻辑电路,具有许多优点.





自顶向下的模块化设计方法

顶: 指系统功能,即系统总要求,较抽象.

向下:指根据系统总要求,将系统分解为若干个子系统,再将每个子系统分解为若干个功能模块... ..,直至分成许多各具特定功能的基本模块为止.

例: 设计一个数据检测系统,功能表如下:

数据**A**、**B**分别来自两个传感器.


S₁	S₂	输出功能
0	0	A + B
0	1	A - B
1	0	Min(A,B)
1	1	Max(A,B)






B: 数据检测系统

顶层





功能选择

分层
方框图

输出





9.2.1 编码器

将信息(如数和字符等)转换成符合一定规则的二进制代码。

一、 二进制编码器

用 n 位二进制代码对 $N=2^n$ 个特定信息进行编码的逻辑电路。

设计方法： 以例说明





设计一个具有互相排斥输入条件的编码器.

输入: X_0 、 X_1 、 X_2 、 X_3

输出: A_1 、 A_0

对应关系:

输入	A_1	A_0
X_0	0	0
X_1	0	1
X_2	1	0
X_3	1	1





X_3	X_2	X_1	X_0	A_1	A_0
0	0	0	0	×	×
0	0	0	1	0	0
0	0	1	0	0	1
0	0	1	1	×	×
0	1	0	0	1	0
0	1	0	1	×	×
0	1	1	0	×	×
0	1	1	1	×	×
1	0	0	0	1	1
1	0	0	1	×	×
1	0	1	0	×	×
1	0	1	1	×	×
1	1	0	0	×	×
1	1	0	1	×	×
1	1	1	0	×	×
1	1	1	1	×	×

$X_3X_2 \backslash X_1X_0$					
		00	01	11	10
X_3X_2	00	×	0	×	0
	01	1	×	×	×
	11	×	×	×	×
	10	1	×	×	×

$$A_1 = X_2 + X_3$$

$X_3X_2 \backslash X_1X_0$					
		00	01	11	10
X_3X_2	00	×	0	×	1
	01	0	×	×	×
	11	×	×	×	×
	10	1	×	×	×


$$A_0 = X_1 + X_3$$





4线—2线编码器电路图:

- (1) 编码器在任何时候只允许有一个输入信号有效;
- (2) 电路无 X_0 输入端;
- (3) 电路无输入时,编码器的输出与 X_0 编码等效.



PLAY





带输出使能(Enable)端的优先编码器:

输出使能端: 用于判别电路是否有信号输入.

优先: 对输入信号按轻重缓急排序,当有多个信号同时输入时,只对优先权高的一个信号进行编码.

下面把上例4线—2线编码器改成带输出使能(Enable)端的优先编码器,假设输入信号优先级的次序为: X_3, X_2, X_1, X_0 .





X_3	X_2	X_1	X_0	A_1	A_0	$E0$
0	0	0	0	0	0	1
0	0	0	1	0	0	0
0	0	1	0	0	1	0
0	0	1	1	0	1	0
0	1	0	0	1	0	0
0	1	0	1	1	0	0
0	1	1	0	1	0	0
0	1	1	1	1	0	0
1	0	0	0	1	1	0
1	0	0	1	1	1	0
1	0	1	0	1	1	0
1	0	1	1	1	1	0
1	1	0	0	1	1	0
1	1	0	1	1	1	0
1	1	1	0	1	1	0
1	1	1	1	1	1	0

X_3X_2	X_1X_0			
	00	01	11	10
00	0	0	0	0
01	1	1	1	1
11	1	1	1	1
10	1	1	1	1

$$A_1 = X_2 + X_3$$

X_3X_2	X_1X_0			
	00	01	11	10
00	0	0	1	1
01	0	0	0	0
11	1	1	1	1
10	1	1	1	1


$$A_0 = X_3 + \overline{X_2}X_1$$





$$EO = \overline{X_3} \overline{X_2} \overline{X_1} \overline{X_0} = \overline{X_3 + X_2 + X_1 + X_0}$$

编码器
电路图





二、二—十进制编码器

输入: $I_0, I_1, I_2, \dots, I_9$, 表示十个要求编码的信号.

输出: BCD码.

电路有十根输入线, 四根输出线, 常称为**10线—4线**编码器






三、 通用编码器集成电路

两种主要集成电路：**10线—4线**优先编码器；**8线—3线**优先编码器。

1、74147为**10线—4线**优先编码器，输入为低电平有效，输出为8421BCD反码，**HPRI**是最高位优先编码器的说明。





10线—4线优先编码器真值表(74147)

十进制数	输 入									输出 (8421反码)			
	$\bar{I}_1$	$\bar{I}_2$	$\bar{I}_3$	$\bar{I}_4$	$\bar{I}_5$	$\bar{I}_6$	$\bar{I}_7$	$\bar{I}_8$	$\bar{I}_9$	$\bar{Y}_3$	$\bar{Y}_2$	$\bar{Y}_1$	$\bar{Y}_0$
0	1	1	1	1	1	1	1	1	1	1	1	1	1
9	×	×	×	×	×	×	×	×	0	0	1	1	0
8	×	×	×	×	×	×	×	0	1	0	1	1	1
7	×	×	×	×	×	×	0	1	1	1	0	0	0
6	×	×	×	×	×	0	1	1	1	1	0	0	1
5	×	×	×	×	0	1	1	1	1	1	0	1	0
4	×	×	×	0	1	1	1	1	1	1	0	1	1
3	×	×	0	1	1	1	1	1	1	1	1	0	0
2	×	0	1	1	1	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	1	0



例如: 若输入 $\bar{I}_8$ 、 $\bar{I}_5$ 、 $\bar{I}_2$ 为**0**（有效），其它输入为**1**。
则编码器对 **$\bar{I}_8$** 进行编码，输出 **$\bar{Y}_3\bar{Y}_2\bar{Y}_1\bar{Y}_0=0111$** （**1000**的反码）。

输出表达式：用公式法化简。为了便于用与或非门实现，合并使函数值为0的最小项，先求出反函数最简与或式，然后再取反求出函数的最简与或非式。由于被排斥的变量（ $\times$ ）取值如何对输出无影响，所以可从相应最小项中去掉。如：


$$\overline{(\bar{Y}_3)} = I_9 + I_8\bar{I}_9 = I_8 + I_9$$

$$\bar{Y}_3 = \overline{I_8 + I_9}$$





2、



74148为8线—3线优先编码器, 输入为低电平有效, 输出为3位二进制反码, HPRI是最高位优先编码器的说明. 图中: $\overline{ST}$ 端为输入控制端, 当 $\overline{ST}=0$ 时, 电路处于正常工作状态; 当 $\overline{ST}=1$ 时, 电路禁止工作, $\overline{Y_2}\overline{Y_1}\overline{Y_0}=111$, $Y_S=1$, $\overline{Y_{EX}}=1$





Y_S : 选通输出端.

$$Y_S = \overline{ST} \overline{I_0} \overline{I_1} \overline{I_2} \overline{I_3} \overline{I_4} \overline{I_5} \overline{I_6} \overline{I_7}$$

当 $\overline{ST}=0$ (即正常工作时),若无编码信号输入(即编码输入信号 $\overline{I_i}$ 均为1),则 $Y_S=0$.说明当 $Y_S=0$ 时,电路在**工作状态**,但**无编码信号输入**.这时 $\overline{Y_2}\overline{Y_1}\overline{Y_0}=111$;若有编码信号输入,则 $Y_S=1$.

$\overline{Y_{EX}}$: 扩展输入端.

$$\overline{Y_{EX}} = \overline{ST(I_0 + I_1 + I_2 + I_3 + I_4 + I_5 + I_6 + I_7)}$$

当 $\overline{ST}=0$ (即正常工作时),若有编码信号输入(即至少有一个 $\overline{I_i}$ 为0),则 $\overline{Y_{EX}}=0$.说明当 $\overline{Y_{EX}}=0$ 时,电路在**工作状态**,而且**有编码信号输入**.若无编码信号输入,则 $\overline{Y_{EX}}=1$.





8线—3线优先编码器真值表(74148)

输 入									输出（二进制反码）				
$\overline{ST}$	$\overline{I_0}$	$\overline{I_1}$	$\overline{I_2}$	$\overline{I_3}$	$\overline{I_4}$	$\overline{I_5}$	$\overline{I_6}$	$\overline{I_7}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$	$\overline{Y_{EX}}$	Y_s
1	×	×	×	×	×	×	×	×	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	×	×	×	×	×	×	×	0	0	0	0	0	1
0	×	×	×	×	×	×	0	1	0	0	1	0	1
0	×	×	×	×	×	0	1	1	0	1	0	0	1
0	×	×	×	×	0	1	1	1	0	1	1	0	1
0	×	×	×	0	1	1	1	1	1	0	0	0	1
0	×	×	0	1	1	1	1	1	1	0	1	0	1
0	×	0	1	1	1	1	1	1	1	1	0	0	1
0	0	1	1	1	1	1	1	1	1	1	1	0	1





$$\begin{aligned}\overline{Y_2} &= \overline{ST (I_7 + I_6\overline{I_7} + I_5\overline{I_6}\overline{I_7} + I_4\overline{I_5}\overline{I_6}\overline{I_7})} \\ &= ST (I_4 + I_5 + I_6 + I_7)\end{aligned}$$


编码器扩展举例:


试用两片74148编码器和逻辑门构成16线—4线
优先编码器





分析：对应于输入 $\bar{I}_0 \sim \bar{I}_7$ 的编码输出的低3位 $\bar{a}_0 \bar{a}_1 \bar{a}_2$ 与对应于输入 $\bar{I}_8 \sim \bar{I}_{15}$ 的编码输出的低3位 $\bar{a}_0 \bar{a}_1 \bar{a}_2$ 是完全相同的，所不同的只是最高位 $\bar{a}_3$ ，前者的 $\bar{a}_3$ 为逻辑1，后者的 $\bar{a}_3$ 为逻辑0。







问题思考：若用四片74148和逻辑门构成一个32线—5线编码器，电路如何设计？

若用一片74148和逻辑门构成一个二—十进制（BCD码）优先编码器，电路又如何设计？





9.2.2 译码器

译码是编码的逆过程，作用是将一组码转换为确定信息。


一、二进制译码器

输入：二进制代码，有 n 个；

输出： 2^n 个特定信息。

1、译码器电路结构

以2线—4线译码器为例说明





高电平输出有效的2线-4线译码器电路


B	A	Y_0	Y_1	Y_2	Y_3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

$$Y_0 = \overline{B}\overline{A} = m_0$$

$$Y_1 = \overline{B}A = m_1$$

$$Y_2 = B\overline{A} = m_2$$

$$Y_3 = BA = m_3$$





低电平输出有效的2线-4线译码器电路


B	A	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0

$$\overline{Y_0} = \overline{B} \overline{A} = \overline{m_0}$$

$$\overline{Y_1} = \overline{B} A = \overline{m_1}$$

$$\overline{Y_2} = B \overline{A} = \overline{m_2}$$

$$\overline{Y_3} = B A = \overline{m_3}$$





由前面分析容易得出:

① **高电平**输出有效二进制译码器,其输出逻辑表达式为:

$$Y_i = m_i \quad (m_i \text{ 为输入变量所对应的最小项})$$

② **低电平**输出有效二进制译码器,其输出逻辑表达式为:

$$\bar{Y}_i = \bar{m}_i \quad (m_i \text{ 为输入变量所对应的最小项})$$





2、用译码器实现组合逻辑函数

原理：二进制译码器能产生输入信号的全部最小项,而所有组合逻辑函数均可写成最小项之和的形式.

例 试用3线-8线译码器和逻辑门实现下列函数

$$\begin{aligned} F(Q,X,P) &= \sum m(0, 1, 4, 6, 7) \\ &= \prod M(2, 3, 5) \end{aligned}$$






解题的几种方法:

(1) 利用高电平输出有效的译码器和或门。

$$F(Q,X,P)=m_0+m_1+m_4+m_6+m_7$$




$$F(Q,X,P)=m_0+m_1+m_4+m_6+m_7$$





(2) 利用低电平输出有效的译码器和与非门。

$$F(Q,X,P) = \overline{m_0 m_1 m_4 m_6 m_7}$$




$$F(Q,X,P) = \overline{m_0 m_1 m_4 m_6 m_7}$$





(3) 利用高电平输出有效的译码器和或非门。


$$F(Q, X, P) = \sum m(0, 1, 4, 6, 7) = \overline{m_2 + m_3 + m_5}$$



(4) 利用低电平输出有效的译码器和与门。

$$F(Q, X, P) = \overline{m_2} \overline{m_3} \overline{m_5}$$





3、译码器的使能控制输入端


- (1) 利用使能输入控制端，既能使电路正常工作，也能使电路处于禁止工作状态；
- (2) 利用使能输入控制端，能实现译码器容量扩展。






EN为使能控制输入端，
EN=0，输出均为0；
EN=1，输出译码信号。

电路满足： $Y_i = m_i EN$



逻辑图




逻辑符号





利用使能端实现扩展的例子：



当 $I_2=0$ 时，(1)片工作，
(2)片禁止。

当 $I_2=1$ 时，(1)片禁止，
(2)片工作。

由两片2线—4线译码器
组成3线—8线译码器





二、2-10进制译码器(4线-10线译码器)

输入: BCD码.

输出: 十个高、低电平.

真值表

A_3	A_2	A_1	A_0	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$	$\bar{Y}_8$	$\bar{Y}_9$
0	0	0	0	0	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1
0	1	0	1	1	1	1	1	1	0	1	1	1	1
0	1	1	0	1	1	1	1	1	1	0	1	1	1
0	1	1	1	1	1	1	1	1	1	1	0	1	1
1	0	0	0	1	1	1	1	1	1	1	1	0	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0
1	0	1	0	1	1	1	1	1	1	1	1	1	1
1	0	1	1	1	1	1	1	1	1	1	1	1	1
1	1	0	0	1	1	1	1	1	1	1	1	1	1
1	1	0	1	1	1	1	1	1	1	1	1	1	1
1	1	1	0	1	1	1	1	1	1	1	1	1	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1

输出低电平有效

伪码





4线—10线译码器逻辑表达式:

$$\overline{Y}_0 = \overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0}$$

$$\overline{Y}_5 = \overline{A_3} A_2 \overline{A_1} A_0$$

$$\overline{Y}_1 = \overline{A_3} \overline{A_2} \overline{A_1} A_0$$

$$\overline{Y}_6 = \overline{A_3} A_2 A_1 \overline{A_0}$$

$$\overline{Y}_2 = \overline{A_3} \overline{A_2} A_1 \overline{A_0}$$

$$\overline{Y}_7 = \overline{A_3} A_2 A_1 A_0$$

$$\overline{Y}_3 = \overline{A_3} \overline{A_2} A_1 A_0$$

$$\overline{Y}_8 = A_3 \overline{A_2} \overline{A_1} \overline{A_0}$$

$$\overline{Y}_4 = \overline{A_3} A_2 \overline{A_1} \overline{A_0}$$

$$\overline{Y}_9 = A_3 \overline{A_2} \overline{A_1} A_0$$






三、通用译码器集成电路

1、74138

带使能端3线—8线译码器

① 电路输出低电平有效;

② $\overline{S_1}\overline{S_2}S_3=001$, 电路工作;
否则, 电路禁止工作, 电路输出均为1.





3线—8线译码器真值表 (74138)


序号	输 入					输 出							
	S_3	$\bar{S}_1 + \bar{S}_2$	a_0	a_1	a_2	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$
0	1	0	0	0	0	0	1	1	1	1	1	1	1
1	1	0	1	0	0	1	0	1	1	1	1	1	1
2	1	0	0	1	0	1	1	0	1	1	1	1	1
3	1	0	1	1	0	1	1	1	0	1	1	1	1
4	1	0	0	0	1	1	1	1	1	0	1	1	1
5	1	0	1	0	1	1	1	1	1	1	0	1	1
6	1	0	0	1	1	1	1	1	1	1	1	0	1
7	1	0	1	1	1	1	1	1	1	1	1	1	0
禁 止	0	x	x	x	x	1	1	1	1	1	1	1	1
	x	1	x	x	x	1	1	1	1	1	1	1	1





74138应用举例:

试用两片74138构成4线—16线译码器





思考题:


试用74138和逻辑门实现逻辑函数:

$$F(A,B,C) = \sum m(1,3,5,7)$$






2、74154



4线—16线译码器

3、7442



4线—10线译码器






四、译码器做数据分配器

数据分配器的功能和**数据选择器**相反,是将一个输入通道上的信号送到多个输出端中的某一个.

一分四 数据分配器例子:





功 能 表

EN	A ₁	A ₀	Y ₀	Y ₁	Y ₂	Y ₃
0	×	×	0	0	0	0
1	0	0	D	0	0	0
1	0	1	0	D	0	0
1	1	0	0	0	D	0
1	1	1	0	0	0	D


逻辑表达式

$$Y_i = (m_i D) \cdot EN$$





逻辑图





由译码器构成数据分配器的例子:


试用4线—16线译码器74154

实现1分16的数据分配器功能

$\overline{Y_i} = m_i \overline{S_1} \overline{S_0}$ (m_i 是由 $a_3 a_2 a_1 a_0$ 构成的最小项)

令 $\overline{S_1} = D$ $\overline{S_0} = 0$

$$\begin{aligned} \overline{Y_i} &= m_i \overline{D} \overline{0} \\ &= m_i \overline{D} \end{aligned}$$



实际上,数据分配器一般由带使能端的译码器构成.






五、显示译码器

1、半导体数码管


七段显示器
(LED)






七段显示器分类:

① 共阴




阳极加高电平字段亮。

② 共阳




阴极加低电平字段亮。





2、显示译码器

功能：将表示数字的**BCD**码转换成**七段显示码**。





显示译码器设计步骤:

(以输入**8421BCD码**、输出驱动**共阳显示器**为例)

- ① 列真值表;
- ② 化简、写最简函数表达式;
- ③ 画电路图。





真 值 表

D	C	B	A	a	b	c	d	e	f	g	显示
0	0	0	0	0	0	0	0	0	0	1	0
0	0	0	1	1	0	0	1	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0	2
0	0	1	1	0	0	0	0	1	1	0	3
0	1	0	0	1	0	0	1	1	0	0	4
0	1	0	1	0	1	0	0	1	0	0	5
0	1	1	0	0	1	0	0	0	0	0	6
0	1	1	1	0	0	0	1	1	1	1	7
1	0	0	0	0	0	0	0	0	0	0	8
1	0	0	1	0	0	0	0	1	0	0	9

化简后表达式:

$$a = A\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}C$$

$$b = A\bar{B}C + \bar{A}BC$$

$$c = \bar{A}B\bar{C}$$

$$d = \bar{A}\bar{B}C + ABC + A\bar{B}\bar{C}\bar{D}$$

$$e = A + \bar{A}BC$$

$$f = AB + A\bar{B}\bar{C}\bar{D} + \bar{A}B\bar{C}$$

$$g = ABC + \bar{B}\bar{C}\bar{D}$$

化简说明:

- ① 利用了无关项;
- ② 考虑了多输出逻辑函数化简中的公共项.





思考题:

根据上面设计，判断当输入DCBA为1010时，LED显示什么？





9.2.3 数据选择器

功能: 从**多路输入数据**中选择其中的**一路**送至输出端。
数据选择器简称**MUX**, 数据选择器的数据输入端数称为**通道数**。

常见的数据选择器有: 二选一、四选一、八选一、和十六选一等数据选择器。


一、数据选择器电路结构

1、一个N 选一的数据选择器: {
N 路数据输入端
一路数据输出端
K 路地址码输入端
($2^K = N$)





1、数据选择器功能示意图: (以四选一数据选择器为例)



(1)、功能表

A_1	A_0	Y
0	0	D_0
0	1	D_1
1	0	D_2
1	1	D_3





(1)、功能表

A_1	A_0	Y
0	0	D_0
0	1	D_1
1	0	D_2
1	1	D_3

(2)、输出函数表达式:


$$Y = (\bar{A}_1 \bar{A}_0) D_0 + (\bar{A}_1 A_0) D_1 \\ + (A_1 \bar{A}_0) D_2 + (A_1 A_0) D_3$$

$$Y = \sum_{i=0}^3 m_i D_i$$






(3)、电路图





2、数据选择器通道扩展：由四选一数据选择器组成十六选一数据选择器的例子





二、通用数据选择器集成电路


常用MUX集成电路

输入数	TTL	CMOS(数字)	CMOS(模拟)	ECL
16	74150	4515	4067	10164
2×8	74451		4096	
8	74151	4512	4051	
4×4	74453			10174
2×4	74153	4539	4052	
8×2	74604			10159
4×2	74157	4519	4066	

以双四选一MUX**74153**和八选一MUX**74151**说明之。

1、双四选一MUX**74153**





74153

公共控制框

控制作用以“与”关联符号G表示，后面是0、1、2、3的简写。

两个相同的单元框


其中ST为低电平有效，用EN说明它的使能作用，由于这个EN后面无数字所以对本单元全部输入端0~3均起作用。

每个单元:
$$Y = (\bar{A}_1\bar{A}_0D_0 + \bar{A}_1A_0D_1 + A_1\bar{A}_0D_2 + A_1A_0D_3)ST$$






2、八选一MUX74151





3、利用选通控制端实现通道扩展的例子:



$A_2=0$ 时, 由
 A_1A_0 选择 $1D_i$

$A_2=1$ 时, 由
 A_1A_0 选择 $2D_i$





三、数据选择器的应用

1、用数据选择器实现组合逻辑函数

基本思想:

由数据选择器的一般表达式 $Y = \sum m_i D_i$

可知,利用地址变量产生所有最小项,通过数据输入信号 D_i 的不同取值,来选取组成逻辑函数的所需最小项.

假设要实现的逻辑函数的输入变量数为L, 实际选用的数据选择器的地址输入端数为k

(1)、 $L \leq k$ 时的设计方法





例 试用八选一数据选择器74151实现逻辑函数

$$F(A, B, C) = \sum m(1, 2, 4, 7)$$

解： 待实现的函数为： $F(A, B, C) = \sum m(1, 2, 4, 7)$
 $= \overline{A}\overline{B}C + \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC$

74151的输出表达式为：

$$Y = (\overline{A}_2\overline{A}_1\overline{A}_0D_0 + \overline{A}_2\overline{A}_1A_0D_1 + \overline{A}_2A_1\overline{A}_0D_2 + \overline{A}_2A_1A_0D_3 + A_2\overline{A}_1\overline{A}_0D_4 + A_2\overline{A}_1A_0D_5 + A_2A_1\overline{A}_0D_6 + A_2A_1A_0D_7)ST$$





比较两式:

$$F(A, B, C) = \sum m(1, 2, 4, 7) = \overline{A}\overline{B}C + \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC$$

$$Y = (\overline{A}_2\overline{A}_1\overline{A}_0D_0 + \overline{A}_2\overline{A}_1A_0D_1 + \overline{A}_2A_1\overline{A}_0D_2 + \overline{A}_2A_1A_0D_3 + A_2\overline{A}_1\overline{A}_0D_4 + A_2\overline{A}_1A_0D_5 + A_2A_1\overline{A}_0D_6 + A_2A_1A_0D_7)ST$$

令: $\overline{ST} = 0$

$A_2 = A ; A_1 = B ; A_0 = C$

要使 $Y = F$


$$D_0 = D_3 = D_5 = D_6 = 0$$

$$D_1 = D_2 = D_4 = D_7 = 1$$





电路图为:



74151

$Y=F$

$$\begin{aligned} Y &= \overline{A}\overline{B}\overline{C}D_0 + \overline{A}\overline{B}CD_1 + \overline{A}B\overline{C}D_2 + \overline{A}BCD_3 \\ &\quad + A\overline{B}\overline{C}D_4 + A\overline{B}CD_5 + AB\overline{C}D_6 \\ &\quad + ABCD_7 \\ &= \overline{A}\overline{B}C + \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC \end{aligned}$$





- 注意：①用MUX实现逻辑函数时，MUX必须被选通，
即 $\overline{ST}=0$
- ②变量和地址端之间的连接必须正确。

(2)、 $L > k$ 时的设计方法
代数法和卡诺图法





例：试用四选一MUX实现逻辑函数

$$F = \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}C + A\overline{B}\overline{C} + ABC$$

解：当MUX被选通时，其输出逻辑表达式为：

$$Y = (\overline{A}_1\overline{A}_0)D_0 + (\overline{A}_1A_0)D_1 + (A_1\overline{A}_0)D_2 + (A_1A_0)D_3$$

将函数F写成： $F = \overline{A}\overline{B}(\overline{C} + C) + \overline{A}\overline{B}\overline{C} + ABC$

$$= \overline{A}\overline{B} \cdot 1 + \overline{A}\overline{B} \cdot 0 + \overline{A}\overline{B} \cdot C + AB \cdot C$$


比较两式，令

$$A_1 = A; \quad A_0 = B;$$

$$D_0 = 1, \quad D_1 = 0, \quad D_2 = \overline{C}, \quad D_3 = C$$

则 $Y = F$

注：该题的解法不唯一。





例：用四选一数据选择器实现逻辑函数：

$$F(A,B,C,D)=\Sigma m(1,2,4,9,10,11,12,14,15)$$

解： 令数据选择器的地址 $A_1A_0=AB$

AB \ CD				
	00	01	11	10
00		1		1
01	1			
11	1		1	1
10		1	1	1

$$\overline{A}\overline{B}(\overline{C}D+CD\overline{C})=\overline{A}_1\overline{A}_0D_0$$

$$\overline{A}B(\overline{C}\overline{D})=\overline{A}_1A_0D_1$$

$$AB(C+\overline{D})=A_1A_0D_3$$

$$A\overline{B}(C+D)=A_1\overline{A}_0D_2$$

$$D_0=\overline{C}D+CD\overline{C}=\overline{\overline{C}D}\cdot\overline{\overline{C}D}$$

$$D_1=\overline{C}\overline{D}=\overline{\overline{\overline{C}\overline{D}}}$$


$$D_2=C+D=\overline{\overline{C}\overline{D}}$$

$$D_3=C+\overline{D}=\overline{\overline{C}D}$$





电路图:




注：上面采用A、B作为地址变量。实际上，地址变量的选取是任意的，选不同的变量为地址变量时，**数据输入端**的信号也要随之变化。





如果令数据选择器的地址 $A_1A_0=BC$



$$\overline{B}\overline{C}D = \overline{A}_1\overline{A}_0D_0$$

$$\overline{B}C(\overline{A}D) = \overline{A}_1A_0D_1$$

$$BCA = A_1A_0D_3$$

$$B\overline{C}\overline{D} = A_1\overline{A}_0D_2$$

$$D_0 = D \quad D_1 = \overline{A}D$$



$$D_2 = \overline{D} \quad D_3 = A$$





2、MUX的其他应用举例

①分时多路传输电路




周期地改变地址输入变量，则可分时地传输多路信息。






② 并行数码比较器

当 $b_2b_1b_0=a_2a_1a_0$ 时,
 $Y=0$;
否则 $Y=1$.





$$D_0 = \overline{Y_0} = \overline{b_2 b_1 b_0}$$

$$D_1 = \overline{Y_1} = \overline{b_2 b_1 b_0}$$

$\vdots$

$$D_7 = \overline{Y_7} = \overline{b_2 b_1 b_0}$$

当 $b_2 b_1 b_0 = a_2 a_1 a_0$ 时

$$Y = \overline{a_2 a_1 a_0} \cdot \overline{b_2 b_1 b_0} + \overline{a_2 a_1 a_0} \cdot \overline{b_2 b_1 b_0} + \dots$$

$$a_2 a_1 a_0 \cdot \overline{b_2 b_1 b_0}$$

$$Y = 0;$$

当 $b_2 b_1 b_0 \neq a_2 a_1 a_0$ 时

$$Y = 1.$$






9.2.4 加法器

数字信号的算术运算主要是加、减、乘、除四个类型，而加运算为最基础，因此算术运算电路的核心为**加法器**。

一、基本加法器电路

1、半加器(HA)

仅考虑两个一位二进制数相加，而不考虑低位的进位，称为**半加**。



半加器逻辑符号





设: A、B为两个加数, S 为本位的和, C 为本位向高位的进位。则半加器的真值表、方程式、逻辑图如下所示


A	B	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

真值表

$$S = \bar{A}B + A\bar{B} = A \oplus B$$

$$C = AB$$

逻辑方程



逻辑图





2、全加器

在多位数相加时,除考虑本位的两个加数外,既要考虑低位向本位的进位,又要考虑低位向本位的进位.

例:

	1	1	0	1	被加数
	1	1	1	1	加数
+) 1	1	1	1	0	低位向高位的进位
	1	1	1	0	和

实际参加一位数相加,必须有三个输入变量,它们是:

本位加数 A_i 、 B_i ; 低位向本位的进位 C_{i-1}

一位全加器的输出结果为:

本位和 S_i ; 本位向高位的进位 C_i





一位全加器电路设计:

(1)一位全加器真值表

A_i	B_i	C_{i-1}	C_i	S_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

(2)输出逻辑表达式

$$\begin{aligned} S_i &= (\bar{A}_i \bar{B}_i + A_i B_i) C_{i-1} \\ &\quad + (\bar{A}_i B_i + A_i \bar{B}_i) \bar{C}_{i-1} \\ &= A_i \oplus B_i \oplus C_{i-1} \end{aligned}$$

而半加器的和为: $S = A_i \oplus B_i$

因此

$$S_i = S \oplus C_{i-1}$$

$$\begin{aligned} C_i &= (\bar{A}_i B_i + A_i \bar{B}_i) C_{i-1} + A_i B_i \\ &= (A_i \oplus B_i) C_{i-1} + A_i B_i \\ &= S C_{i-1} + A_i B_i \end{aligned}$$






(3) 全加器电路图


$$S_i = A_i \oplus B_i$$

$$C_i = A_i B_i + (A_i \oplus B_i) C_{i-1}$$

因此可由两个半加器实现一个全加器



半加器逻辑图




全加器逻辑符号



3、 串行进位加法器

当有多位数相加时,可模仿**笔算**,用**全加器**构成串行进位加法器.




四位串行进位加法器

串行进位加法器特点: **结构简单**; **运算速度慢**.






4、MSI加法器模块



7482



7483






二、高速加法器

1、全并行加法器

按组合逻辑电路一般设计方法，电路输出和S和最高位进位信号CO总能



直接写成输入信号A和B的最简函数表达式，因此可用二级门结构来实现电路功能。

特点：速度最快；
电路复杂，而无法采用。





2、超前进位加法器

设计思想:通过逻辑电路提前得出加到每一位全加器上的进位输入信号,而无需从最低位开始逐位传递进位信号。

全加器的进位表达式:

$$\begin{aligned}C_i &= (\bar{A}_i B_i + A_i \bar{B}_i) C_{i-1} + A_i B_i \\&= \bar{A}_i B_i C_{i-1} + A_i \bar{B}_i C_{i-1} + A_i B_i \bar{C}_{i-1} + A_i B_i C_{i-1} \\&= \mathbf{A_i B_i} + (\mathbf{A_i + B_i}) C_{i-1}\end{aligned}$$

令: $G_i = \mathbf{A_i B_i}$ --- 进位产生项 $P_i = (\mathbf{A_i + B_i})$ --- 进位传送项

则: C_i 的一般表达式为: $C_i = \mathbf{G_i + P_i} C_{i-1}$





若两个四位二进制数相加

$$A=A_3A_2A_1A_0 \quad B=B_3B_2B_1B_0 \quad (\text{因为 } C_i = G_i + P_i C_{i-1})$$

$$\text{则: } C_0 = G_0; \quad C_1 = G_1 + P_1 C_0;$$

$$C_2 = G_2 + P_2 C_1 = G_2 + P_2 G_1 + P_2 P_1 G_0$$

$$C_3 = G_3 + P_3 C_2 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0$$


由 P_i 、 G_i 并经过两级门电路就可求得进位信号 C . 实际实现中, 是将求 G_i 和 P_i 的电路放进全加器中, 而将全加器中求进位信号的电路去除.

根据 G_i 、 P_i 来求进位信号 C 的电路称为超前进位电路 (CLA)





四位超前进位加法器结构图:






三、加法器的应用举例

1、将8421BCD码转换为余3 BCD码的代码转换电路.

问题：如何将余3BCD码转换为8421BCD码。



2、四位二进制加/减器





两个运算数分别为:

$$P = P_4 P_3 P_2 P_1 \quad Q = Q_4 Q_3 Q_2 Q_1$$

控制信号为: S

S	功能
0	$(P)_2 + (Q)_2$
1	$(P)_2 - (Q)_2$


$$(R)_2 = (P)_2 - (Q)_2$$

$$= (P)_2 + (-Q)_2$$

$$= (P)_2 + [Q]_2 \quad \leftarrow \text{补码}$$

$$= (P)_2 + (\bar{Q})_2 + 1 \quad \leftarrow \text{反码}$$





S	功能
0	$(P)_2 + (Q)_2$
1	$(P)_2 - (Q)_2$

注：求二进制补码为对原码取反加1。





(1)式的实现方法: (以4位数相减为例)

•关于减法电路探讨

(1)、二进制减法运算

$$N_{\text{补}} = 2^n - N_{\text{原}} \quad (N_{\text{原}} \text{为} n \text{位})$$


$$N_{\text{原}} = 2^n - N_{\text{补}}$$

$$N_{\text{补}} = N_{\text{反}} + 1$$

$$A - B = A - B_{\text{原}}$$

$$= A - (2^n - B_{\text{补}})$$

$$= A + B_{\text{反}} + 1 - 2^n \quad (1)$$





借位信号实现减 2^n 的功能：当 $A+B_{\text{反}}+1$ 的高位有进位时，该进位信号和 2^n 相减使最高位为0，反之为1。





(2) 分两种情况讨论:

第一种: $A - B \geq 1$

设 $A = 0101$, $B = 0001$

求补码相加演算过程如下:

$$\begin{array}{r} 0101 \text{ (A)} \\ + 1110 \text{ (B}_{\text{反}}) \\ \quad 1 \text{ (加1)} \\ \hline 1\ 0100 \\ \downarrow \\ \text{借位} \uparrow 0\ 0100 \text{ (进位反相)} \end{array}$$

运算结果为4和实际相同。

第二种: $A - B < 1$

设 $A = 0001$, $B = 0101$

求补码相加演算过程如下:


$$\begin{array}{r} 0001 \text{ (A)} \\ + 1010 \text{ (B}_{\text{反}}) \\ \quad 1 \text{ (加1)} \\ \hline 0\ 1100 \\ \downarrow \\ \text{借位} \uparrow 1\ 1100 \text{ (进位反相)} \end{array}$$

运算结果为-4的补码，最高位的1为符号位。





*由V符号决定求补的逻辑图



$V=0$, 输出为输入的原码

$V=1$, 输出为输入的补码





3、利用7483(四位二进制加法器)构成8421BCD码加法器. 二进制数和8421BCD码对照表

十进制数	二进制数(和)					8421BCD码(和)				
	C ₄	S ₄	S ₃	S ₂	S ₁	K ₄	B ₈	B ₄	B ₂	B ₁
0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	1	0	0	0	0	1
2	0	0	0	1	0	0	0	0	1	0
3	0	0	0	1	1	0	0	0	1	1
4	0	0	1	0	0	0	0	1	0	0
5	0	0	1	0	1	0	0	1	0	1
6	0	0	1	1	0	0	0	1	1	0
7	0	0	1	1	1	0	0	1	1	1
8	0	1	0	0	0	0	1	0	0	0
9	0	1	0	0	1	0	1	0	0	1
10	0	1	0	1	0	1	0	0	0	0
11	0	1	0	1	1	1	0	0	0	1
12	0	1	1	0	0	1	0	0	1	0
13	0	1	1	0	1	1	0	0	1	1
14	0	1	1	1	0	1	0	1	0	0
15	0	1	1	1	1	1	0	1	0	1

$$S=S_4S_3S_2S_1$$

$$B=B_4B_3B_2B_1$$

$$K_4=C_4=0$$

$$B=S$$

$$K_4=\overline{C_4}=1$$

$$B=S+0110$$

有溢出





十进制数	二进制数(和)					8421BCD码(和)				
	C_4	S_4	S_3	S_2	S_1	K_4	B_8	B_4	B_2	B_1
16	1	0	0	0	0	1	0	1	1	0
17	1	0	0	0	1	1	0	1	1	1
18	1	0	0	1	0	1	1	0	0	0
19	1	0	0	1	1	1	1	0	0	1

$$K_4 = C_4 = 1$$

$$B = S + 0110 \quad \text{无溢出}$$

总结上表,可得:


① $K_4=1$ 时,需进行加6 (0110) 校正;

② $K_4=1$ 有三种情况:

- a. $C_4=1$ (对应十进制数16,17,18,19) ;
- b. $S_4=S_3=1$ (对应十进制数12,13,14,15) ;
- c. $S_4=S_2=1$ (对应十进制数10,11,14,15) .

所以: $K_4 = C_4 + S_4S_3 + S_4S_2$





8421码加/法器





9.2.5 数值比较器

数值比较器用来判断两个二进制数的**大小**或**相等**。

一、一位数值比较器

真 值 表

A	B	$Y_{(A>B)}$	$Y_{(A<B)}$	$Y_{(A=B)}$
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1


表达式:

$$Y_{(A>B)} = A\bar{B}$$

$$Y_{(A<B)} = \bar{A}B$$

$$Y_{(A=B)} = A \odot B$$

逻辑图





二、多位数值比较器

比较两个多位数,应首先从高位开始,逐位比较.

例如: $A=A_3A_2A_1A_0$ $B=B_3B_2B_1B_0$

比较方法为:

- ① 首先比较 A_3 和 B_3 , 如 $A_3B_3=10$, 则 $A>B$, 如 $A_3B_3=01$, 则 $A<B$; 如 $A_3B_3=00$ 或 11 (相等), 则比较 A_2 和 B_2 ;
- ② 比较 A_2 和 B_2 , 如 $A_2B_2=10$, 则 $A>B$, 如 $A_2B_2=01$, 则 $A<B$; 如 $A_2B_2=00$ 或 11 (相等), 则比较 A_1 和 B_1 ;
- ③ 比较 A_1 和 B_1 , 如 $A_1B_1=10$, 则 $A>B$, 如 $A_1B_1=01$, 则 $A<B$; 如 $A_1B_1=00$ 或 11 (相等), 则比较 A_0 和 B_0 ;
- ④ 比较 A_0 和 B_0 , 如 $A_0B_0=10$, 则 $A>B$, 如 $A_0B_0=01$, 则 $A<B$; 如 $A_0B_0=00$ 或 11 (相等), 则比较 $A=B$.





四位数值比较器真值表(7485)

数据输入				级联输入			输 出		
A ₃ B ₃	A ₂ B ₂	A ₁ B ₁	A ₀ B ₀	I _(A>B)	I _(A<B)	I _(A=B)	Y _(A>B)	Y _(A<B)	Y _(A=B)
A ₃ > B ₃	×	×	×	×	×	×	1	0	0
A ₃ < B ₃	×	×	×	×	×	×	0	1	0
A ₃ = B ₃	A ₂ > B ₂	×	×	×	×	×	1	0	0
A ₃ = B ₃	A ₂ < B ₂	×	×	×	×	×	0	1	0
A ₃ = B ₃	A ₂ = B ₂	A ₁ > B ₁	×	×	×	×	1	0	0
A ₃ = B ₃	A ₂ = B ₂	A ₁ < B ₁	×	×	×	×	0	1	0
A ₃ = B ₃	A ₂ = B ₂	A ₁ = B ₁	A ₀ > B ₀	×	×	×	1	0	0
A ₃ = B ₃	A ₂ = B ₂	A ₁ = B ₁	A ₀ < B ₀	×	×	×	0	1	0
A ₃ = B ₃	A ₂ = B ₂	A ₁ = B ₁	A ₀ = B ₀	1	0	0	1	0	0
A ₃ = B ₃	A ₂ = B ₂	A ₁ = B ₁	A ₀ = B ₀	0	1	0	0	1	0
A ₃ = B ₃	A ₂ = B ₂	A ₁ = B ₁	A ₀ = B ₀	0	0	1	0	0	1

$I_{(A>B)}$ 、 $I_{(A<B)}$ 、 $I_{(A=B)}$ 是另外两个低位数比较结果。设置低位数比较结果输入端是为了与其它数值比较器连接，以便扩展更多位数值比较器。






四位数值比较器逻辑表达式7485:

$$Y_{(A>B)} = [A_3\bar{B}_3 + (A_3 \odot B_3) A_2\bar{B}_2 + (A_3 \odot B_3) (A_2 \odot B_2) A_1\bar{B}_1 + (A_3 \odot B_3) (A_2 \odot B_2) (A_1 \odot B_1) A_0\bar{B}_0] + (A_3 \odot B_3) (A_2 \odot B_2) (A_1 \odot B_1) (A_0 \odot B_0) I_{(A>B)}$$

$$Y_{(A<B)} = [\bar{A}_3B_3 + (A_3 \odot B_3) \bar{A}_2B_2 + (A_3 \odot B_3) (A_2 \odot B_2) \bar{A}_1B_1 + (A_3 \odot B_3) (A_2 \odot B_2) (A_1 \odot B_1) \bar{A}_0B_0] + (A_3 \odot B_3) (A_2 \odot B_2) (A_1 \odot B_1) (A_0 \odot B_0) I_{(A<B)}$$

$$Y_{(A=B)} = (A_3 \odot B_3) (A_2 \odot B_2) (A_1 \odot B_1) (A_0 \odot B_0) I_{(A=B)}$$




四位集成比较器7485:





比较器的扩展:




八位数值比较器(串行接法)





十六位数值比较器(并行接法)





串行接法和并行接法性能比较:

串行接法**电路简单**,但速度**慢**;并行接法**电路复杂**,速度**快**.

