永磁同步电机智能诊断与健康控制

基于 STM32 与 FPGA NPU 的电流采样偏移诊断及仿真反馈验证

摘要

本作品面向永磁同步电机驱动调试中的电流采样通道偏移问题，识别 B 相或 C 相采样值持续偏高、偏低的通道与预设档位，并验证报警后的降速策略。系统采用 STM32F407 微控制器、复旦微电子 FMQL30TAI 悟净开发板 lite、板载 ARM 处理器与 ZG330 神经网络处理器协同运行。仿真模型提供原始电流和电角度，计算机截取完整电周期，STM32 执行梯形积分；FPGA 完成 SPI 接入、跨时钟域快照及寄存器映射，板载 ARM 完成组包校验和标准化，NPU 执行 17 类轻量分类网络。连续 3 周期同类异常确认后，经计算机桥接改变未来模型参考，续算后的新电流再次参与实板诊断。实验采用同初始条件的执行反馈与不执行反馈两组，共保存 80 条有效实板记录，动作后 11 个新完整周期再次通过实板处理；5 项程序预设验收条件全部满足。执行反馈组 NPU 推理及读取中位数为 0.576 ms，原始点上传至返回中位数为 6.069 s；模型在动作生效后 0.277150 s 进入并保持±10 rpm 范围，观察至 1.5 s 记录结束。指定仿真测试集的前期板端日志记录 374/374 分类正确。系统以仿真电机与真实计算板卡构成非实时联合验证平台，实现从原始波形、实板特征计算与 NPU 分类到模型反馈响应的完整实验流程。

关键词：电流采样偏移；STM32F407；FPGA；NPU；半实物联合验证

第一部分　作品概述

1.1 功能与特性

系统对 B/C 电流采样通道进行预设偏移档位识别，共 17 类。原始周期点由 STM32 实板计算均值，经 FPGA 传输至板载 ARM，由 NPU 返回分类得分。系统检查报文、序号与结果一致性，并以连续 3 个有效周期的同类异常形成确认。确认后降低模型未来转速参考，保留完整状态续算，使后续新电流再次进入实板诊断。上位机支持波形回放、诊断展示、事件记录和结果导出，模型时间与现实耗时分别保存。

1.2 应用领域

本系统面向电机驱动调试台架、采样链路算法验证及报警策略开发。电流采样偏移表现为交流波形整体抬高或降低，诊断需确定异常通道、偏移档位及持续性。系统将原始采样点、周期均值、通信报文与分类结果关联保存，实现偏移定位与报警策略的对照分析，为电机采样链路调试及智能监测方法研究提供验证平台。

1.3 主要技术特点

采用完整电周期积分提取 B/C 均值，通过周期质量检查控制诊断输入条件；利用 SPI 完整帧提交、事务内回复保持、132 位握手快照和有效写入计数连接微控制器与板载 ARM；将 2→16→16→17 轻量网络编译到 ZG330 NPU，保存 17 维分类得分；板端同类异常连续确认后改变尚未计算的模型输入，避免回写历史状态。报文 CRC、序号、均值及动作时序均可由原始记录复核。




图 1　采样通道调试、偏移定位与报警策略验证场景示意

1.4 主要性能指标

表 1　主要性能指标

指标	本次结果
诊断类别	正常及 B/C 预设偏移，共 17 类
仿真测试集分类	前期板端日志 374/374
主联动有效记录	80 条；动作后新周期 11 个
NPU 推理及读取	反馈组中位数 0.576 ms
原始点上传至返回	反馈组中位数 6.069 s
模型降速响应	动作后 0.277150 s 进入±10 rpm 范围

1.5 主要创新点

1）建立按序号关联原始点、实板特征、NPU 输出与反馈动作的诊断通路。

2）以有效写计数和 132 位跨域快照传递重复数值，检查轮询漏读与报文完整性。

3）以本轮实板诊断改变未来模型参考，并验证续算后的新数据再次参与诊断。

1.6 设计流程

固定模型与参数，建立正常及偏移数据；实现 STM32 积分、FPGA 通信和板端 NPU 部署；通过连续状态续算预检后开展双组联动；保存原始证据，复算特征、确认规则和动作时序，汇总分类、时延及反馈效果。

系统集成设计以微控制器特征计算、FPGA 通信接口和 NPU 分类部署为基础，形成可按样本序号追溯的数据处理与反馈验证流程。

第二部分　系统组成及功能说明

2.1 整体介绍




图 2　系统组成与反馈路径示意（器件图形为功能示意）

系统由仿真与上位机、STM32F407、FPGA 可编程逻辑、板载 ARM 及 ZG330 NPU 组成。计算机依电角度选取完整周期，通过串口上传 FP32 原始点；STM32 计算两相均值并经 SPI 送入 FPGA。板端 Linux 读取寄存器、重组校验并标准化后调用 NPU。实际类别连续确认后，经 SSH 和计算机桥接影响模型未来参考。

系统采用非实时联合验证方式，等待板卡处理期间暂停模型时间。STM32 负责周期积分，FPGA 负责 SPI 接入、跨时钟域快照及寄存器映射，板载 ARM 负责接收校验与策略确认。各处理单元通过统一序号关联输入、特征、分类结果和反馈事件。

2.2 硬件系统介绍

2.2.1 硬件整体介绍

表 2　系统组成与用途

组成	本次用途
STM32F407 开发板	接收原始点、积分、封包与 SPI 发送[1]
FMQL30TAI 悟净开发板 lite	PL 接入、ARM 软件与 ZG330 NPU 运行
TXS0108E 电平转换	3.3 V 与 1.8 V SPI 电平衔接[2]
计算机	串口上传、SSH 桥接及 Simulink 续算

2.2.2 机械设计介绍

验证平台采用模块化开发板与实验连接件构成，由计算机、STM32F407、电平转换模块及悟净 lite 开发板组成。模块化搭建方式便于通信接口联调、板端程序部署和系统功能扩展。

2.2.3 电路各模块介绍

外部 SPI 信号经电平转换接入 FPGA。SCK、MOSI 和 CS_N 由 STM32 输出，MISO 返回 STM32。表 3 给出固件与引脚约束对应的逻辑连接。

表 3　SPI 接口逻辑连接

信号与方向	STM32 引脚	FPGA 管脚及连接器
SCK → FPGA	PB3	AC21，J17-3
MOSI → FPGA	PB5	AC22，J17-4
MISO → STM32	PB4	AE20，J17-5
CS_N → FPGA	PG7	AE21，J17-6
接口制式	SPI Mode 0	MSB 先行，125 kHz

串口通信采用 115200 bit/s、8 位数据、无校验和 1 位停止位。电平转换模块两侧分别采用 3.3 V 与 1.8 V 供电，各接口共地，实现微控制器与 FPGA 之间的电平衔接。

FPGA 接入与跨时钟域模块




图 3 SPI 接入与跨时钟域数据及握手路径

motor_spi_core 对 SPI 输入进行两级同步和片选、时钟滤波，完成 32 位收发。通过帧头、异或及命令检查的完整写请求更新 4 位状态，不完整事务丢弃；回复在单次片选内保持，并于下一事务读取。[3]

有效写入计数对相同半字节重复写入仍递增。motor_snapshot_cdc 将状态及完整帧数、有效写入数、错误数、最近请求帧打包为 132 位；目的域发请求，源域锁存并保持总线后确认，目的域同步确认后取数。该邮箱持续刷新，不提供逐帧排队。

模块级仿真覆盖错误帧、部分帧、时钟暂停及寄存器读响应背压，检验完整帧提交、错误计数更新和跨时钟域快照读取功能。

ARM 寄存器与两层通信协议

表 4　ARM 侧寄存器映射

ARM 物理地址	寄存器内容	用途
0x400C0084	4 位状态	当前半字节
0x400C0088	标识 0x53504931	确认预期逻辑
0x400C008C	完整请求帧计数	观测事务接收
0x400C0090	有效写入计数	识别新数据及漏读
0x400C0094	错误计数	观测帧头、校验或命令错误
0x400C0098	最近完整请求帧	故障追溯

外部 STM32 经串行外设接口 SPI 连接 PL，板载 ARM 经通用寄存器接口 GP 读取 PL。底层请求为 A5 CMD DATA XOR，下一事务取回 5A STATUS DATA XOR。16 字节高层特征包拆为 32 个半字节，高半字节在先，每次有效写入保持 100 ms 供轮询。

表 5　16 字节特征包格式

字节偏移	字段	内容或格式
0—1	帧头	A5 5A
2	协议版本	01
3	特征格式	00 原始均值，01 已标准化
4—5	序号	16 位无符号整数
6—9	B 相均值	FP32，格式 0 时单位为 A
10—13	C 相均值	FP32，格式 0 时单位为 A
14—15	CRC16	CCITT-FALSE，覆盖前 14 字节

Linux 按写入计数、状态、错误计数、写入计数顺序读取，计数前后相同才接受。写入增量不为 1 或错误计数变化时清空组包并报错。CRC16 检查前 14 字节，采用多项式 0x1021、初值 0xFFFF；校验错误的数据不提交 NPU。[4]

每个特征包包含 32 个半字节，按每次 100 ms 的保持时间传输，累计显式等待约 3.2 s。ARM 通过寄存器轮询完成特征接收，NPU 运行库使用独立的数据搬运与计算通路。

2.3 软件系统介绍

2.3.1 软件整体介绍

计算机软件包括 Simulink 续算程序、串口与 SSH 桥接和诊断展示；板端软件包括特征接收、标准化、NPU 运行与连续异常确认。程序先完成软件预检，随后依次运行不执行反馈、执行反馈两组，每组单独初始化诊断策略，完整记录中间结果。

2.3.2 软件各模块介绍

表 6　软件模块输入与输出

模块或函数	关键输入	关键输出
R4.step / append	完整状态、分段终点、未来参考	续算状态、电流、电角度、转速
R4.cycles	电角度与 B/C 诊断电流	完整周期、FP32 点、质量原因
bridge.F4 / encode_points	时间、电流点、序号	实板均值及传输响应
Decoder / NPU.run	半字节流、标准化特征	CRC 合格包、17 维得分
Policy.accept	有效包、周期起止和方向	连续计数、确认、锁存请求
R4.gate / check_results	本轮确认、两组模型结果	未来参考及验收指标

主循环依次执行模型续算、完整周期选择、原始点上传、实板结果核对及未来参考更新。对非有限采样值、时间乱序、通信校验失败、序号错配和分类输出不一致等情况，程序终止当前实验并保存状态、原因及部分结果。



图 4　软件主循环及未来参考更新流程

完整周期选择与特征计算

计算机依据连续电角度截取 2π 完整电周期并插值边界。有效周期要求方向一致、时间单调、数据有限，点数 3 至 4096，时长不超过 0.100001 s，前后半周期频率相对变化不超过 5%。不满足条件则标注诊断条件不足，中断连续确认。

STM32 对相 p∈{B,C}的 N 个 FP32 点按相邻时间间隔作梯形积分，使用双精度累加，除以周期时长 T 后将均值转回 FP32。计算机以同一批 FP32 点独立复算，检查计算与传输一致性。

$$x_p = \frac{1}{T}\sum_{k=1}^{N-1}\frac{i_{p,k-1}+i_{p,k}}{2}\left(t_k - t_{k-1}\right) \tag{1}$$

式中，$p \in \{\mathrm{B},\mathrm{C}\}$表示相别；$N$为周期内采样点数；$i_{p,k}$为第$k$个电流采样值，单位为 A；$t_k$为对应采样时刻，单位为 s；$T = t_{N-1} - t_0$为周期时长，单位为 s；$x_p$为周期电流均值，单位为 A。

完整周期均值可减弱理想稳态交流分量，保留固定偏移；动态工况下均值不必严格为零。板端使用与网络固定版本一致的统计量标准化，再调用 NPU。

$$z_p = \frac{x_p - \mu_p}{\sigma_p} \tag{2}$$

式中，μ_p和σ_p分别为固定模型配套的均值与标准差，单位均为 A；z_p为标准化后的无量纲输入。

表 7　17 类目标状态定义

目标状态	类别定义	数量
正常	未识别到预设偏移档位	1
B 相偏移	±0.1、±0.2、±0.5、±1.0 A	8
C 相偏移	±0.1、±0.2、±0.5、±1.0 A	8

类别中的正负号分别表示采样值偏高或偏低。例如，B 相+0.2 A 表示 B 相采样值整体偏高的对应预设档位。分类输出用于确定偏移通道及离散档位。

NPU 分类网络与部署




图 5 逻辑神经网络与 NPU 编译算子的对应关系

网络为 2→16→16→17 的多层感知机，两层隐藏层采用 ReLU，含 560 个权重、49 个偏置，共 609 个参数；逻辑全连接层每次前向计算 560 次乘加。数据集有 1819 个窗口，来自 107 个健康周期基础样本与预设偏移构造，训练、验证、测试分别为 1088、357、374 个；同基础周期派生窗口有关联。

Icraft v3.36.1 面向@zhuget(330)编译生成 11 个 HardOp：3 个 Conv2d、4 个 Cast、3 个 Reshape 与 1 个 PruneAxis。最后一级填充 32 通道再裁为 17 维。边界输入[1,1,1,2]与输出[1,17]均为 FP32；卷积节点存储为有符号 8 位整数。[5]

板端运行库完成目标及张量形状检查后，将标准化特征提交至 NPU，等待硬件执行完成并读取 17 维分类得分。系统以唯一最大得分对应的类别作为诊断输出，随后进入连续异常确认流程。

连续确认与未来参考反馈

板端 Policy.accept 核对 CRC、序号、均值位模式、得分数量、有限值和唯一最大类别，并检查周期连续性。时间连续且方向相同的有效周期中，连续 3 次完全相同的非正常类别形成确认；正常、类别变化或间断会清除或重新累计计数。

首次确认后请求锁存。计算机在已经完成的模型分段之后，从下一采样点开始将参考在 0.25 s 模型时间内降至零，并保持至本轮结束；不把动作追溯到已经计算过的诊断周期。保持完整状态续算后，新电流仍经 STM32 与 NPU 处理。

本轮实验由 Simulink 电机模型与实际计算板卡构成非实时联合验证平台，真实电机及功率级未纳入本轮实验。偏移注入诊断支路，原 FOC 使用健康电流；诊断确认经板端 Linux、SSH 与计算机桥接作用于模型未来参考，用于分析报警驱动的降速响应。

软件预检分别比较连续仿真、完整状态恢复后的分段续算及未来输入变化后的续算结果。两项转速误差分别为 1.11e-11 rpm 和 1.59e-12 rpm，验证了模型状态续接与未来输入更新的一致性。

第三部分　完成情况及性能参数

3.1 整体介绍

已完成仿真源、STM32F407、FPGA 逻辑、板载 ARM 与 ZG330 NPU 之间的数据处理和诊断联动。两组对照的原始点、实板均值、报文、类别与模型响应均保存，功能判定以本轮记录及对应复算为依据。

系统实物照片：正面视图与斜 45°视图（待补）。

3.2 工程成果

3.2.1 机械成果

验证平台采用现有开发板与连接件构建，完成微控制器、FPGA 与电平转换模块的实验连接。

3.2.2 电路成果

电路联调实现 SPI Mode 0 通信及板载 ARM 寄存器读取。图 6 展示板端器件初始化、特征接收事件和 NPU 诊断输出，记录了板端数据处理与分类运行过程。




图 6　板端实际运行与 NPU 输出日志

3.2.3 软件成果

诊断展示软件提供原始波形回放、通道与档位、NPU 计算、事件记录及导出。半实物联动程序绘制实收诊断电流、模型参考和模型转速两组曲线。图 7 保留成功运行时的原始软件界面，后文图 10 从原始数组重绘，便于核对关键事件。




图 7 半实物联动成功运行的软件结果界面

系统分别记录模型时间、NPU 推理及读取时间、原始点上传至结果返回的现实耗时。波形、类别及事件由实板返回结果更新；快速变速或低速条件下，有效周期检查结果同步写入实验记录。

3.3 特性成果

3.3.1 原始电流与实板特征




图 8 原始仿真电流、注入偏移与实板接收特征

表 8 偏移注入前后的实板记录

序号	周期结束 s	B 相实收均值 A	NPU 类别	连续计数
48115	0.961320518	+0.03244447	Normal	0
48116	0.969539702	+0.20001298	B_+0.2A	1
48117	0.977758884	+0.20003180	B_+0.2A	2
48118	0.985978065	+0.20002656	B_+0.2A	3

在 0.96 s 向诊断支路注入 B 相+0.2 A 偏移。序号 48115 对应跨越注入时刻的过渡周期，均值为 0.03244 A；随后 3 个完整异常周期均识别为 B 相+0.2 A，连续计数达到 3。80 条有效记录的最终 FP32 均值均与同点独立复算结果一致，验证了周期积分与传输结果的一致性。

3.3.2 分类结果与对照




图 9 正常与偏移输入对应的 17 维实板分类得分

表 9 分类结果与对照依据

测试材料	NPU 结果	简单基线结果	证据范围
指定仿真测试集	374/374	最近预设中心 374/374	前期批量运行日志
21 周期受控诊断	21/21	最近预设中心 21/21	逐周期导出记录
本轮反馈联动	80 条有效返回	核对特征与输出一致性	不执行反馈 57 条；执行反馈 23 条；用于联动分析

指定仿真测试集中，前期板端运行日志记录 NPU 分类正确数为 374/374；21 周期受控诊断中，NPU 与最近中心方法均为 21/21，二者在上述受控样本上的结果一致。本轮联动保存 80 条有效实板记录，用于分析特征一致性、连续确认与反馈响应。各项结果按对应测试条件分别统计，如表 9 所示。

3.3.3 本轮诊断驱动模型反馈




图 10 执行反馈与不执行反馈的同初始条件对照

表 10 反馈事件时序

事件	模型时刻 s	记录依据
首次连续确认	0.985978065	seq 48118，B 相+0.2 A
未来参考开始下降	1.000025	已完成分段后的下一采样点生效
参考首次归零	1.250025	0.25 s 参考下降过程
此后保持在±10 rpm	1.277175	观察至 1.5 s 记录结束

动作前转速最大差为 0 rpm。动作后 11 个新完整周期再次经过实板；1.250025 s 参考归零，1.277175 s 起模型保持±10 rpm 范围至 1.5 s 记录结束，动作后最低约−10.9514 rpm。±10 rpm 为事后分析范围，固定偏移仍保留。灰线后段降速来自原参考发生器。

3.3.4 性能参数与时间统计

表 11　双组联动主要结果

统计项	不执行反馈	执行反馈
有效实板周期数	57	23
因诊断条件不足跳过的周期数	3	4
动作后的新完整实板周期数	不执行动作	11
NPU 推理及读取中位数	0.584 ms	0.576 ms
原始点上传至返回中位数	6.040 s	6.069 s
整组现实运行耗时	414.6 s	205.0 s
同 FP32 点复算的最终均值最大差	0 A	0 A

表 12　关键事件间隔

时间区间	本轮统计值	解释
偏移注入至首次确认周期结束	25.978 ms	含跨越故障起点的过渡周期及连续确认
确认周期结束至反馈开始生效	14.047 ms	模型先完成当前分段，再从下一采样点动作
偏移注入至反馈开始生效	40.025 ms	上述两段相加，均为模型时间

表 12 按模型时间统计偏移注入、异常确认与反馈生效的事件间隔。执行反馈组 NPU 推理及读取中位数为 0.576 ms，原始点上传至返回中位数为 6.069 s；两者按各自测量区间分别报告。SPI 时钟配置为 125 kHz。

实板耗时分布

表 13　实板耗时分布

实验组	周期数	NPU 及读取 ms 中位数 / P95 / 最大值	原始点上传至返回 s 中位数 / P95 / 最大值
不执行反馈	57	0.584 / 0.605 / 0.608	6.040 / 10.900 / 10.980
执行反馈	23	0.576 / 0.591 / 0.594	6.069 / 7.385 / 7.806

P95 采用线性插值计算保存记录的第 95 百分位数；中位数、P95 与最大值共同表征本轮观测耗时分布。原始点上传、逐点应答及半字节保持轮询构成主要等待环节。

3.3.5 任务完成指标与验收结论

表 14　预设验收判据与结果

验收目标	程序预设判据	本轮实际结果	判定
对照初始轨迹一致	动作前两组转速最大差<0.001 rpm	0 rpm	通过
反馈参考归零	动作生效 0.25 s 后，参考最大绝对值<0.0001 rpm	0 rpm；1.250025 s 首次归零	通过
两组均产生确认	两组均出现连续异常确认	两组均确认 B 相+0.2 A	通过
动作后继续诊断	完全位于动作后的新周期数>0	11 个新完整周期经实板处理	通过
末段转速满足对照条件	最后 0.1 s 对照均值>100 rpm，反馈均值≤对照的 20%	对照 501.287857 rpm；反馈 0.001835 rpm	通过

表 14 所列 5 项预设验收条件均在本轮实验中满足。末段指标取 1.4 至 1.5 s 转速绝对值的平均值：反馈组为 0.001835 rpm，对照组为 501.287857 rpm。对照组保留原参考发生器约 500 rpm 的设定，双组结果表明，诊断确认后的参考更新能够驱动模型完成预期降速。[6]

任务目标的完成范围

表 15　任务目标完成情况

验证项目	实验结果
特征计算与传输一致性	80 条有效记录的 FP32 均值与同点独立复算结果一致。
FPGA 通信与 NPU 分类部署	按统一序号保存特征包及 17 维输出，完成实板数据处理与分类验证。
反馈后新数据处理	动作前双组轨迹一致，动作后 11 个新完整周期再次经实板处理。
试验平台与验证条件	Simulink 电机模型与实际计算板卡构成非实时联合验证平台，反馈作用于模型未来参考。

3.3.6 可靠性与补充诊断验证

表 16　可靠性及补充验证

验证记录	覆盖内容	保存的结果
受控 21 周期短暂片段	单周期触发与连续确认	单周期规则触发 1 次；连续 3 周期规则触发 0 次
CRC 错误包测试画面	错误包是否进入 NPU	校验拒绝，未提交 NPU
早期 SPI 实板验收摘录	100 轮、3400 条命令、6800 完整帧	3400 条通过；1600 次读回正确
SPI 与 CDC 模块仿真日志	106 条命令、212 完整帧、49 次写入	通过，含 3 个预设错误用例
寄存器接口仿真日志	8 个地址及读响应背压保持	通过

21 周期受控实验包含正常、单周期短暂偏移、持续 B 相+0.2 A 及持续 C 相−0.5 A。短暂偏移片段在单周期规则下触发 1 次，在连续 3 周期规则下触发 0 次；持续异常阶段均形成确认。该受控情景在上位机执行确认规则，主联动实验则由板载 Linux 执行同类异常连续确认。[7]

选取偏移注入后、动作前的 4 个完整 B 相周期，实收均值相对+0.2 A 设定值的平均绝对偏差为 20.97 μA，最大绝对偏差为 31.80 μA。统计区间限定于偏移已建立且尚未降速的稳定片段，用于评估该片段的特征提取结果。

系统通过错误计数监测、CRC 校验与序号核对识别传输异常，并保存中止状态及相应实验记录。可靠性验证包含受控错误包拒绝、SPI 实板通信验收及模块级仿真，各项测试条件与结果见表 16。

复现依据包括 evidence.json、metrics.json、independent_audit.json 及对应源代码。主实验成功目录为 R4_20261102_094011_97059；固定模型、固件、位流及运行库后，用复核包 audit_run.py 核对序号、均值、分类和动作顺序。

第四部分　总结

4.1 可扩展之处

后续研究可围绕实机采样、通信效率与算法泛化展开：接入 PWM 同步 ADC 采样及标定，将完整周期检测迁移至微控制器；优化上传与轮询机制，开展连续运行与时延测试；完善诊断返回、执行确认及硬件保护。算法方面可引入物理残差、多源特征和时序模型，并结合独立工况验证，研究知识蒸馏、置信度校准及分级预警、限流降额与异常回退。

4.2 心得体会

本系统采用计算机、微控制器、FPGA、板载 ARM 与 NPU 协同处理架构。计算机负责模型续算与周期选择，STM32 执行积分，FPGA 实现接口和跨域快照，ARM 完成校验及确认规则，NPU 承担分类计算。以统一序号关联各阶段记录，能够将最终诊断结果追溯至原始数据及处理过程。

通信实现采用有效写入计数区分相同数值的连续写请求，并结合错误计数、CRC 及序号检查完成报文接收。模块级仿真与实板实验相互补充，为通信接口功能验证提供依据。

反馈验证保留模型完整状态，并将诊断动作限制在尚未计算的未来输入。双组实验在动作前保持一致轨迹，执行反馈后产生的新数据再次进入实板处理，建立本轮诊断、参考更新与后续模型响应之间的对应关系。

实验评价分别采用分类结果、计算传输一致性、现实耗时和模型响应指标。对照实验与事件时序共同表征系统功能，各指标按对应的测试条件和统计区间报告，为后续实机验证及算法扩展提供基础。

研发过程中使用 ChatGPT 辅助方案讨论、代码和脚本草拟、调试分析、实验设计及文档整理；硬件连接、编译下载、现场运行、结果核验和提交由参赛者完成。NPU 内核、厂商运行库及既有电机模型均作为基础依赖。

第五部分　参考文献

[1] STMICROELECTRONICS. STM32F405/415, STM32F407/417, STM32F427/437 and STM32F429/439 advanced Arm-based 32-bit MCUs: RM0090[EB/OL]. [2026-11-02]. https://www.st.com/en/microcontrollers-microprocessors/stm32f407-417/documentation.html.

[2] TEXAS INSTRUMENTS. TXS0108E 8-bit bi-directional level-shifting voltage translator: SCES642L[EB/OL]. 2024[2026-11-02]. https://www.ti.com/lit/ds/symlink/txs0108e.pdf.

[3] 电流哨兵 SPI 接入与跨时钟域模块源码[CP]. 2026. motor_spi_core.v, motor_snapshot_cdc.v, adder_top.v. 内部工程资料.

[4] 电流哨兵微控制器积分与板端接收程序[CP]. 2026. motor_raw.h, motor_feature_protocol.py, motor_monitor_service.py. 内部工程资料.

[5] 电流采样偏移分类模型及 Icraft 编译清单[CP]. 2026. manifest.json, motor_bias_mlp17_logits_ZG.json. 内部工程资料.

[6] 半实物反馈联动原始数据与验收记录[DS]. 2026. R4_20261102_094011_97059, evidence.json, metrics.json. 内部实验资料.

[7] 电流采样偏移 21 周期受控诊断数据[DS]. 2026. motor_demo_20261101_205113.json. 内部实验资料.