一、 a)31 代表 31 号寄存器,即\$ra,执行 jal 时以及 jalr \$t1 或者 jalr \$t1,\$t2 (\$t1 默认为\$ra) 时,需要将 PC+4 保存到\$ra。

b)对应的指令[10-6]是 shamt, 执行 sll,srl,sra 指令时 ALUSrc1 需要置 1,因为需要读入位移量。

c)对应多路选择器选择写入寄存器的信号为 PC+4,执行 jal,jalr 时需要置 MemtoReg 为 2,因为此时需要将 PC+4 写入到\$ra

d)对应多路选择器选择保存在寄存器中的地址,执行 jr,jalr 射需要置 PCSrc 为 2, 因为此射需要读取保存在寄存器中的跳转目标的地址

e)可能进行符号位扩展也可能进行零扩展。进行符号位扩展时 Extop 为 1,如 lw,sw,addi,addiu,beq,slti,sltiu,进行0扩展时 Extop 为 0,如 andi

f)添加或门,输入为指令的所有位,当且仅当所有位为0时,输出为0,设该信号为Enable,对MemRead,MemWrite,RegWrite添加新的控制信号,输入为Enable,当Enable为1时选择原来的MemRead,MemWrite,RegWrite,当Enable为0时,全置0,则什么也不做。

二、

1)

	PcSrc[1:0]	Branch	RegWrite	RegDst[1:0]	MemRead	MemWrite	MemtoReg[1:0]	ALUSrc1	ALUSrc2	Extop	Luop
lw	0	0	1	0	1	0	1	0	1	1	0
sw	0	0	0	X	0	1	X	0	1	1	0
lui	0	0	1	0	0	0	0	0	1	х	1
add	0	0	1	1	0	0	0	0	0	X	X
sub	0	0	1	1	0	0	0	0	0	х	X
subu	0	0	1	1	0	0	0	0	0	Х	X
addi	0	0	1	0	0	0	0	0	1	1	0
addiu	0	0	1	0	0	0	0	0	1	1	0
and	0	0	1	1	0	0	0	0	0	X	X
or	0	0	1	1	0	0	0	0	0	X	X
xor	0	0	1	1	0	0	0	0	0	X	X
nor	0	0	1	1	0	0	0	0	0	X	X
andi	0	0	1	0	0	0	0	0	1	0	0
sll	0	0	1	1	0	0	0	1	0	X	X
srl	0	0	1	1	0	0	0	1	0	X	X
sra	0	0	1	1	0	0	0	1	0	X	X
slt	0	0	1	1	0	0	0	0	0	X	X
sltu	0	0	1	1	0	0	0	0	0	X	X
slti	0	0	1	0	0	0	0	0	1	1	0
sltiu	0	0	1	0	0	0	0	0	1	1	0
beq	0	1	0	X	0	0	X	0	0	1	0
j	1	X	0	X	0	0	X	X	X	X	X
jal	1	X	1	2	0	0	2	X	X	X	X
jr	2	X	0	X	0	0	X	X	X	X	X
jalr	2	X	1	2	0	0	2	X	X	X	X
addu	0	X	1	1	0	0	X	0	0	X	X

足够长时间后, 因为最后的 j loop 语句而发生死循环

\$a0=0+12345=0x00003039,

\$a1=-11215=0xffffd431,

\$a2=-11215\*2<sup>16</sup>=0xd4310000,

 $a3=0xd4310000/2^{16}=0xffffd431$ ,

t0=0xd4310000+0x00003039=0xd4313039,


 $t1=0xd4313039/2^8=0xffd43130$ ,

\$t2=-12345=0xffffcfc7,

\$v0=0,(有符号比较,\$a0>0,\$t2<0,则不满足\$a0<\$t2)

\$v1=1。(无符号比较,将\$t2 视为无符号的 ffffcfc7,即 4294954951<sub>(10)</sub>,则满足\$a0<\$t2) 不能判断出是有符号还是无符号数,因为二者在计算机中存储表示方式完全相同,只有执行 有符号、无符号命令时,才可人为地将其判定为有符号或无符号的数。

3) 仿真结果如下图, 共仿真 1500ns



a)PC 除了在第500ns 时由8'h00000010 变为8'h0000018 外,每100ns (一个周期)都加4b)Brach 信号在400~500ns 为1,它使得PC在500ns 时由8'h00000010 变为8'h0000018c)100~200ns 时,PC 值为8'h00000004,对应 addiu \$a1,\$zero,-11215 指令,200~300ns,\$a1值为8'hffffd431,因为上一条指令将\$a1 赋值为-11215 其补码表示为8'hffffd431,不会出现错误,\$a1 的值在上升沿就传入,而执行下一条指令取指等需要一定时间。d)运行足够长时间后,

\$a0 8'h00003039,\$a1 8'hffffd431,\$a2 8'hd4310000,\$a3 8'hffffd431,

```
$t0 8'hd4313039,$t1 8'hffd43130,$t2 8'hffffcfc7,$v0 8'h00000000,$v1 8'h000000001 都与预期一
致
三、
1)
addi $a0,$zero,3#a0=3
jal sum#调到 sum,并将 pc+4 存入 ra
beq $zero, $zero, Loop#Loop 死循环
sum:
addi $sp,$sp,-8#栈顶指针-8, 为之后压栈做准备
sw $ra,4($sp)#ra 中地址入栈
sw $a0,0($sp)#当前 a0 的值入栈
slti $t0,$a0,1#a0<1 时, t0=1,否则 t0=0
beq $t0,$zero,L1#t0=0 时, 跳转到 L1
xor $v0,$zero,$zero#v0=0
addi $sp,$sp,8#栈顶指针+8, 为之后出栈做准备
jr $ra#跳转到 ra 存储的地址
L1:
addi $a0,$a0,-1#a0-1
jal sum#跳到 sum, 并将 pc+4 存入 ra
lw $a0,0($sp)#读取当前 L1 段父过程的 a0 值
lw $ra,4($sp)#读取父过程未执行步骤的地址
addi $sp,$sp,8#栈顶指针+8, 为之后出栈做准备
add $v0,$a0,$v0#累加 v0=a0+v0
jr $ra#跳转到 ra 存储的地址
实现累加计算 1+2+...+n。Loop 计算完成后在原地循环。sum 实现对递归调用次数的控制,
L1 减小递归问题中表示问题规模的 n 的数值,进而使递归是有限次内可完成的,同时完成
对结果的累加。
```

2)

```
ME 14 LEXIS 10 12 19 0x0400000
begit Loop: <taget - <pc+4>>/4 = -1(10) = 1111 - 1111 - 1111 - 1111 (2)
       jal sum: sum 对应绝对地址为 0040000C = 0000_ 0000- 0100_ 0000_ 0000_ 0000_
                   由于英拼接方式为PC161-187 address 00
                                           0000- 1100 (2)
                           故 address = 0000_ 0100_0000-0000-0000_0000-0000_H
     -1,-8 用料码表示分别为 1111-1111-1111-1000 (a)=8
                           1 [11] - [11] - [11] - [11] - [11] [2] = -
     翻译小
     001000-0000-00100-0000-0000-0000-0011
     000011-00000-00010-0000-0000-0000-0011
     000100-00000-00000-1111-1111-1111-1111
     0010 00- 11101- 11101- 1111 - 1111-1111-1000
     101011-11101-11111-0000-000-000-0100
     10 10 11 - 11101 - 00100 - 0000 - 0000 - 0000 - 0000
     001010 - 00100 - 01000 - 0000 - 0000 - 0001
     000100 - 01000 - 00000 - 0000 - 0000 - 0000 - 0011
     000000 - 00000 - 00000 - 00010 - 00000 - 100110
    901000- 11101- 11101- 0000- 0000-0000-1000
     000000 - 1/111 - 00000 - 00000 - 00000 - 00100
     00/000 - 00/00 - 00/00 - 1/11- 1/11- 1/11- 1/11
     008011 - 00000 - 000 0 - 0000- 0000 - 0000 - 0011
    Local - and - and - and - 00/00 - 10111 - 11000/
    100011- 11101- 11111- 0000 - 0000- 0000- 0100
    000000 - 0000 - 0000 - 10111 - 10111 - 000000
    cuono - aslas - 01000 - 01000 - 00000 - 000000
    00000 - 11111 - 00010 - 00000 - 00000 - 001000
```

3) 不仅需要修改 InstructionMemory 还需要修改 Control 模块, 修改后的 CPU (假设起始地址为 32'h00400000,不是 32'h00000000) 已经打包在作业文件内。

仿真结果如下,共仿真 9us。



a)\$a0=3,\$v0=6,和预期一致

b)PC 在每个上升沿改变,根据当前指令变为(PC+4)或指定地址。每个周期都会计算 PC+4、Branch target、Jump target 的值,根据需要 PC next 选择相应的值。

\$a0 变化规律为 3、2、1、0、1、2、3。\$a0 是递归函数的局部变量,随着压栈 (sw)、出栈

(lw) 而发生变化。当\$a0 未减小到 0 (递归未到达终点) 时,\$a0 逐渐减小,随后累加时随着出栈而逐渐变大。

\$v0 变化规律为 0、1、3、6,在递归结束,返回父过程时,\$v0 作为累加变量保存最终求和结果。

\$sp 是栈顶指针。当进入递归子过程时,\$sp-8,为压栈做准备,当递归结束返回到父过程时,\$sp+8 为出栈做准备。

\$ra 是 jal 指令保存的应该执行的下一步指令的地址(PC+4)。只有在 jal 指令执行过后,\$ra 才改变。