

UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ

WELLYTOM DE OLIVEIRA CARVALHO

PROJETO E DESENVOLVIMENTO DE UM ANALISADOR DE IMPEDÂNCIA

CAMPO MOURÃO

2026

WELLYTOM DE OLIVEIRA CARVALHO

PROJETO E DESENVOLVIMENTO DE UM ANALISADOR DE IMPEDÂNCIA

Project and development of an impedance analyzer

Trabalho de Conclusão de Curso de Graduação apresentado como requisito para obtenção do título de Bacharel em Engenharia Eletrônica do Curso de Bacharelado em Engenharia Eletrônica da Universidade Tecnológica Federal do Paraná.

Orientador: Prof. Dr. Francisco Jose Viglus

CAMPO MOURÃO

2026



[4.0 Internacional](https://creativecommons.org/licenses/by/4.0/)

Esta licença permite compartilhamento, remixe, adaptação e criação a partir do trabalho, mesmo para fins comerciais, desde que sejam atribuídos créditos ao(s) autor(es). Conteúdos elaborados por terceiros, citados e referenciados nesta obra não são cobertos pela licença.

AGRADECIMENTOS

Agradeço, primeiramente, à minha família pelo apoio incondicional, incentivo e compreensão ao longo desta jornada acadêmica. Aos professores e colegas de curso, que contribuíram com seus ensinamentos, discussões e companheirismo, enriquecendo minha formação profissional e pessoal.

Agradeço também ao meu orientador, pela orientação, paciência e disponibilidade durante o desenvolvimento deste trabalho, bem como à instituição de ensino, que proporcionou a estrutura e os recursos necessários para a realização deste projeto.

Por fim, estendo meus agradecimentos a todos que, direta ou indiretamente, contribuíram para a concretização deste trabalho. Muito obrigado!

RESUMO

Este Trabalho de Conclusão de Curso se propõe a projetar e desenvolver um instrumento medidor de impedância capaz de medir a resistência e reatância de componentes em diversas frequências. Este dispositivo é essencial para projetos na área de eletrônica, pois permite a caracterização de indutores, capacitores e resistores, além de possibilitar a análise da resposta em frequência de diversos componentes e circuitos. Para o desenvolvimento deste instrumento, foi realizado um estudo a respeito dos diferentes métodos utilizados para medir a impedância, a fim de encontrar o modelo mais adequado para a elaboração do protótipo. Foi, então, desenvolvido o esquemático do circuito, o layout da Placa de Circuito Impresso (PCI) e o desenvolvimento do firmware necessário para o funcionamento do dispositivo. Além disso, o projeto incluiu a construção de uma interface gráfica em uma Tela de Cristal Líquido, do inglês *Liquid Crystal Display* (LCD) para facilitar a interação com o usuário, bem como um gabinete em impressão 3D para alojar os componentes. Ao final, foi obtido um protótipo funcional que poderá ser utilizado como referência em projetos acadêmicos, bem como um guia prático para sua replicabilidade, possibilitando a criação de novas versões do equipamento pela comunidade.

Palavras-chave: impedância; resposta em frequência; medição.

ABSTRACT

This undergraduate thesis aims to design and develop an impedance measurement instrument capable of measuring resistance and reactance of electronic components over a wide range of frequencies. This device is essential for applications in the field of electronics, as it enables the characterization of inductors, capacitors, and resistors, as well as the analysis of frequency response of various components and circuits. To develop this instrument, a study of different impedance measurement methods was conducted in order to identify the most suitable approach for the prototype implementation. Subsequently, the circuit schematic, printed circuit board (PCB) layout, and the firmware required for the device operation were developed. In addition, the project included the implementation of a graphical user interface on an LCD display to facilitate user interaction, as well as the design of a 3D-printed enclosure to house the system components. Finally, a functional prototype was obtained, which can be used as a reference for academic projects and as a practical guide for replicability, enabling the development of new versions of the equipment by the academic community.

Keywords: impedance; frequency response; measurement.

LISTA DE FIGURAS

Figura 1 – Diagrama de impedância	14
Figura 2 – Método de ponte	15
Figura 3 – Esquemático simplificado do método I-V	15
Figura 4 – Método de auto-balanceamento	16
Figura 5 – Esquemático da medição a 2 fios	17
Figura 6 – Esquemático da medição a 4 fios	17
Figura 7 – Diagrama funcional do AD5941	18
Figura 8 – Circuito de baixa largura de banda e seus interruptores	19
Figura 9 – Blocos do circuito de alta largura de banda	20
Figura 10 – Matriz de interruptores programáveis	21
Figura 11 – Diagrama de blocos do circuito do ADC	22
Figura 12 – Opções de filtragem de pós-processamento.	23
Figura 13 – Diagrama de blocos funcional do sistema	24
Figura 14 – Conector de entrada USB-C utilizado para alimentação do sistema	25
Figura 15 – Ilustração do circuito de regulação utilizando o LDO LM1117	25
Figura 16 – Display TFT com controlador ILI9488	26
Figura 17 – Fluxograma de navegação da Interface Homem-Máquina	27
Figura 18 – Microcontrolador ESP32-S3 responsável pelo controle do sistema	28
Figura 19 – Fluxograma simplificado do fluxo de medição	30
Figura 20 – Ponta de prova de 4 vias	33
Figura 21 – Diagrama de ligação entre DUT e AD5941	33
Figura 22 – Circuito de polarização do do AIN2 e AIN3	35
Figura 23 – Circuito de calibração do resistor de realimentação do amplificador de transimpedância	37
Figura 24 – Fluxograma da sequência de inicialização do sequencer	38
Figura 25 – Fluxograma da sequência de medição do sequencer	39
Figura 26 – Esquemático elétrico final do analisador de impedância	42
Figura 27 – Layout final da placa protótipo projetada	43
Figura 28 – Gabinete do protótipo	44
Figura 29 – Menu Principal do dispositivo	45

Figura 30 – Tela de medição em única frequência	45
Figura 31 – Tela de configuração da varredura em frequência	46
Figura 32 – Tela de resultados	47
Figura 33 – Tela de exibição dos resultados em forma de gráfico	48
Figura 34 – Dispositivo em funcionamento	48
Figura 35 – Ponte LCR Minipa MX 1050	50
Figura 36 – Erro relativo da medição de resistência	52
Figura 37 – Comparação da impedância medida e teórica - Circuito 01	56
Figura 38 – Comparação da impedância medida e teórica - Circuito 02	57
Figura 39 – Comparação da impedância medida e teórica - Circuito 03	57
Figura 40 – Curva de impedância do capacitor eletrolítico de 470 μF	58

LISTA DE TABELAS

Tabela 1 – Componentes utilizados na avaliação de desempenho	50
Tabela 2 – Resultados da medição dos resistores	51
Tabela 3 – Resultados da medição dos indutores	53
Tabela 4 – Resultados da medição dos capacitores	54
Tabela 5 – Combinações LC utilizadas na análise de ressonância	55

LISTA DE ABREVIATURAS E SIGLAS

Siglas

ADC	Conversor Analógico-Digital, do inglês <i>Analog to Digital Converter</i>
AFE	Interface Analógica, do inglês <i>Analog Front-End</i>
CA	Corrente Alternada
CC	Corrente Contínua
DAC	Conversor Digital-Analógico, do inglês <i>Digital to Analog Converter</i>
DUT	Dispositivo Sob Teste, do inglês <i>Device Under Test</i>
IHM	Interface Homem-Máquina
LCD	Tela de Cristal Líquido, do inglês <i>Liquid Crystal Display</i>
LDO	regulador linear de baixa queda de tensão, do inglês <i>Low Dropout Regulator</i>
LVGL	<i>Light and Versatile Graphics Library</i>
PCI	Placa de Circuito Impresso
RTOS	Sistema operacional em tempo real, do inglês <i>Real Time Operating System</i>
SPI	<i>Serial Peripheral Interface</i>
TIA	Amplificador de Transimpedância, do inglês <i>Transimpedance Amplifier</i>

SUMÁRIO

1	INTRODUÇÃO	10
1.1	Objetivos	11
1.1.1	Objetivo geral	11
1.1.2	Objetivos específicos	11
1.2	Justificativa	11
2	REFERENCIAL TEÓRICO	13
2.1	Impedância	13
2.2	Como medir a impedância	14
2.2.1	Método de ponte	14
2.2.2	método I-V	15
2.2.3	método da ponte de auto-balanceamento	16
2.3	Medição a 4 fios	17
2.4	AD5941	18
2.4.1	Circuito de baixa largura de banda	18
2.4.2	Circuito de alta largura de banda	19
2.4.3	Matriz de interruptores programáveis	21
2.4.4	Conversor Analógico-Digital	22
2.4.5	Arquitetura digital e controle interno	23
3	METODOLOGIA	24
3.1	Visão geral do sistema	24
3.2	Bloco de Alimentação e Regulagem de Tensão	24
3.3	Interface Homem-Máquina	26
3.4	Bloco de Controle	28
3.5	Circuito analógico de medição	31
3.5.1	Conexão com o dispositivo em teste	32
3.5.2	Programação do circuito de excitação	34
3.5.3	Programação do conversor analógico-digital	36
3.5.4	Calibração do circuito	37
3.5.5	Programação do sequencer	38
4	RESULTADOS E DISCUSSÕES	41

4.1	Elaboração da placa protótipo	41
4.1.1	Esquemático do circuito	41
4.1.2	Desenvolvimento da PCI	43
4.1.3	Desenvolvimento do gabinete	44
4.2	Elaboração da interface gráfica	44
4.3	Análise de desempenho	49
4.3.1	Teste comparativo	49
4.3.2	Análise de ressonância	54
5	CONCLUSÃO	59
	REFERÊNCIAS	60

1 INTRODUÇÃO

A resistência de um componente, medida em Ohms, é definida como a oposição ao fluxo de carga em um circuito elétrico. Quando uma tensão é aplicada em um circuito, a resistência determina o nível da corrente resultante. A relação da resistência em função da tensão e da corrente foi primeiro observada por Georg Simon Ohm, em 1827, e se tornou uma das relações mais importantes no mundo da eletrônica (BOYLESTAD, 2012).

A impedância é uma extensão do conceito de resistência elétrica, empregada na análise de circuitos em regime de corrente alternada (CA) para representar a oposição ao fluxo de corrente. Essa grandeza complexa incorpora os efeitos de elementos resistivos, capacitivos e indutivos, cujas reatâncias variam com a frequência do sinal. Dessa forma, a impedância permite a caracterização completa do comportamento dinâmico do circuito, fornecendo informações sobre a amplitude e a defasagem entre tensão e corrente em função da frequência. A análise da impedância em função da frequência, conhecida como resposta em frequência, é uma ferramenta fundamental em diversas aplicações da eletrônica, como no projeto e caracterização de filtros, amplificadores, transformadores e conversores eletrônicos de potência (HOROWITZ, 2015).

Historicamente, o primeiro instrumento para medir Resistência, Indutância e Capacitância foi o *Type 650-A Impedance Bridge*, que possuía um gerador eletromecânico de 1 kHz e 4 circuitos para medição: Ponte de Wheatstone para Resistência, Ponte de Sauty para capacitância e as pontes de Maxwell e de Hay para indutância. Com o tempo, devido às dificuldades em balancear as pontes e com a evolução dos microcontroladores, o método de medição por pontes foi substituído por técnicas mais avançadas, como o método I-V e a ponte auto balanceada (HALL, 2004).

Um analisador de impedâncias moderno é um instrumento capaz de aplicar uma tensão senoidal de frequência e fase conhecida e medir a corrente que flui sobre o Dispositivo Sob Teste, do inglês *Device Under Test* (DUT). Com essas duas medidas é possível utilizar a lei de ohm para calcular a impedância do DUT (KEYSIGHT TECHNOLOGIES, 2016).

A importância desse tipo de análise estende-se por diversas aplicações práticas. Em eletrônica, é essencial para a validação e otimização de dispositivos, garantindo que componentes como capacitores, indutores e transformadores atendam aos parâmetros projetados. Além disso, a análise de impedância é amplamente utilizada na caracterização de materiais, uma vez que propriedades elétricas como a permissividade e a permeabilidade podem ser determinadas ao longo de diferentes frequências, auxiliando em pesquisas de materiais avançados (KANOUN *et al.*, 2022).

Na área biomédica, o estudo da bioimpedância permite diagnósticos médicos menos invasivos e análise da composição corporal, aplicando a técnica para avaliar tecidos e fluídos corporais em diferentes frequências (JIAHAO *et al.*, 2024). Esses exemplos evidenciam a versa-

tilidade e relevância dos analisadores de impedância em contextos que vão além da eletrônica tradicional.

Desta forma, este trabalho tem como propósito o desenvolvimento de um dispositivo analisador de impedâncias acessível, capaz de medir uma ampla faixa de frequências, atendendo tanto às necessidades de ensino e pesquisa acadêmica quanto a demandas de pequenos laboratórios, *startups* e até indústrias que necessitam de equipamentos de baixo custo para caracterização de componentes.

1.1 Objetivos

Nesta seção serão abordados os objetivos gerais e específicos do presente trabalho.

1.1.1 Objetivo geral

Desenvolver um protótipo de analisador de impedância, capaz de medir indutância, capacitância e resistência, abrangendo uma faixa de operação de 100 Hz a 200 kHz.

1.1.2 Objetivos específicos

- Identificar na literatura os principais conceitos e circuitos destinados à medir impedâncias;
- Desenvolver um circuito eletrônico capaz de medir a impedância do dispositivo em teste;
- Projetar o layout de uma PCB para produção do protótipo;
- Implementar uma interface gráfica em tela LCD para interação com o usuário;
- Validar o projeto por meio de testes e análise de precisão;
- Construir um gabinete para o protótipo utilizando impressão 3D.

1.2 Justificativa

Instrumentos de medição são cruciais para qualquer área da engenharia, e no contexto da eletrônica não é diferente. A caracterização de componentes ao longo da frequência é fundamental para análise e desenvolvimento de diversos circuitos eletrônicos. No entanto, a disponibilidade de medidores de impedância que consigam medir uma grande faixa de frequência ainda é limitado, especialmente no âmbito de ensino, pesquisa acadêmica, *startups* e pequenos laboratórios, onde os recursos tipicamente são limitados. Este trabalho visa preencher essa lacuna

por meio do desenvolvimento de um protótipo de medidor de impedância complexa, aplicando conceitos adquiridos durante a graduação.

Além disso, este trabalho servirá como um guia prático para facilitar a replicabilidade deste instrumento, possibilitando que estudantes, pesquisadores e professores possam construir e utilizar o medidor de impedância em suas próprias atividades experimentais e acadêmicas. Dessa forma, o projeto contribui para a disseminação de conhecimento técnico, promovendo a acessibilidade a ferramentas de medição de baixo custo e incentivando o desenvolvimento de novos projetos e pesquisas na área de eletrônica e instrumentação.

2 REFERENCIAL TEÓRICO

Neste capítulo, são apresentados os conceitos teóricos fundamentais para o projeto e desenvolvimento de um analisador de impedâncias. São abordados os princípios da impedância, os principais métodos de medição e os componentes e equipamentos utilizados no projeto.

2.1 Impedância

A impedância é um dos conceitos fundamentais da eletricidade e eletrônica, sendo essencial para a análise de circuitos de Corrente Alternada (CA). Segundo Jr, Kemmerly e Durbin (2014), ela é definida como a oposição total ao fluxo de corrente elétrica em um circuito e pode ser considerada como uma extensão do conceito de resistência para circuitos CA. Diferente da resistência, vista em circuitos de Corrente Contínua (CC), a impedância inclui componentes adicionais que variam com a frequência do sinal, sendo representada pela notação Z e medida em ohms (Ω). A impedância é expressa como um número complexo, combinando resistência R e reatância X conforme a equação (1).

$$Z = R + jX \quad (1)$$

A resistência representa a oposição constante ao fluxo de corrente elétrica no circuito. A reatância, por sua vez, varia com a frequência da tensão e da corrente aplicada um componente, podendo ser do tipo capacitiva (X_C) ou indutiva (X_L) e é dada pela equação (2) e (3), onde f é a frequência do sinal, L é a indutância e C a capacitância.

$$X_C = \frac{1}{2\pi fC} \quad (2)$$


$$X_L = 2\pi fL \quad (3)$$

A impedância também pode ser representada em diagramas de fasores, onde a resistência é plotada no eixo real, a reatância indutiva no eixo imaginário positivo e a reatância capacitiva no eixo imaginário negativo, facilitando a análise de circuitos de corrente alternada. Um exemplo de diagrama de impedância pode ser visto na Figura 1 (BOYLESTAD, 2012).

$$Q = \frac{X}{R} \quad (4)$$

Outro importante parâmetro da impedância é o fator de qualidade (Q). Ele é definido como a relação entre a energia armazenada e a energia dissipada em um sistema, sendo amplamente empregado na análise de circuitos ressonantes, filtros e componentes reativos. O fator de qualidade pode ser calculado através da Equação 4 e indica o quão predominante é a reatância em relação à resistência, ou seja, o quanto ele é capaz de armazenar energia antes

Figura 1 – Diagrama de impedância



Fonte: Boylestad (2012).

de dissipá-la em forma de calor. Quanto maior o valor de Q , menor é a dissipação de energia e maior a seletividade do sistema, tornando-o mais eficiente em aplicações como filtros e osciladores (KEYSIGHT TECHNOLOGIES, 2016)(BOYLESTAD, 2012).

2.2 Como medir a impedância

Existem diferentes métodos para a medição da impedância, cada um com suas vantagens e limitações, dependendo da faixa de frequência, precisão desejada e tipo de componente a ser analisado (KEYSIGHT TECHNOLOGIES, 2016). A seguir, são apresentados alguns dos principais métodos utilizados.


2.2.1 Método de ponte

O método de ponte é um dos mais tradicionais para a medição de impedância, sendo amplamente utilizado devido à sua precisão e simplicidade. Ele se baseia no princípio de balanceamento de uma ponte de impedâncias, onde a impedância desconhecida é comparada com padrões conhecidos. Dentre as pontes mais comuns, destacam-se a Ponte de Wheatstone, a Ponte de Maxwell e a Ponte de Wien (BOYLESTAD, 2012) (HALL, 2004).

$$\frac{Z_1}{Z_2} = \frac{Z_3}{Z_x} \quad (5)$$

A Figura 2 ilustra uma ponte para medição de impedância, onde Z_1 , Z_2 e Z_3 são impedâncias conhecidas e Z_x é a impedância desconhecida a ser determinada. Quando a ponte

Figura 2 – Método de ponte



Fonte: KEYSIGHT TECHNOLOGIES (2016).

atinge o equilíbrio, ou seja, quando a diferença de potencial no detector D é nula, a relação da Equação 5 pode ser aplicada para determinar Z_x .


O método de ponte se destaca pela simplicidade construtiva e boa acurácia. No entanto, a ponte opera em uma faixa limitada de frequência, exigindo múltiplos circuitos para ampliar o alcance do equipamento. Além disso, o balanceamento manual torna essa técnica pouco prática para aplicações do cotidiano (JIE *et al.*, 2022).

2.2.2 método I-V

Através da lei de Ohm, é possível calcular a impedância medindo a tensão e a corrente que atuam sobre o DUT. A Figura 3 ilustra uma aplicação do método I-V, onde a corrente I é obtida medindo a tensão sobre um resistor conhecido R_{ref} , também chamado de resistor *shunt*, enquanto a tensão U_1 é medida diretamente sobre o dispositivo. Com estes parâmetros, a Equação 6 é utilizada para calcular a impedância desejada (DUMBRAVA; SVILAINIS, 2007).

$$Z_x = \frac{U_1}{I} = \frac{U_1}{U_{ref}} R_{ref} \quad (6)$$

Figura 3 – Esquemático simplificado do método I-V



Fonte: Dumbrava e Svilainis (2007).


O principal atrativo desse método está em sua simplicidade de implementação, uma vez que requer poucos componentes eletrônicos e pode ser facilmente integrado a sistemas de medição automatizados. Além disso, ele apresenta boa precisão até as médias frequências, quando os efeitos parasitários distribuídos nos condutores e nos componentes comprometem a precisão dos resultados (JIE *et al.*, 2022).

Para contornar algumas dessas dificuldades em medições de alta frequência, foi desenvolvido o método RF I-V, onde são empregados circuitos de casamento de impedância e transformadores para minimizar reflexões e melhorar a transferência de sinal. Essa abordagem permite uma medição mais precisa de impedâncias em frequências que vão de alguns megahertz até a faixa de gigahertz (KEYSIGHT TECHNOLOGIES, 2016).

2.2.3 método da ponte de auto-balanceamento

Este método utiliza um amplificador operacional configurado como um Amplificador de Transimpedância, do inglês *Transimpedance Amplifier* (TIA), que mantém um potencial nulo sobre a entrada inversora, fazendo assim com que a corrente do DUT seja espelhada para o resistor R_r , conforme ilustrado na Figura 4 (KEYSIGHT TECHNOLOGIES, 2016) (DUMBRAVA; SVILAINIS, 2007).

Figura 4 – Método de auto-balanceamento



Fonte: KEYSIGHT TECHNOLOGIES (2016).

A impedância desconhecida pode ser determinada a partir da medição da tensão aplicada pelo oscilador e da tensão de saída do amplificador operacional, utilizando a Equação 8. Para ampliar a faixa de impedâncias medidas e melhorar a precisão, diferentes valores de R_r podem ser multiplexados, adaptando-se ao valor da impedância a ser analisada (KEYSIGHT TECHNOLOGIES, 2016).

$$I_x = I_r = \frac{V_r}{R_r} \quad (7)$$


$$Z_x = \frac{V_x}{I_x} = \frac{V_x}{V_r} R_r \quad (8)$$

A ponte de auto-balanceamento com um único amplificador operacional funciona com alta precisão até os 100 kHz, por limitações do amplificador. Para estender a faixa de operação até cerca de 120 MHz, circuitos auxiliares podem ser empregados, como *Null detectors*, *phase detector* e *vector modulators* (JIE *et al.*, 2022).

2.3 Medição a 4 fios

O cabo de medição utilizado pode introduzir erros significativos na leitura, principalmente para ensaios em altas frequências ou DUT de baixa impedância. Isso acontece pois os cabos não são condutores ideais e, por isso, apresentam componentes parasitários que contribuem com a imprecisão da medição. A Figura 5 exemplifica a resistência R_L , indutância L_L e a capacitância parasita C_o dos cabos, bem como a resistência R_c dos conectores (KEYSIGHT TECHNOLOGIES, 2016).


Figura 5 – Esquemático da medição a 2 fios



Fonte: KEYSIGHT TECHNOLOGIES (2016).

Para mitigar esse problema, utiliza-se a técnica de medição a 4 fios, também conhecida como conexão Kelvin, que separa os circuitos de corrente e tensão, eliminando a influência da resistência dos fios (JIE *et al.*, 2022).

Figura 6 – Esquemático da medição a 4 fios




Fonte: KEYSIGHT TECHNOLOGIES (2016).

No esquema ilustrado na Figura 6, dois condutores aplicam a corrente de teste ao DUT, enquanto outros dois fios independentes medem a tensão diretamente sobre ele. Como o voltímetro possui alta impedância de entrada, a corrente que circula pelos fios de medição de tensão é desprezível, garantindo que a impedância dos cabos não afete o resultado.

2.4 AD5941

O AD5941 é uma Interface Analógica, do inglês *Analog Front-End* (AFE) desenvolvida pela Analog Devices e voltado para aplicações que exigem medições eletroquímicas e de impedância com alta precisão e baixo consumo de energia. Sua arquitetura interna oferece recursos integrados para excitação, aquisição, processamento e controle, o que o torna especialmente atrativo para sistemas embarcados compactos. A Figura 7 ilustra o diagrama de blocos funcional do AFE (ANALOG DEVICES, 2024).

Figura 7 – Diagrama funcional do AD5941



Fonte: Analog Devices (2024).

2.4.1 Circuito de baixa largura de banda

O circuito de baixa largura de banda é responsável pela geração e controle de sinais de baixa frequência ou contínuos utilizados em medições que exigem pequeno consumo de potência. Ele é composto por três elementos principais: um Conversor Digital-Analógico, do inglês *Digital to Analog Converter* (DAC) de baixa potência, um amplificador potencioestático e um amplificador de transimpedância de baixa potência (ANALOG DEVICES, 2024).

O DAC de baixa potência possui duas saídas independentes: VBIAS0 de 12 bits, e VZERO0 de 6 bits. O primeiro define o nível de polarização DC aplicado ao sensor ou DUT, com tensão ajustável de 0,2 V a 2,4 V. O segundo foi pensado para fornecer a tensão de referência para o ADC através do LPTIA, com faixa de 0,2 V a 2,366 V. A relação entre os dois

canais é dada pela Equação 9 e Equação 10, que calculam o valor da menor unidade de saída do DAC.


$$LSB_{12\ bits} = \frac{2.2\ V}{2^{12} - 1} = 537.2\ \mu V \quad (9)$$

$$LSB_{6\ bits} = 64 \times LSB_{12\ bits} = 34.38\ mV \quad (10)$$

O potenciostato atua controlando e mantendo a tensão de polarização em uma aplicação eletroquímica, fornecendo ou absorvendo corrente do pino. O TIA de baixa potência, por sua vez, realiza a conversão de corrente em tensão, amplificando o sinal para ser lido pelo Conversor Analógico-Digital, do inglês *Analog to Digital Converter* (ADC). Ele opera em conjunto com resistores de ganho programáveis e possui proteção contra sobrecorrente. Ele também pode ser utilizado como *buffer* para o DAC, estabilizando o sinal antes de ser utilizado (ANALOG DEVICES, 2024).

A Figura 8 ilustra o funcionamento do circuito de excitação de baixa potência.

Figura 8 – Circuito de baixa largura de banda e seus interruptores



Fonte: Analog Devices (2024).

2.4.2 Circuito de alta largura de banda

O circuito de alta largura de banda é projetado para medições em altas frequências, podendo operar até cerca de 200 kHz. Ele reúne um DAC de alta velocidade (HSDAC), um filtro de reconstrução, um amplificador de ganho programável (PGA) e um amplificador de excitação.


O HSDAC possui resolução de 12 bits e saída diferencial, podendo ser controlado diretamente por meio do registrador de código ou pelo gerador automático de formas de onda. Este gerador é capaz de produzir sinais senoidais, trapezoidais e quadrados, com frequência configurável de até 200 kHz (ANALOG DEVICES, 2024).

Quando operando no modo automático, com o gerador de forma de onda habilitado, a tensão pico-a-pico do sinal senoidal é determinada pela Equação 11, onde *WGAMPLITUDE* é o valor de amplitude configurado no registrador do gerador, *INAMPGNMDE* define o ganho do amplificador de excitação entre 0,25 e 2, e *ATTENEN* habilita ou desabilita o atenuador da saída entre 1 e 0,2.

$$V_{OUT(p-p)} = \frac{WGAMPLITUDE}{2^{11} - 1} \times 808,8 \text{ mV} \times INAMPGNMDE \times ATTENEN \quad (11)$$

O sinal gerado passa por um filtro de reconstrução e por um amplificador de ganho programável, cujo ganho, ajustável entre 0,25 e 2, permite adequar a amplitude. O amplificador de excitação conecta-se ao dispositivo em teste através dos pinos CE0 e RE0 e pode operar nos modos de alta ou baixa potência, conforme configuração dos registradores internos. Essa flexibilidade permite medições em diferentes faixas de frequência e de intensidade de sinal (ANALOG DEVICES, 2024).

Figura 9 – Blocos do circuito de alta largura de banda



Fonte: Analog Devices (2024).

O circuito de alta largura de banda também inclui o amplificador de transimpedância de alta velocidade, responsável pela conversão da corrente proveniente do dispositivo em teste (DUT) em uma tensão proporcional. Esse bloco é essencial para medições que exigem grande largura de faixa dinâmica e alta precisão nas frequências mais elevadas. O TIA de alta velocidade é capaz de operar até 200 kHz , entregando boa linearidade e baixa distorção mesmo durante varreduras rápidas de frequência (ANALOG DEVICES, 2024).

O TIA pode ser configurado para diferentes faixas de ganho por meio da seleção dos resistores internos de realimentação (R_{TIA}), que podem variar de 200 Ω a 160 $\text{k}\Omega$, permitindo ajustar o nível de sensibilidade e de amplitude de sinal conforme a impedância do DUT (ANALOG DEVICES, 2024).


A entrada positiva do TIA de alta velocidade é referenciada ao potencial de modo comum de 1,11 V, proveniente do nó de polarização interno (*VBIAS_CAP*) ou, alternativamente, ao sinal de referência *VZERO0* gerado pelo DAC de baixa potência. Essa polarização define o ponto de

operação do amplificador e assegura que a tensão de saída permaneça centrada dentro da faixa de entrada do ADC (ANALOG DEVICES, 2024).

2.4.3 Matriz de interruptores programáveis

A matriz de interruptores programáveis (Programmable Switch Matrix) proporciona grande flexibilidade ao circuito, permitindo conectar internamente os blocos de excitação e medição a diferentes pinos externos. Ela é composta pelos grupos D, P, N, T e pelos AFE switches. Durante a operação, a seleção das chaves é realizada por meio do registrador SWCON, enquanto o estado de cada chave é indicado nos registradores de status. Em hibernação, as chaves térmicas NL, NL2, PL e PL2 são amarradas internamente à referência de 1,82 V, mantendo a polarização estável e reduzindo o ruído (ANALOG DEVICES, 2024).

Figura 10 – Matriz de interruptores programáveis




Fonte: Analog Devices (2024).

2.4.4 Conversor Analógico-Digital

O AD5941 incorpora um conversor analógico–digital (ADC) de alta performance do tipo SAR (*Successive Approximation Register*), capaz de operar com resolução de 16 bits e taxa de amostragem de até 800 kSPS em modo normal e 1,6 MSPS em modo de alta potência. Esse ADC é responsável pela digitalização dos sinais provenientes dos amplificadores de transimpedância, do potenciostato e das entradas diferenciais externas, convertendo as variações analógicas obtidas das medições de impedância em valores digitais que podem ser processados pelo microcontrolador (ANALOG DEVICES, 2024).

A Figura 11 apresenta o diagrama de blocos do circuito interno do ADC. Antes da conversão, o sinal passa por um estágio de entrada formado por amplificadores e por um multiplexador programável, que permite selecionar diferentes canais internos e externos de medição, incluindo os pinos de entrada analógica (AIN0 a AIN6), os eletrodos de teste (CE0, RE0, SE0 e DE0), as fontes de referência internas e o sensor de temperatura (ANALOG DEVICES, 2024).

Figura 11 – Diagrama de blocos do circuito do ADC




Fonte: Analog Devices (2024).

Após a conversão, a etapa digital de pós-processamento fornece um conjunto de filtros e funções que permitem otimizar o desempenho do sistema e reduzir ruídos sem demandar processamento adicional pelo microcontrolador. Entre os elementos principais estão os filtros digitais do tipo *sinc2* e *sinc3*, amplamente utilizados em conversores SAR. Esses filtros realizam uma média ponderada das amostras sucessivas e são configuráveis em diferentes taxas de decimação, permitindo ajustar a largura de banda e a relação sinal-ruído conforme o tipo de medição. Além disso, o ADC inclui um filtro de rejeição de rede elétrica, conhecido como *notch filter*. Esse filtro é projetado para suprimir interferências originadas de fontes de alimentação AC (ANALOG DEVICES, 2024).

Complementando o processamento digital, o ADC possui um acelerador de hardware dedicado à Transformada Discreta de Fourier (DFT). Esse módulo é responsável por extrair diretamente as componentes real e imaginária dos sinais medidos, possibilitando o cálculo imediato da impedância complexa do dispositivo sob teste. Por meio dessa integração, o AD5941 realiza em hardware uma etapa que normalmente exigiria cálculos matemáticos intensivos no

microcontrolador, reduzindo a carga de processamento e a latência entre a aquisição e a exibição dos resultados (ANALOG DEVICES, 2024). A Figura 12 ilustra os filtros disponíveis no AD5941.

Figura 12 – Opções de filtragem de pós-processamento.



Fonte: Analog Devices (2024).

2.4.5 Arquitetura digital e controle interno

Além dos blocos analógicos de excitação e medição, o AD5941 incorpora uma infraestrutura digital completa voltada à automação das rotinas de aquisição e processamento dos dados. Um dos principais recursos é o sequencer, responsável por controlar, de forma cíclica e síncrona, todos os módulos analógicos internos. O sequencer funciona como um controlador de instruções de baixo nível que executa operações de escrita e temporização armazenadas na memória SRAM do dispositivo (ANALOG DEVICES, 2024).

Outro elemento importante é a memória FIFO (First-In, First-Out), que atua como uma memória intermediária entre os blocos analógicos e o controlador externo. Com até 6 kB de capacidade, pode armazenar dados provenientes do ADC, dos filtros digitais, do módulo DFT e do bloco estatístico, sinalizando para o microcontrolador, por meio de interrupções, quando a operação acabar ou a memória estiver cheia (ANALOG DEVICES, 2024).


3 METODOLOGIA

Este capítulo descreve os procedimentos adotados para o desenvolvimento do analisador de impedância. São apresentados os recursos de hardware e software utilizados, os critérios de escolha dos componentes eletrônicos e as etapas empregadas no processo de concepção e elaboração, de forma a garantir a reprodutibilidade e testabilidade do estudo.

3.1 Visão geral do sistema

O diagrama de blocos da Figura 13 apresenta a arquitetura geral do sistema desenvolvido. O analisador de impedâncias é composto por quatro blocos principais: o bloco de controle, a Interface Homem-Máquina (IHM), o circuito de medição e o circuito de alimentação. As próximas subseções explicam como cada um dos blocos foram implementados.

Figura 13 – Diagrama de blocos funcional do sistema




Fonte: Autoria própria (2026).

3.2 Bloco de Alimentação e Regulação de Tensão

O bloco de alimentação é responsável por fornecer as tensões necessárias para o funcionamento do analisador de impedância, garantindo estabilidade elétrica e baixo nível de ruído. O dispositivo utiliza um conector *USB-C* como entrada de energia, opção que possibilita o uso de qualquer fonte de tensão contínua de 5 V, seja ela proveniente de um carregador de celular, fonte de bancada ou diretamente da porta USB de um computador.

A tensão de entrada é reduzida para 3,3 V, nível no qual operam todos os circuitos digitais e analógicos do sistema. Para essa etapa de regulação foi selecionado o componente LM1117, um regulador linear de baixa queda de tensão, do inglês *Low Dropout Regulator* (LDO).

Figura 14 – Conector de entrada USB-C utilizado para alimentação do sistema




Fonte: Autoria própria (2026).

Reguladores do tipo LDO possuem a vantagem de manter a diferença entre a tensão de entrada e a tensão de saída mínima, reduzindo a dissipação de potência e permitindo o funcionamento estável mesmo em aplicações alimentadas por fontes de baixa tensão, como portas USB. Além disso, por ser um regulador do tipo linear, apresenta baixa ondulação no sinal de saída, característica essencial para a obtenção de medições precisas em sistemas que envolvem conversão analógico-digital.

Para garantir o desempenho ideal do regulador, foram adotados capacitores de tântalo conforme orientações do *datasheet* do componente: um capacitor de $10\ \mu F$ na entrada e, na saída, um capacitor de $10\ \mu F$ em paralelo com outro de $100\ nF$ cerâmico, responsáveis pela filtragem de alta e baixa frequência, respectivamente.

Figura 15 – Ilustração do circuito de regulação utilizando o LDO LM1117



Fonte: Autoria própria (2026).

Para minimizar interferências entre os setores digital e analógico do analisador, foram implementados dois conjuntos independentes de LDO e capacitores, um dedicado à alimentação do circuito digital e outro ao circuito analógico. Essa separação entre barramentos melhora


significativamente a imunidade a ruídos, evitando que as comutações rápidas do microcontrolador afetem o desempenho dos amplificadores e medições sensíveis do circuito analógico.

3.3 Interface Homem-Máquina

A Interface Homem-Máquina tem o objetivo de proporcionar uma experiência intuitiva, acessível e responsiva, de modo a facilitar o uso do equipamento mesmo por usuários com pouca familiaridade técnica. Ela foi implementada por meio de um display gráfico com tela sensível ao toque, permitindo que o operador configure os parâmetros de medição, inicie o processo de leitura, visualize os resultados e acesse funcionalidades adicionais do sistema.

Para cumprir esta função, foi utilizado o display TFT modelo MSP3520, selecionado por apresentar boa resolução (480×320 pixels), ampla disponibilidade no mercado, baixo custo e compatibilidade com diversos microcontroladores. O display utiliza o controlador ILI9488 e opera por meio do protocolo de comunicação *Serial Peripheral Interface* (SPI), utilizado para a troca de dados com o microcontrolador. Além disso, o módulo utilizado inclui um leitor de cartão de memória SD, que pode ser empregado para a exportação dos dados de medição. A Figura 16 ilustra o módulo utilizado.

Figura 16 – Display TFT com controlador ILI9488



Fonte: LCD Wiki (2021).


A construção da interface gráfica foi realizada por meio da biblioteca *Light and Versatile Graphics Library* (LVGL), uma biblioteca *open source* amplamente utilizada em sistemas embarcados. A LVGL foi escolhida por sua alta flexibilidade, documentação abrangente e compatibilidade com diversos controladores de display e painéis sensíveis ao toque. Com ela, é possível desenvolver menus, botões e gráficos interativos, permitindo ao usuário navegar entre os parâmetros de medição, visualizar os resultados em tempo real e interagir com as funcionalidades do sistema de maneira clara e eficiente.

A biblioteca TFT_eSPI, desenvolvida por Bodmer, foi empregada para realizar a comunicação de baixo nível entre o microcontrolador e o controlador ILI9488 do display, complemen-

tando o uso da LVGL. Esta biblioteca é otimizada para dispositivos baseados em microcontroladores, oferecendo alto desempenho na atualização gráfica e suporte às funções avançadas de manipulação do barramento SPI.

O fluxograma apresentado na Figura 17 descreve a estrutura lógica de navegação da interface gráfica desenvolvida. Nele, cada bloco representa uma tela funcional do sistema, enquanto as setas indicam as transições possíveis entre elas. O fluxo foi concebido para garantir uma interação simples e intuitiva, reduzindo a quantidade de passos necessários para realizar uma medição.

Figura 17 – Fluxograma de navegação da Interface Homem-Máquina



Fonte: Autoria própria (2026).

O sistema inicia na tela principal, onde o usuário pode optar entre realizar uma medição única, em uma frequência específica, ou executar uma varredura de frequências. Nessa mesma tela também há acesso à rotina de calibração do painel sensível ao toque, que permite calibrar a sensibilidade de leitura do display.

Na tela de medição única, o operador seleciona a frequência desejada e executa a medição de impedância do DUT. Os resultados são apresentados em campos dedicados, exibindo as grandezas calculadas de magnitude, fase, resistência, reatância, indutância e capacitância, proporcionando uma análise completa do comportamento elétrico do componente.

Na função Varredura de frequências, o usuário é direcionado para uma tela onde pode definir a faixa de operação, o número de leituras e o tipo de progressão, sendo elas linear ou logarítmica. Após a configuração e o início da medição, a interface transita para a tela de


tabela de resultados, na qual é possível acompanhar, em tempo real, a evolução dos valores de impedância conforme o analisador percorre as diferentes frequências parametrizadas.

Ao término da rotina de varredura, o sistema oferece as opções de exportação dos resultados e visualização gráfica dos dados coletados, facilitando a interpretação do comportamento do componente em função da frequência. Após concluir qualquer procedimento de medição, o usuário pode retornar à tela inicial para iniciar um novo teste.

3.4 Bloco de Controle

O bloco de controle é responsável pela coordenação geral das operações do analisador de impedância. O núcleo de processamento foi implementado utilizando o microcontrolador ESP32-S3, escolhido por oferecer elevada capacidade de processamento, integração nativa com diversos periféricos e suporte a conectividade avançada. A Figura 18 ilustra o microcontrolador utilizado.

Figura 18 – Microcontrolador ESP32-S3 responsável pelo controle do sistema



Fonte: Autoria própria (2026).

O ESP32-S3 executa o controle completo do circuito de medição baseado no AD5941, comunicando-se com ele por meio da interface serial SPI. Cabe ao microcontrolador inicializar o circuito de medição, configurar os parâmetros de excitação, disparar as sequências de aquisição e coletar os resultados de impedância previamente processados pelo AFE. Paralelamente, o microcontrolador também gerencia a IHM, processando eventos da tela sensível ao toque e atualizando, em tempo real, as informações exibidas ao operador.

Para organizar e sincronizar as diferentes funcionalidades do sistema, o firmware do ESP32-S3 foi desenvolvido com o auxílio do sistema operacional em tempo real FreeRTOS. O uso de um Sistema operacional em tempo real, do inglês *Real Time Operating System* (RTOS) permitiu a divisão do software em múltiplas *tasks*, cada uma responsável por um subconjunto

bem definido de funções. Essa abordagem melhora a modularidade do código, aumenta a responsividade do sistema e facilita futuras expansões ou manutenções.

Ao inicializar o microcontrolador, o sistema configura os periféricos básicos, como GPIOs, interface SPI, temporizadores e interrupções externas. Em seguida, são criadas as principais *tasks* do sistema, que passam a executar concorrentemente sob o gerenciamento do escalonador do FreeRTOS.

A DisplayTask é a tarefa responsável pelo gerenciamento completo da IHM do sistema. Após a inicialização do hardware gráfico, incluindo o controlador TFT, a calibração da tela sensível ao toque e a configuração do barramento SPI dedicado ao display, a biblioteca LVGL é inicializada com a configuração dos *callbacks* de renderização, leitura de toque e controle de tempo.


Para garantir organização, escalabilidade e facilidade de manutenção do código, a interface gráfica foi estruturada de forma modular, utilizando um gerenciador central de telas denominado *uiManager*. Esse bloco de código define uma estrutura genérica de tela, denominada *Screen_t*, composta por três funções principais: *create()*, responsável pela criação dos objetos gráficos da tela; *update()*, chamada periodicamente pela DisplayTask para a atualização dinâmica dos dados exibidos; e *destroy()*, utilizada para liberar recursos gráficos quando a tela é substituída.

Cada tela da aplicação ilustrada na Figura 17 é implementada em um arquivo exclusivo e possui sua própria instância da estrutura *Screen_t*. O gerenciador de telas mantém o controle da tela ativa por meio de um ponteiro que referencia a instância correspondente, permitindo que a navegação entre telas ocorra de forma centralizada e controlada. Dessa forma, cada arquivo é responsável por criar os elementos gráficos específicos de seu contexto, como botões, gráficos, tabelas e barras de progresso. Essa separação estrutural também possibilita que cada tela implemente sua própria lógica de forma independente, tornando a manutenção e a expansão da interface gráfica mais simples e rápida, sem a necessidade de alterações no núcleo da DisplayTask ou no gerenciador de telas.

A segunda task, denominada *ImpedanceMeterTask*, é responsável por coordenar as medições de impedância através de uma máquina de estados. Sua implementação foi baseada na biblioteca oficial *ad5941.h* da Analog Devices, bem como nos códigos de exemplo fornecidos pelo fabricante, os quais foram adaptados e estendidos para atender aos requisitos específicos deste projeto. O funcionamento geral da *ImpedanceMeterTask* é apresentado no fluxograma da Figura 19, que resume as principais decisões e transições de estado ao longo do processo.

O processo de medição é iniciado a partir de uma ação do usuário na interface gráfica, como a solicitação de uma varredura em frequência ou de uma medição em ponto único. Essa solicitação altera o estado da *ImpedanceMeterTask* de *IDLE* para *INIT_SWEEP*. Nessa etapa inicial, são reinicializados os contadores de medição, *buffers* de armazenamento e variáveis globais responsáveis por manter os resultados de magnitude, fase e frequência.

Figura 19 – Fluxograma simplificado do fluxo de medição



Fonte: Autoria própria (2026).

No estado de inicialização, a tarefa executa a configuração de baixo nível do AD5941, incluindo o reset do circuito, configuração dos clocks internos, habilitação do FIFO, configuração do controlador de interrupções e inicialização dos pinos GPIO auxiliares. Em seguida, a função de inicialização da aplicação de impedância é chamada, carregando os parâmetros definidos pelo usuário, como faixa de frequência, número de pontos da varredura, amplitude de excitação, ganhos do TIA, filtros digitais e parâmetros da DFT. Caso algum desses parâmetros tenha sido alterado, a tarefa força a regeneração das rotinas do sequenciador e recalibração do RTIA.

Após a configuração do circuito, a ImpedanceMeterTask cria as rotinas do sequenciador explicadas na subseção 3.5.5. Essas sequências permitem que o AD5941 opere de forma praticamente autônoma durante a aquisição, reduzindo a carga de processamento do microcontrolador. Com as sequências configuradas, a tarefa entra no estado de MEASURING, onde o microcontrolador permanece em laço de supervisão, verificando a ocorrência de interrupções

geradas pelo AD5941. Essas interrupções indicam que novos dados de medição estão disponíveis na FIFO interna.

Quando uma interrupção é detectada, a task executa a rotina de leitura e interpretação dos dados. Nessa etapa, os dados complexos de tensão e corrente provenientes da DFT são lidos da FIFO e utilizados para o cálculo da impedância complexa, conforme a Equação 6. Além disso, também é utilizado a equação (2) e (3) para calcular a capacitância ou indutância do DUT. Os resultados processados são armazenados em buffers globais e imediatamente disponibilizados para a interface gráfica, permitindo a atualização em tempo real de tabelas, barras de progresso e gráficos.

Após o processamento dos dados, a tarefa verifica se o número de pontos medidos atingiu o total definido para a varredura em frequência. Caso ainda existam frequências pendentes, o sistema permanece no estado de medição, permitindo que o sequenciador avance automaticamente para o próximo ponto.

Quando o último ponto da varredura é atingido, a tarefa encerra a medição, desabilita o temporizador de wake-up, coloca o AD5941 em modo de baixo consumo e retorna ao estado IDLE, aguardando assim que um novo ciclo de leitura se inicie. Nesse momento, a interface gráfica é sinalizada para liberar as opções de visualização dos resultados e exportação dos dados. Essa arquitetura baseada em máquina de estados, aliada ao uso intensivo do sequenciador interno do AD5941, garante medições precisas, sincronizadas e com baixo consumo de recursos computacionais.

A programação e gravação do firmware são realizadas por meio de um conversor USB-Serial FT232R, que atua como ponte entre o computador e o microcontrolador. Esse mesmo canal é utilizado para depuração e para a exportação dos dados de medição em formato serial, possibilitando a análise posterior em um computador externo.

Para auxiliar o processo de diagnóstico e depuração, o hardware incorpora *jumpers* configuráveis e LEDs indicadores, que sinalizam estados específicos do sistema, como atividade de comunicação ou execução de rotinas críticas. Na interface SPI entre o ESP32-S3 e o circuito de medição, foram adicionados resistores de $10\ \Omega$ em série com as linhas de dados, com o objetivo de reduzir ruídos, limitar correntes de transição e melhorar a integridade dos sinais em altas frequências.

Essa arquitetura de controle, baseada em multitarefa e gerenciamento em tempo real, permite que o analisador execute medições de forma determinística, mantendo simultaneamente uma interface gráfica fluida e intuitiva. Dessa maneira, o sistema alcança elevado nível de confiabilidade operacional e boa experiência de uso para o operador.

3.5 Circuito analógico de medição

O circuito analógico de medição é responsável por excitar o DUT com um sinal controlado e adquirir a resposta elétrica necessária para o cálculo da impedância. Foi implementado

segundo o método de ponte de auto-balanceamento descrito na subseção 2.2.3, onde a impedância é calculada com base na razão entre tensão e corrente, levando em conta a defasagem entre os sinais. Neste projeto optou-se pelo uso do circuito integrado AD5941, da Analog Devices, que reúne internamente o circuito de excitação, o amplificador de transimpedância e o conversor analógico-digital, oferecendo uma solução compacta e de alta precisão.

Para garantir o correto funcionamento do AD5941, foram utilizados capacitores de desacoplamento conforme as recomendações do *datasheet*. Esses componentes estabilizam as tensões internas de referência e reduzem o ruído nos circuitos de polarização e medição. Os capacitores utilizados incluem:

- 470 nF no pino DVDD_REG1V8;
- 470 nF no pino VREF_2V5;
- $4.7\text{ }\mu\text{F}$ no pino VREF_1V8;
- 470 nF no pino VBIAS_CAP;
- 470 nF no pino AVDD_REG;
- $1\text{ }\mu\text{F}$ no pino VZERO;
- 100 nF no pino VBIAS;
- 4.7 nF no pino VIN4.

Além disso, um capacitor cerâmico de 100 nF foi colocado em cada pino de alimentação do CI, assegurando estabilidade no fornecimento de energia.

Foi também alocado espaço na placa para um cristal oscilador de 16 MHz , acompanhado de dois capacitores de $6,8\text{ pF}$, que compõem o circuito de geração de *clock* do componente. Essa configuração garante a referência temporal necessária para operação dos módulos internos.

3.5.1 Conexão com o dispositivo em teste

A conexão física entre o analisador e o DUT foi realizada utilizando um conjunto de pontas de prova com quatro fios, do tipo “clip jacaré”, conforme Figura 20. Dois desses fios são responsáveis pela aplicação da corrente de excitação gerada pelo AD5941, enquanto os outros dois fazem a medição da diferença de potencial elétrico no DUT. Essa técnica de quatro fios, já abordada na seção 2.3, permite reduzir significativamente os erros causados pela resistência dos condutores, garantindo uma medição mais precisa da impedância elétrica.


A Figura 21 ilustra o arranjo da conexão entre o AD5941 e o dispositivo sob teste. Os terminais $I+$ e $I-$ são utilizados para injeção da corrente de excitação, enquanto $U+$ e $U-$ correspondem aos pontos onde a diferença de potencial será medida.

Figura 20 – Ponta de prova de 4 vias



Fonte: Autoria própria (2026).

Figura 21 – Diagrama de ligação entre DUT e AD5941



Fonte: Adaptado de Analog Devices (2019).

O sinal de excitação, gerado por meio do DAC de alta velocidade do AD5941, é composto por uma onda senoidal de até 1,2 volts pico-a-pico (V_{pp}) sobreposta a uma componente DC de polarização de 1,11 V. Para remover essa componente contínua e garantir que apenas a parte alternada atinja o DUT, capacitores de acoplamento (C_{ISO}) são inseridos em série com os terminais de excitação.

A escolha desses capacitores não é trivial e deve considerar diversos fatores, como custo, tamanho, capacitância e linearidade. Capacitâncias muito elevadas estão geralmente as-

sociadas a maiores dimensões físicas e custos mais altos, enquanto capacitâncias muito baixas podem atenuar excessivamente o sinal de tensão no DUT, prejudicando a relação sinal-ruído e comprometendo a precisão da medição. Para este projeto, optou-se por utilizar capacitores cerâmicos do tipo C0G, com valor de $10\mu F$, por apresentarem excelente estabilidade e linearidade na faixa de frequência de operação, além de oferecerem impedância aceitável a partir de 100 Hz , por um custo razoável.

Além do capacitor de acoplamento, também se faz necessária a inserção de um resistor de limitação de corrente R_{LIMIT} , com a finalidade de proteger o circuito contra sobrecorrentes. O valor mínimo de R_{LIMIT} pode ser estimado pela aplicação da Lei de Ohm, conforme mostra a Equação 12 abaixo, onde V é a tensão máxima de saída do DAC e I é a corrente máxima suportada pelo componente, conforme especificado no datasheet.

$$R_{LIMIT} = \frac{V_{MAX}}{I_{MAX}} \quad (12)$$

Substituindo V pelos $600mV$ de pico, e I pelos $3mA$ descritos no *datasheet* como sendo o máximo suportado pelo DAC, temos que a resistência mínima necessária para proteger o dispositivo é de 200Ω , conforme mostra a Equação 13.

$$R_{LIMIT} = \frac{600mV}{3mA} = 200\Omega \quad (13)$$

Dessa forma, cada terminal de excitação contará com um resistor de 100Ω em série, totalizando os 200Ω necessários para limitar adequadamente a corrente fornecida ao DUT.

3.5.2 Programação do circuito de excitação

Conforme mencionado no subseção 3.5.1, o sinal de excitação é gerado pelo DAC de alta velocidade do AD5941. Durante a sequência de inicialização, o gerador de forma de onda é configurado para comandar o DAC e gerar ondas senoidais na frequência definida pela rotina de medição. Para maximizar o valor de saída, o ganho do amplificador de excitação é configurado para $INAMP_{GNMDE} = 2$, enquanto o atenuador é desabilitado ($ATTENEN = 1$). Desta maneira o sinal de excitação é capaz de atingir o maior valor de tensão possível, conforme mostra a Equação 11.

A fim de ler a tensão sobre o DUT nos pinos $U+$ e $U-$, é necessário que os sinais estejam referenciados a um nível de tensão (V_{CM}) adequado. Isso é feito com o auxílio do circuito de baixa largura de banda explicado no subseção 2.4.1. O $VBIAS0$ é configurado para gerar uma tensão fixa de $1,1\text{ V}$ na sua saída e essa tensão é direcionada para o LPTIA ao ativar os interruptores internos $LPDACSW0[4]$, $SW5$, $SW6$, $SW7$, $SW8$ e $SW9$, conforme mostra a Figura 8.


$$f_c = \frac{1}{2\pi R_{filter} C_{LPF}} \quad (14)$$

$$f_c = \frac{1}{2 \times \pi \times 200 \times 10^3 \times 4,7 \times 10^{-9}} \quad (15)$$

$$f_c = 169,3Hz \quad (16)$$

Na saída do LPTIA há um resistor programável e dois resistores de polarização de $10\text{ M}\Omega$. Esse conjunto, ilustrado na Figura 22, polariza os pinos AIN2 e AIN3 com a tensão gerada em VBIAS0, enquanto o resistor R_{filter} programado para $200\text{ K}\Omega$ em conjunto com um capacitor C_{LPF} de $4,7\text{ nF}$ forma um filtro passa-baixas com frequência de corte f_c de $169,3\text{ Hz}$, suficiente para estabilizar o nível DC de polarização.

Figura 22 – Circuito de polarização do do AIN2 e AIN3



Fonte: Adaptado de Analog Devices (2024).

Após a excitação do DUT, a corrente resultante será convertida em tensão por meio do TIA de alta velocidade interno ao AD5941. Esse amplificador é responsável por transformar a corrente elétrica que atravessa o dispositivo sob teste em uma tensão proporcional, que será posteriormente digitalizada pelo ADC. O TIA opera com uma tensão de referência de $1,11V$ aplicada à sua entrada não inversora, o que define a tensão de modo comum de operação. Esse nível de referência desloca o sinal resultante da conversão corrente–tensão para uma faixa compatível com o ADC interno, garantindo que a tensão de saída do TIA permaneça centrada dentro da janela de operação do conversor.

O resistor de ganho R_{TIA} deve ser ajustado de forma a maximizar a resolução do ADC sem provocar saturação. Como o conversor analógico-digital opera com uma faixa de entrada de $\pm 900mV$, o valor mínimo de R_{TIA} pode ser calculado com base na corrente máxima que fluirá pelo circuito, a qual é limitada pelo resistor R_{LIMIT} definido anteriormente. Essa relação é dada pela Equação 17, onde V_{ADC} é a tensão máxima suportada pelo ADC e I_{MAX} é a corrente máxima do circuito.

$$R_{TIA} = \frac{V_{ADC}}{I_{MAX}} = \frac{0,9V}{3mA} = 300\Omega \quad (17)$$

Tem-se, portanto, que o menor valor de R_{TIA} admissível para garantir leitura plena pelo ADC é de 300Ω . Sendo assim, foi escolhido o valor mais próximo disponível de 200Ω , o qual ainda mantém a operação dentro de uma faixa segura, mesmo que com uma leve redução na utilização da faixa dinâmica do ADC.

A ligação desses módulos com os terminais externos é feita através da matriz de interruptores programáveis. Durante a sequência de inicialização, as chaves PL, PL2, NL, NL2 e T9 são fechadas e todas as demais abertas. Desta maneira o circuito integrado fica desconectado do terminal do dispositivo e polarizados pelo $DVDD_REG_AD$, conforme recomenda o *datasheet*.

Quando se inicia a sequência de medição, a chave D5 é fechada para conectar a saída do sinal de excitação ao DUT, enquanto as chaves P11, NL e T6 garantem o *feedback* necessário para o funcionamento do o amplificador de excitação. Por fim, a chave T9 é fechada para conectar o retorno DE0 no terminal inversor do TIA, permitindo que ele atue convertendo a corrente em tensão. o diagrama com todos os interruptores pode ser visto na Figura 10.

3.5.3 Programação do conversor analógico-digital

O ADC interno ao AD5941 é responsável pela digitalização dos sinais de tensão provenientes do amplificador de transimpedância, bem como da tensão medida sobre o DUT. Durante cada ciclo de medição, o multiplexador do conversor alterna entre os canais diferenciais do TIA e os pinos AIN2 e AIN3, permitindo a aquisição das grandezas de corrente e tensão necessárias ao cálculo da impedância.

O sinal proveniente do multiplexador passa por um amplificador de ganho programável (PGA, do inglês *Programmable Gain Amplifier*), configurado para amplificar a entrada por um fator de 1,5 calibrado de fábrica. Em seguida, o ADC realiza a conversão analógica-digital com resolução de 16 bits e taxa de 800 kSPS, assegurando alta precisão na amostragem dos sinais de resposta.

As amostras digitais são então processadas pelos filtros internos de pós-processamento, que têm como finalidade reduzir o ruído e condicionar o sinal para análise posterior, sem exigir processamento adicional do microcontrolador externo. Entre esses filtros destaca-se o do tipo *sinc3*, que atua como filtro passa-baixa, suavizando o sinal e eliminando componentes de alta frequência indesejadas. Para este projeto, o filtro *sinc3* foi configurado com taxa de superamostragem igual a 2, resultando em uma taxa efetiva de saída de 400 kSPS após a filtragem.


Complementando o processamento digital, o sinal filtrado é encaminhado a um acelerador de hardware dedicado à transformada discreta de Fourier (DFT). Esse módulo é configurado para operar com 16384 pontos e utiliza janelamento de Hanning, otimizando a precisão da análise espectral. Conhecendo-se a frequência do sinal de excitação, o hardware é capaz de realizar o cálculo da transformada discreta, extraíndo as componentes real e imaginária da tensão amostrada pelo ADC. Os resultados são automaticamente armazenados na memória

FIFO interna do AD5941 e posteriormente disponibilizados ao microcontrolador para o pós-processamento e cálculo da impedância.

3.5.4 Calibração do circuito

De acordo com o *datasheet* do AD5941, o resistor de realimentação do amplificador de transimpedância (R_{TIA}) pode apresentar uma variação de até $\pm 20\%$ em relação ao seu valor nominal, devido às tolerâncias de fabricação, variações térmicas e dispersão entre lotes de componentes. Essa imprecisão afeta diretamente o cálculo da corrente que atravessa o DUT, refletindo-se em erro proporcional na determinação da impedância. Por este motivo, o procedimento de calibração é indispensável antes da realização de qualquer medição.

Figura 23 – Circuito de calibração do resistor de realimentação do amplificador de transimpedância



Fonte: Adaptado de Analog Devices (2024).

O processo de calibração tem como finalidade determinar o valor real de R_{TIA} para compensar suas variações e garantir a fidelidade das leituras. Para isso, todo o circuito de excitação e medição é conectado a um resistor de calibração (R_{CAL}) de valor conhecido e alta precisão, conforme ilustra a Figura 23. Para esse projeto, foi escolhido o uso de um resistor de $1\text{ k}\Omega$ com $0,1\%$ de precisão.

Em seguida, aplica-se um sinal senoidal na frequência de interesse, e são medidas as tensões sobre o R_{CAL} e sobre o R_{TIA} . Como a corrente que atravessa ambos é a mesma, pode-se determinar o valor real de R_{TIA} por meio da relação mostrada na Equação 18.

$$R_{TIA} = \frac{V_{R_{TIA}}}{I_{R_{TIA}}} = \frac{V_{R_{TIA}} \times R_{CAL}}{V_{R_{CAL}}} \quad (18)$$

Essa rotina é executada automaticamente antes de cada sessão de medição e pode ser repetida para todas as frequências programadas em uma varredura. Dessa forma, o sistema assegura o maior grau de precisão possível na determinação da impedância.


3.5.5 Programação do sequencer

A operação do AD5941 é controlada por meio do seu sequenciador interno, que permite executar, de forma autônoma, uma sequência programada de etapas, incluindo: aplicação do sinal de excitação sobre o DUT, aquisição dos sinais de resposta, conversão analógica-digital, armazenamento temporário dos dados em sua memória interna e sinalização ao microcontrolador quando a sequência for concluída.

O sequenciador opera a partir de uma memória SRAM dedicada, onde são armazenadas as instruções que configuram e acionam os módulos do AFE. Cada instrução corresponde à escrita em registradores específicos do AD5941, permitindo habilitar ou desabilitar blocos funcionais como o DAC de alta velocidade, o ADC, os amplificadores de transimpedância, a matriz de chaves e os filtros digitais.

Quando o usuário inicia uma leitura, são programadas duas sequências no AD5941. A primeira, denominada sequência de inicialização, é responsável por configurar todos os blocos analógicos e digitais necessários para a medição, sendo executada apenas uma vez. O fluxo geral dessa rotina é apresentado no fluxograma da Figura 24.

Figura 24 – Fluxograma da sequência de inicialização do sequencer



Fonte: Autoria própria (2026).

Inicialmente, são configuradas as referências internas do circuito, habilitando os buffers de tensão necessários para o funcionamento do DAC, do TIA e do ADC. Em seguida, o laço de alta largura de banda é inicializado, definindo os parâmetros do gerador de forma de onda, do


amplificador de excitação, do HSTIA e da matriz de chaves interna. Dependendo do modo de operação, o gerador de ondas é configurado para uma frequência fixa ou para o valor inicial de uma varredura em frequência.

Na sequência, o laço de baixa potência é configurado com o objetivo de estabelecer o nível de tensão de modo comum do sistema, por meio do LPDAC e do LPTIA. Após isso, o conversor analógico-digital e os blocos de processamento digital são inicializados, incluindo o PGA, os filtros digitais e o módulo de DFT.

Ao final da configuração, os blocos necessários do AFE são habilitados e um comando de parada (*SEQ_STOP*) é inserido, garantindo que a sequência de inicialização seja executada apenas uma vez. A sequência gerada é então armazenada na memória SRAM do sequenciador para posterior execução.

A segunda sequência, denominada sequência de medição, é responsável por executar efetivamente a leitura sincronizada da corrente e da tensão sobre o DUT. Diferentemente da sequência de inicialização, essa rotina é executada repetidamente durante a operação, até que todas as frequências tenham sido medidas. O fluxograma da Figura 25 ilustra o funcionamento desta sequência.

Figura 25 – Fluxograma da sequência de medição do sequencer



Fonte: Autoria própria (2026).

No início da sequência, a matriz de interruptores é configurada para conectar o circuito de excitação aos terminais do DUT, direcionando o retorno de corrente ao amplificador de transimpedância de alta velocidade. Em seguida, o multiplexador do ADC é ajustado para realizar a leitura diferencial da saída do HSTIA, permitindo a aquisição do sinal proporcional à corrente

que atravessa o dispositivo sob teste. O gerador de forma de onda e o ADC são então habilitados, e após um curto tempo de estabilização, a conversão e o cálculo da DFT são iniciados.

Após a conclusão da primeira aquisição, o sequenciador reconfigura automaticamente o multiplexador do ADC para os pinos AIN2 e AIN3, possibilitando a leitura da tensão aplicada ao DUT. O mesmo procedimento de habilitação, estabilização, conversão e processamento por DFT é repetido, garantindo que a medição de tensão e corrente seja realizada de forma sincronizada e sob as mesmas condições de excitação.

Concluídas as aquisições, o sequenciador desabilita os blocos analógicos ativos, retorna a matriz de interruptores ao estado de alta impedância e armazena os resultados da DFT na memória FIFO interna. Por fim, o AD5941 é colocado em modo de baixo consumo, aguardando a próxima execução da sequência.

4 RESULTADOS E DISCUSSÕES

Este capítulo apresenta os resultados obtidos durante o processo de desenvolvimento e validação do analisador de impedância. São descritas as etapas de elaboração do esquemático, construção e fabricação da Placa de Circuito Impresso (PCI), bem como o design e fabricação do gabinete que compõe o protótipo final. Além disso, são discutidos os testes de funcionamento realizados para verificar o desempenho do instrumento e seus módulos, sua precisão nas medições de impedância e o comportamento frente às diferentes faixas de frequência analisadas. Por fim, são apresentadas considerações sobre as limitações do sistema, possibilidades de aprimoramento e perspectivas para trabalhos futuros.

4.1 Elaboração da placa protótipo

A etapa de elaboração da placa protótipo teve como objetivo materializar o sistema desenvolvido, consolidando em uma única Placa de Circuito Impresso (PCI) todos os blocos funcionais descritos na metodologia. Essa etapa compreendeu o detalhamento do esquemático eletrônico, o desenvolvimento do layout de duas camadas e a fabricação da placa física, destinada à validação experimental do analisador de impedância. A integração mecânica com o gabinete impresso em 3D também foi considerada, resultando em um conjunto funcional e de fácil manuseio.


4.1.1 Esquemático do circuito

O esquemático da PCI foi desenvolvido com base nos módulos descritos na metodologia: circuito de alimentação, bloco de controle, interface homem-máquina e circuito analógico de medição. A captura do esquemático foi realizada no software *Altium Designer* e seu desenho foi organizado de forma hierárquica para simplificar o entendimento e facilitar futuras manutenções.

Cada unidade funcional foi representada em folha separada, sendo uma para o AD5941 e seus periféricos, outra para o circuito de alimentação e filtros, e a última destinada ao microcontrolador, display e periféricos. Os módulos foram encapsulados em blocos claramente identificados, permitindo uma leitura estruturada e interpretação intuitiva do diagrama. Todas as interconexões receberam etiquetas (*Net Labels*), empregadas para representar sinais comuns entre os diferentes blocos e facilitar o processo de roteamento na etapa de desenvolvimento da placa.

O resultado final do esquemático pode ser visualizado na Figura 26. Com o esquemático validado, o projeto prosseguiu para o desenvolvimento do layout físico da PCI.

Figura 26 – Esquemático elétrico final do analisador de impedância



Fonte: Autoria própria (2026).


4.1.2 Desenvolvimento da PCI

O layout da placa foi elaborado também no *Altium Designer*, seguindo boas práticas de projeto para minimizar interferências eletromagnéticas e preservar a integridade de sinal, especialmente nas linhas de comunicação e nos caminhos de corrente alternada utilizados pelo circuito analógico de medição. Algumas das diretrizes tomadas foram:

- Posicionamento dos capacitores de desacoplamento próximos aos pinos de alimentação dos ICs para reduzir indutâncias parasitas;
- Manutenção de loops de corrente curtos em regiões críticas do circuito de medição;
- Implementação de um plano de terra contínuo na face inferior da placa para garantir baixas impedâncias de retorno, com o mínimo de obstruções possível;
- Separação física entre regiões analógica e digital, para reduzir ruído de comutação no circuito analógico sensível;

A PCI foi concebida em duas camadas, permitindo melhor aproveitamento do espaço e otimização dos caminhos de retorno de corrente. Após o roteamento, a verificação das conexões foi realizada por meio do *Design Rule Check* (DRC), garantindo que não houvesse curto-circuito, conexões abertas ou conflitos de sinal. O layout final é mostrado na Figura 27.

Figura 27 – Layout final da placa protótipo projetada



Fonte: Autoria própria (2026).

4.1.3 Desenvolvimento do gabinete

Em paralelo ao desenvolvimento da placa, foi projetado um gabinete personalizado utilizando o software *Autodesk Inventor*, também sob licença estudantil. O gabinete é formado por duas partes principais: o corpo frontal e a tampa traseira. O corpo frontal contém aberturas para encaixe do display TFT, dos conectores tipo banana, da porta USB-C e do cartão SD. O corpo principal também dispõe de castelos de fixação para os parafusos responsáveis por prender a PCI. A tampa traseira, por sua vez, é fixada ao corpo frontal por quatro parafusos e apresenta detalhes em alto relevo de identificação do protótipo. O conjunto foi produzido por meio de impressão 3D utilizando material ABS, e o resultado final pode ser visto na Figura 28.

Figura 28 – Gabinete do protótipo




Fonte: Autoria própria (2026).

4.2 Elaboração da interface gráfica

O desenvolvimento da interface gráfica seguiu o fluxograma apresentado na Figura 17. As telas foram desenvolvidas utilizando a biblioteca LVGL, sendo criado um arquivo dedicado para a implementação de cada tela, o que contribui para a organização, modularidade e facilidade de manutenção do código.

A tela Menu Principal, ilustrada na Figura 29, constitui o ponto inicial de interação do usuário com o sistema. Nessa tela, é exibido um título centralizado na parte superior, com fonte de maior destaque, identificando o equipamento. Logo abaixo, foi criado um contêiner flexível responsável por agrupar e alinhar horizontalmente os botões correspondentes aos dois principais modos de operação do analisador: Medição Única e Varredura em Frequência.


Os botões foram implementados como objetos do tipo *lv_btn*, cada um associado a um evento de clique que aciona o gerenciador central de telas, permitindo a navegação para as

Figura 29 – Menu Principal do dispositivo

Fonte: Autoria própria (2026).

telas específicas de configuração e medição. Adicionalmente, um botão dedicado à calibração do painel sensível ao toque foi posicionado na parte inferior da tela, possibilitando ao usuário recalibrar o sistema sempre que necessário.

A tela Medição Única, ilustrada na Figura 30, foi desenvolvida para permitir a realização de medições pontuais de impedância em uma frequência específica definida pelo usuário. Na região superior da tela é exibido um título identificando o modo de operação, enquanto um botão de retorno é posicionado no canto inferior esquerdo, permitindo ao usuário retornar ao menu principal e interromper qualquer medição em andamento.

Figura 30 – Tela de medição em única frequência

Fonte: Autoria própria (2026).


A seleção da frequência de medição é realizada por meio de um controle deslizante, ou por meio de botões incrementais e decrementais que permitem variar a frequência em passos pré-definidos. Um rótulo associado ao controle exibe continuamente o valor selecionado em

hertz, sendo o valor automaticamente arredondado para múltiplos de 100 Hz, para facilitar o uso no cotidiano.

Após a definição da frequência, a medição é iniciada por meio do botão Medir, que dispara a rotina de medição. Os resultados obtidos são exibidos em uma área dedicada na parte inferior da tela, apresentando as grandezas calculadas de resistência, reatância, indutância e capacitância. A atualização desses valores ocorre de forma dinâmica, após o término de cada medição.

A configuração dos parâmetros de medição é realizada por meio da tela Parâmetros, apresentada na Figura 31, que antecede a execução da varredura em frequência. Essa tela foi projetada para permitir ao usuário definir as principais variáveis envolvidas no processo de medição. Sua estrutura baseia-se em um layout flexível em coluna, no qual cada parâmetro é organizado em contêineres horizontais independentes.

Figura 31 – Tela de configuração da varredura em frequência



Fonte: Autoria própria (2026).


As frequências inicial e final da varredura são ajustadas por meio de campos do tipo *spinbox*, acompanhados de botões de incremento e decremento. Esses controles permitem ajustes precisos e contam com verificações automáticas para evitar configurações inválidas, como a definição de uma frequência inicial maior que a frequência final.

Além disso, a tela disponibiliza um controle deslizante para a seleção do número de pontos da varredura e uma chave seletora que permite alternar entre progressão linear e logarítmica da frequência. Na parte inferior, botões de navegação possibilitam retornar ao menu principal ou iniciar a varredura com os parâmetros definidos.

Após o início da varredura em frequência, o sistema direciona o usuário para a tela de Resultados, apresentada em formato de tabela. Essa tela tem como objetivo permitir o acompanhamento, em tempo real, dos valores de impedância calculados ao longo da varredura. Sua estrutura foi organizada de modo a priorizar a visualização clara dos dados, utilizando um ob-

jeto do tipo tabela com colunas dedicadas à frequência, resistência, reatância e ao parâmetro reativo dominante (indutância ou capacitância).

Figura 32 – Tela de resultados



Freq (Hz)	R (Ohm)	X (Ohm)	L/C (H/F)
100.0	1.502e+00	-1.649e+01	9.651e-05 F
110.7	1.422e+00	-1.492e+01	9.633e-05 F
122.6	1.341e+00	-1.349e+01	9.622e-05 F
135.8	1.281e+00	-1.224e+01	9.582e-05 F
150.3	1.222e+00	-1.107e+01	9.562e-05 F
166.4	1.159e+00	-1.002e+01	9.545e-05 F
184.3	1.110e+00	-9.066e+00	9.525e-05 F
204.1	1.058e+00	-8.197e+00	9.515e-05 F
225.9	1.023e+00	-7.400e+00	9.519e-05 F
250.2	9.754e-01	-6.687e+00	9.513e-05 F
277.0	9.355e-01	-6.034e+00	9.522e-05 F
306.7	6.789e-01	-5.476e+00	9.475e-05 F

Navigation controls: Back, <, 1/1, >

Fonte: Autoria própria (2026).


Durante a execução da medição, os dados adquiridos pelo circuito de medição são processados e inseridos progressivamente na tabela, à medida que novas frequências são analisadas. Para lidar com varreduras contendo grande número de pontos, foi implementado um sistema de paginação, controlado por botões de navegação, que permite ao usuário percorrer os resultados sem comprometer a legibilidade da interface. Um indicador de progresso na parte inferior da tela informa visualmente o avanço da varredura em frequência.

Ao término da medição, a interface habilita funcionalidades adicionais, como a exportação dos dados via comunicação serial e o acesso à visualização gráfica dos resultados. Um botão de retorno permite interromper a medição ou finalizar a análise e voltar à tela inicial.

A análise visual dos resultados da varredura em frequência é realizada por meio da tela de Resultados Gráficos, ilustrada na Figura 33. Essa interface foi projetada para destacar o comportamento do DUT em função da frequência, facilitando a identificação de tendências, regiões de ressonância e variações abruptas da impedância. A estrutura da tela é organizada verticalmente, com a área principal dedicada ao gráfico e uma barra inferior contendo os controles de navegação e seleção dos dados exibidos.

O gráfico foi implementado utilizando o componente *chart* da biblioteca LVGL, configurado para o modo de linhas, permitindo a plotagem contínua dos dados adquiridos durante a varredura. Os eixos horizontal e vertical contam com escalas dedicadas, ajustadas dinamicamente de acordo com o tipo de grandeza selecionada e a faixa de valores medidos. A escala horizontal representa a frequência de varredura, podendo refletir progressão linear ou logarítmica, enquanto a escala vertical é recalculada automaticamente para garantir boa resolução visual dos dados.

Figura 33 – Tela de exibição dos resultados em forma de gráfico



Fonte: Autoria própria (2026).

Na parte inferior da tela, botões permitem ao usuário alternar entre diferentes grandezas a serem visualizadas, como magnitude, fase, indutância e capacitância. Ao selecionar uma dessas opções, o gráfico é atualizado em tempo real, utilizando os dados previamente armazenados durante a varredura. Um botão de retorno possibilita voltar à tela de resultados em tabela.

Figura 34 – Dispositivo em funcionamento



Fonte: Autoria própria (2026).

De forma geral, a interface gráfica desenvolvida mostrou-se adequada para a operação do analisador de impedância, oferecendo um fluxo de navegação lógico, intuitivo e consistente com as funcionalidades propostas. A organização modular das telas, aliada à integração direta com as rotinas de medição, permite ao usuário configurar parâmetros, executar medições e analisar resultados de maneira clara e eficiente. A Figura 34 ilustra o dispositivo em funciona-

mento durante a medição de um circuito composto por um indutor em série com um capacitor, evidenciando a capacidade do sistema de identificar corretamente o comportamento reativo dominante ao longo da frequência. Esse exemplo reforça a utilidade da interface não apenas como meio de controle, mas também como ferramenta de análise experimental, contribuindo para a visualização e compreensão do comportamento real de componentes e associações passivas.

4.3 Análise de desempenho

Esta seção apresenta a análise do desempenho do analisador de impedância desenvolvido, com o objetivo de validar seu funcionamento, avaliar a precisão das medições realizadas e identificar as limitações práticas do protótipo. Os ensaios experimentais também tiveram como finalidade demonstrar as funcionalidades do sistema, em especial a medição por varredura em frequência, recurso essencial para a caracterização completa da impedância de componentes passivos.

4.3.1 Teste comparativo

Este teste teve como objetivo principal avaliar o desempenho do analisador de impedância desenvolvido, comparando os valores obtidos com instrumentos comerciais de referência amplamente utilizados em laboratório. A partir dessa comparação, buscou-se analisar a precisão das medições realizadas, identificar possíveis desvios sistemáticos e determinar a faixa de operação na qual o protótipo apresenta maior confiabilidade.

Como instrumento de referência principal foi utilizada uma ponte LCR Minipa MX 1050, ilustrada na Figura 35. Esse equipamento é uma ponte LCR digital portátil, capaz de realizar medições de impedância entre $0,1 \Omega$ até $200 M\Omega$, em frequências de teste selecionáveis entre $100 Hz$, $120 Hz$, $1 kHz$, $10 kHz$ e $100 kHz$. De acordo com o fabricante, o MX 1050 apresenta precisão de 0,3% a 2% em boa parte da faixa operação e por isso foi adotado neste trabalho como padrão de comparação devido à sua maior estabilidade e especificações superiores em relação a instrumentos de menor custo.

Adicionalmente, foi utilizado um medidor LCR Minipa MX 1010, também amplamente difundido em laboratórios de ensino e manutenção eletrônica. Esse instrumento apresenta resolução e precisão inferiores às do modelo MX 1050, porém compatíveis com aplicações didáticas e de bancada. A inclusão do MX 1010 nos ensaios permitiu comparar o desempenho do protótipo desenvolvido não apenas com um instrumento de referência mais robusto, mas também com um equipamento comercial de menor custo, possibilitando uma análise mais abrangente e realista do posicionamento do analisador proposto frente a soluções disponíveis no mercado.

Os ensaios foram conduzidos utilizando componentes passivos discretos, listados na Tabela 1. Os componentes foram selecionados de forma a abranger uma ampla faixa de valores

Figura 35 – Ponte LCR Minipa MX 1050

Fonte: Autoria própria (2026).

de resistência, capacitância e indutância, permitindo avaliar o comportamento do analisador não só em diferentes faixas de frequência, como também em diferentes faixas de impedâncias.

Tabela 1 – Componentes utilizados na avaliação de desempenho

Componente	Valor
Resistor PTH 1/4 W	1 Ω
Resistor PTH 1/4 W	10 Ω
Resistor PTH 1/4 W	100 Ω
Resistor PTH 1/4 W	1 k Ω
Resistor PTH 1/4 W	10 k Ω
Resistor PTH 1/4 W	100 k Ω
Resistor PTH 1/4 W	1 M Ω
Resistor PTH 1/4 W	10 M Ω
Capacitor cerâmico PTH	47 pF
Capacitor cerâmico PTH	470 pF
Capacitor cerâmico PTH	4,7 nF
Capacitor poliéster PTH 250 V	47 nF
Capacitor poliéster PTH 250 V	470 nF
Capacitor eletrolítico PTH 50 V	4,7 μ F
Capacitor eletrolítico PTH 50 V	47 μ F
Capacitor eletrolítico PTH 50 V	470 μ F
Capacitor eletrolítico PTH 50 V	4700 μ F
Indutor PTH	10 μ H
Indutor PTH	100 μ H
Indutor PTH	220 μ H
Indutor PTH	470 μ H
Indutor PTH	1000 μ H

A Tabela 2 apresenta os resultados obtidos durante a medição dos resistores. De modo geral, observa-se boa concordância entre os valores medidos pelo protótipo desenvolvido e aqueles obtidos pelos instrumentos comerciais de referência, especialmente para resistores com valores entre 1 Ω e 100 k Ω . Nessa região, os valores medidos permaneceram praticamente

Tabela 2 – Resultados da medição dos resistores


Frequência	Valor teórico	MX1050	MX1010	ER MX1010	Protótipo	ER protótipo
120 Hz	1 Ω	1,040 Ω	1,238 Ω	19,04 %	1,06 Ω	1,92 %
1 kHz	1 Ω	1,036 Ω	1,241 Ω	19,79 %	1,05 Ω	1,35 %
10 kHz	1 Ω	1,034 Ω	—	—	1,06 Ω	2,51 %
100 kHz	1 Ω	1,076 Ω	—	—	1,08 Ω	0,37 %
120 Hz	10 Ω	10,00 Ω	10,305 Ω	3,05 %	10,2 Ω	2,00 %
1 kHz	10 Ω	10,01 Ω	10,303 Ω	2,93 %	10,2 Ω	1,90 %
10 kHz	10 Ω	10,008 Ω	—	—	10,2 Ω	1,92 %
100 kHz	10 Ω	10,015 Ω	—	—	10,2 Ω	1,85 %
120 Hz	100 Ω	97,44 Ω	97,75 Ω	0,32 %	99,5 Ω	2,11 %
1 kHz	100 Ω	97,47 Ω	97,77 Ω	0,31 %	99,4 Ω	1,98 %
10 kHz	100 Ω	97,50 Ω	—	—	99,5 Ω	2,05 %
100 kHz	100 Ω	97,54 Ω	—	—	99,6 Ω	2,11 %
120 Hz	1 k Ω	991,9 Ω	991,1 Ω	0,08 %	1,01 k Ω	1,82 %
1 kHz	1 k Ω	992,0 Ω	991,3 Ω	0,07 %	1,01 k Ω	1,81 %
10 kHz	1 k Ω	992,1 Ω	—	—	1,01 k Ω	1,80 %
100 kHz	1 k Ω	991,6 Ω	—	—	1,01 k Ω	1,86 %
120 Hz	10 k Ω	9,919 k Ω	9,877 k Ω	0,42 %	10,1 k Ω	1,82 %
1 kHz	10 k Ω	9,920 k Ω	9,877 k Ω	0,43 %	10,1 k Ω	1,81 %
10 kHz	10 k Ω	9,920 k Ω	—	—	10,1 k Ω	1,81 %
100 kHz	10 k Ω	9,876 k Ω	—	—	9,93 k Ω	0,55 %
120 Hz	100 k Ω	98,67 k Ω	98,50 k Ω	0,17 %	101 k Ω	2,36 %
1 kHz	100 k Ω	98,66 k Ω	98,55 k Ω	0,11 %	100 k Ω	1,36 %
10 kHz	100 k Ω	98,19 k Ω	—	—	98,2 k Ω	0,01 %
100 kHz	100 k Ω	94,80 k Ω	—	—	—	—
120 Hz	1 M Ω	1,0218 M Ω	1,030 M Ω	0,8 %	1,03 M Ω	0,80 %
1 kHz	1 M Ω	1,0263 M Ω	1,034 M Ω	0,75 %	1,03 M Ω	0,36 %
10 kHz	1 M Ω	0,9744 M Ω	—	—	—	—
100 kHz	1 M Ω	0,211 M Ω	—	—	—	—
120 Hz	10M Ω	10,49 M Ω	—	—	—	—
1 kHz	10M Ω	9,485 M Ω	—	—	—	—
10 kHz	10M Ω	1,966 M Ω	—	—	—	—
100 kHz	10M Ω	51,40 k Ω	—	—	—	—

constantes em função da frequência, com desvios percentuais baixos quando comparados ao MX 1050.

Para resistores de valores elevados, da ordem de 1 M Ω e 10 M Ω , observou-se uma variação na leitura da impedância, especialmente acima de 10 kHz. Nessas condições, a corrente que circula pelo circuito é muito baixa e efeitos parasitas acabam por interferir na medição. Desta maneira, não foi possível registrar um valor para essas condições.

$$Erro = \frac{Aproximado - Exato}{Exato} \quad (19)$$

A análise quantitativa desses desvios é apresentada no gráfico da Figura 36, construído através da Equação 19 e a partir dos dados da Tabela 2. O gráfico evidencia que o protótipo

Figura 36 – Erro relativo da medição de resistência

Fonte: Autoria própria (2026).

manteve um erro relativo abaixo de 2% na maior parte da faixa de frequência e resistência analisada.

Para as medidas de indutância, apresentadas na Tabela 3, o analisador desenvolvido apresentou desempenho consistente e satisfatório para frequências a partir de 1 kHz. Nessas condições, o erro relativo do protótipo manteve-se tipicamente abaixo de 5 % em praticamente toda a faixa de indutâncias analisadas. Em diversos casos, como para os indutores de 100 μH , 470 μH e 1000 μH , os erros ficaram próximos ou inferiores a 2 %.

Outro aspecto positivo observado é a estabilidade das leituras do protótipo ao longo da variação de frequência. Para a maioria dos indutores, os valores medidos apresentaram pequena dispersão entre 1 kHz e 100 kHz, indicando que o método de medição adotado é pouco sensível a variações de frequência nessa faixa.

Por outro lado, em 120 Hz observam-se erros relativos significativamente maiores para o protótipo, especialmente para indutores de menor valor. Esse comportamento pode ser explicado pela baixa reatância indutiva em 120 Hz, especialmente quando comparada à impedância dos capacitores de acoplamento em série com o DUT, necessários para a remoção da componente DC do sinal de excitação, o que reduz a tensão efetivamente aplicada ao componente sob teste.

Em relação ao medidor comercial MX 1010, observa-se um desempenho consideravelmente inferior ao do protótipo desenvolvido, principalmente nas medições realizadas em 120 Hz. Nessa frequência, o instrumento apresentou erros relativos extremamente elevados para indutores de baixo e médio valor, chegando a desvios superiores a 700 %, o que evidencia limitações significativas do equipamento para medições de indutância nessa condição de operação. Nota-se também que a única condição em que o instrumento apresentou desempenho razoável foi na medição do indutor de 1000 μH , onde os erros relativos permaneceram inferiores

Tabela 3 – Resultados da medição dos indutores

Freq.	Teórico	MX1050 (ref)	MX1010	MX1010 (ER)	Protótipo	Prot (ER)
120 Hz	10 μ H	10 μ H	1 μ H	-90 %	—	—
1 kHz	10 μ H	11,5 μ H	7,3 μ H	-36,52 %	11,7 μ H	1,74 %
10 kHz	10 μ H	11,26 μ H	—	—	11,8 μ H	4,80 %
100 kHz	10 μ H	10,521 μ H	—	—	11,0 μ H	4,55 %
120 Hz	100 μ H	89 μ H	740 μ H	731,46 %	58,6 μ H	-34,16 %
1 kHz	100 μ H	91 μ H	83,8 μ H	-7,91 %	92,1 μ H	1,21 %
10 kHz	100 μ H	90,79 μ H	—	—	92,3 μ H	1,66 %
100 kHz	100 μ H	90,65 μ H	—	—	92,4 μ H	1,93 %
120 Hz	220 μ H	269 μ H	242 μ H	-10,04 %	215 μ H	-20,07 %
1 kHz	220 μ H	268,3 μ H	250,8 μ H	-6,52 %	252 μ H	-6,08 %
10 kHz	220 μ H	252,4 μ H	—	—	244 μ H	-3,33 %
100 kHz	220 μ H	225,5 μ H	—	—	226 μ H	0,22 %
120 Hz	470 μ H	445 μ H	404 μ H	-9,21 %	386 μ H	-13,26 %
1 kHz	470 μ H	448,1 μ H	411,7 μ H	-8,12 %	434 μ H	-3,15 %
10 kHz	470 μ H	429,7 μ H	—	—	423 μ H	-1,56 %
100 kHz	470 μ H	385,2 μ H	—	—	391 μ H	1,51 %
120 Hz	1000 μ H	1025 μ H	991 μ H	-3,32 %	981 μ H	-4,29 %
1 kHz	1000 μ H	1024,2 μ H	999,5 μ H	-2,41 %	1040 μ H	1,54 %
10 kHz	1000 μ H	1023,5 μ H	—	—	1030 μ H	0,64 %
100 kHz	1000 μ H	1013,2 μ H	—	—	1040 μ H	2,65 %

a 5 %. Para os demais valores de indutância, mesmo em 1 kHz, os erros foram superiores aos observados tanto no protótipo quanto no MX 1050.

Já nas medições de capacitância, apresentadas na Tabela 4, o desempenho do protótipo desenvolvido manteve-se compatível com a margem de erro observada nas medições de resistência e indutância. Para capacitores com valores a partir de 470 pF, a grande maioria das medições apresentou erro relativo inferior a 2 %, evidenciando boa precisão do método de medição adotado nessa faixa de capacitâncias.

Por outro lado, o capacitor de 47 pF apresentou erros elevados, da ordem de 40 % em todas as frequências analisadas. Esse comportamento é causado pela baixa impedância do DUT em relação aos capacitores de acoplamento, resultando em uma queda de tensão em cima do DUT muito baixa para ser medida com precisão.

Um aspecto relevante observado durante os ensaios foi a dificuldade na medição de capacitores eletrolíticos de maior valor em frequências mais elevadas. Nessas frequências, os efeitos da indutância parasita faz com que o capacitor deixe de apresentar um comportamento puramente capacitivo e passe a se comportar de forma predominantemente indutiva.

Esse fenômeno é particularmente evidente nas medições realizadas com o protótipo, que permite a visualização em forma de gráfico da magnitude e da fase da impedância ao longo da varredura em frequência. Nesses casos, observa-se claramente a inversão do sinal da fase, indicando a transição do comportamento capacitivo para indutivo, conforme ilustrado na Figura XX. Essa funcionalidade evidencia uma vantagem do analisador proposto, ao possibilitar

Tabela 4 – Resultados da medição dos capacitores

Frequência	Valor teórico	MX1050 (ref)	MX1010	ER MX1010	Protótipo	ER protótipo
120 Hz	47 pF	57 pF	—	—	—	—
1 kHz	47 pF	48 pF	45,3 pF	-5,63 %	68,3 pF	42,99 %
10 kHz	47 pF	47,73 pF	—	—	66,4 pF	39,12 %
100 kHz	47 pF	47,63 pF	—	—	65,4 pF	37,31 %
120 Hz	470 pF	478 pF	—	—	521 pF	9,00 %
1 kHz	470 pF	457,6 pF	451,8 pF	-1,27 %	468 pF	2,27 %
10 kHz	470 pF	450,5 pF	—	—	455 pF	1,00 %
100 kHz	470 pF	441,1 pF	—	—	445 pF	0,88 %
120 Hz	4,7 nF	4,928 nF	4,942 nF	0,28 %	4,84 nF	-1,79 %
1 kHz	4,7 nF	4,895 nF	4,898 nF	0,06 %	4,86 nF	-0,72 %
10 kHz	4,7 nF	4,870 nF	—	—	4,83 nF	-0,82 %
100 kHz	4,7 nF	4,823 nF	—	—	4,79 nF	-0,68 %
120 Hz	47 nF	46,53 nF	46,64 nF	0,24 %	45,7 nF	-1,78 %
1 kHz	47 nF	46,27 nF	46,18 nF	-0,19 %	45,3 nF	-2,10 %
10 kHz	47 nF	45,60 nF	—	—	44,7 nF	-1,97 %
100 kHz	47 nF	45,07 nF	—	—	44,3 nF	-1,71 %
120 Hz	470 nF	468,6 nF	468,3 nF	0,06 %	457 nF	-2,48 %
1 kHz	470 nF	466,4 nF	467,6 nF	0,26 %	456 nF	-2,23 %
10 kHz	470 nF	463,1 nF	—	—	454 nF	-1,97 %
100 kHz	470 nF	508,6 nF	—	—	520 nF	2,24 %
120 Hz	4,7 μ F	4,96 μ F	4,976 μ F	0,32 %	4,88 μ F	-1,61 %
1 kHz	4,7 μ F	4,708 μ F	4,706 μ F	-0,04 %	4,65 μ F	-1,23 %
10 kHz	4,7 μ F	4,245 μ F	—	—	4,22 μ F	-0,59 %
100 kHz	4,7 μ F	—	—	—	—	—
120 Hz	47 μ F	41,54 μ F	41,59 μ F	0,12 %	41,0 μ F	-1,30 %
1 kHz	47 μ F	39,67 μ F	39,38 μ F	-0,73 %	39,0 μ F	-1,69 %
10 kHz	47 μ F	39,6 μ F	—	—	39,7 μ F	0,25 %
100 kHz	47 μ F	—	—	—	—	—
120 Hz	470 μ F	448,4 μ F	447,8 μ F	0,13 %	439 μ F	-2,10 %
1 kHz	470 μ F	444 μ F	429,0 μ F	-3,38 %	425 μ F	-4,28 %
10 kHz	470 μ F	—	—	—	—	—
100 kHz	470 μ F	—	—	—	—	—
120 Hz	4700 μ F	4150 μ F	4032 μ F	-2,84 %	3830 μ F	-7,71 %
1 kHz	4700 μ F	—	—	—	—	—
10 kHz	4700 μ F	—	—	—	—	—
100 kHz	4700 μ F	—	—	—	—	—

não apenas a leitura de um valor nominal, mas também a análise do comportamento real dos componentes em função da frequência.

4.3.2 Análise de ressonância

A análise de ressonância teve como objetivo avaliar a capacidade do analisador de impedância desenvolvido em identificar corretamente o comportamento dinâmico de circuitos RLC em função da frequência, comparando os resultados experimentais obtidos com o protótipo com modelos teóricos calculados em ambiente computacional. Para isso, foram montados circuitos

RLC a partir dos componentes listados na Tabela 1, explorando diferentes combinações de resistência, indutância e capacitância de modo a produzir frequências de ressonância dentro da faixa operacional do equipamento.

A frequência de ressonância de cada circuito foi inicialmente estimada a partir dos valores nominais dos componentes, utilizando a expressão da ressonância em circuitos RLC série, dada por:

$$f_0 = \frac{1}{2\pi\sqrt{LC}} \quad (20)$$

onde L representa a indutância e C a capacitância do circuito. A resistência R não altera a posição da frequência de ressonância, porém influencia diretamente o fator de qualidade do circuito e o valor mínimo da impedância na condição de ressonância.

Com base nessa estimativa inicial, foram selecionadas cinco combinações de indutores e capacitores, apresentadas na Tabela 5, de forma a obter frequências de ressonância distribuídas entre aproximadamente 1 kHz e 200 kHz. Para cada uma das combinações, foram realizadas medições com e sem a adição de um resistor de 1 k Ω em série com o circuito. A inclusão desse resistor teve como objetivo avaliar a influência da resistência no fator de qualidade do circuito, permitindo observar o efeito do amortecimento sobre a curva de magnitude da impedância e a transição de fase na região de ressonância.

Tabela 5 – Combinações LC utilizadas na análise de ressonância

Índice	Indutância	Capacitância	f_0
01	470 μ H	47 μ F	1,07 kHz
02	220 μ H	47 nF	49,50 kHz
03	220 μ H	4,7 nF	156,52 kHz

Para a obtenção das curvas teóricas de magnitude e fase da impedância, foi desenvolvido um script em ambiente MATLAB. Inicialmente, a impedância complexa do circuito RLC série foi modelada pela expressão:

$$Z(j\omega) = R + j \left(\omega L - \frac{1}{\omega C} \right) \quad (21)$$

onde $\omega = 2\pi f$ representa a frequência angular.

A partir dessa expressão, foram calculadas a magnitude e a fase da impedância em função da frequência. A magnitude da impedância foi obtida por:


$$|Z(j\omega)| = \sqrt{R^2 + \left(\omega L - \frac{1}{\omega C} \right)^2} \quad (22)$$

enquanto a fase foi determinada por:

$$\phi(\omega) = \arctan \left(\frac{\omega L - \frac{1}{\omega C}}{R} \right) \quad (23)$$

Essas expressões foram avaliadas em um vetor de frequências equivalente à faixa e ao número de pontos utilizados na varredura experimental, permitindo uma comparação direta entre os resultados teóricos e medidos.


Na etapa experimental, o analisador de impedância foi configurado para realizar uma varredura em frequência abrangendo valores abaixo e acima da frequência de ressonância estimada teoricamente. Para cada ponto da varredura, o protótipo registrou os valores de magnitude e fase da impedância, que foram armazenados em buffers internos e posteriormente exportados via comunicação serial para um computador.



O gráfico da Figura 37 apresenta a comparação entre as curvas de magnitude e fase da impedância obtidas por meio do cálculo teórico e das medições realizadas com o protótipo, utilizando um circuito composto pela combinação 01 da Tabela 5. Observa-se que a curva de magnitude medida acompanha de forma geral a tendência prevista pelo modelo teórico, apresentando, entretanto, uma diferença de aproximadamente 11Ω no valor mínimo da impedância.

Esse desvio pode ser atribuído principalmente à ESR dos componentes passivos, que não foi considerada no modelo teórico simplificado utilizado para o cálculo. A presença da ESR eleva a impedância mínima na ressonância e reduz o fator de qualidade do circuito, efeito que também se reflete no comportamento da fase. Enquanto o modelo teórico prevê uma transição abrupta da fase na frequência de ressonância, a curva medida apresenta uma variação mais suave.


Em relação à frequência de ressonância, o valor medido experimentalmente ocorreu em torno de 1260 Hz, superior aos 1070 Hz inicialmente previstos a partir dos valores comerciais dos componentes. Essa diferença torna-se consistente quando se consideram os valores reais medidos pela ponte LCR MX 1050, que indicou uma indutância de $448,1 \mu\text{H}$ e uma capacitância de $39,67 \mu\text{F}$ para os componentes utilizados. Utilizando esses valores na expressão teórica

Figura 38 – Comparação da impedância medida e teórica - Circuito 02

Fonte: Autoria própria (2026).

da ressonância, obtém-se uma frequência de aproximadamente 1193 Hz, significativamente mais próxima do valor observado experimentalmente, evidenciando a importância do uso de parâmetros reais dos componentes na modelagem teórica.

Comportamento semelhante foi observado nas análises dos circuitos 02 e 03, apresentados nas Figura 38 e Figura 39. Em todos os casos, o protótipo foi capaz de identificar corretamente a frequência de ressonância, o amortecimento introduzido pelas perdas resistivas e a transição de um circuito majoritariamente capacitivo para um circuito majoritariamente indutivo. Esses resultados demonstram que o analisador desenvolvido é capaz de caracterizar de forma confiável a resposta em frequência de circuitos até 200 kHz.


Figura 39 – Comparação da impedância medida e teórica - Circuito 03

Fonte: Autoria própria (2026).

Um teste adicional foi realizado utilizando apenas um capacitor eletrolítico de $470\ \mu\text{F}$. A Figura 40 apresenta as curvas de magnitude e fase da impedância obtidas a partir da varredura em frequência realizada pelo protótipo. Em baixas frequências, observa-se um comportamento tipicamente capacitivo, caracterizado pela elevada impedância que decresce à medida que a frequência aumenta. Entretanto, por volta de 8 kHz, ocorre a inversão do sinal da fase, indicando que o componente deixa de apresentar comportamento capacitivo e passa a se comportar de forma predominantemente indutiva.

Esse fenômeno evidencia o à presença da e associadas à construção física do capacitor (e qualquer outro componente). Do ponto de vista prático, esses efeitos têm impacto direto no desempenho de diversos circuitos. Em aplicações como capacitores de *DC link* em conversores de potência, por exemplo, a predominância da ESL em altas frequências limita severamente a capacidade do capacitor de filtrar ruídos de comutação, exigindo a associação com capacitores cerâmicos ou de filme em paralelo. Situação semelhante ocorre em amplificadores e circuitos de desacoplamento, onde capacitores eletrolíticos são eficientes apenas para filtragem de baixa frequência.

A partir dos resultados da medição, foi possível estimar os parâmetros não ideais deste capacitor. Observou-se que o valor mínimo da magnitude da impedância ocorre em torno de 8 kHz. Nessa frequência, a reatância capacitiva e indutiva se cancelam e a impedância de $95\ \text{m}\Omega$ corresponde aproximadamente a ESR do componente. De maneira similar, utilizando a Equação 20, é possível estimar que a indutância série deste componente é de aproximadamente $0,8\ \mu\text{H}$.



Fonte: Autoria própria (2026).

5 CONCLUSÃO

REFERÊNCIAS

- ANALOG DEVICES. **Implementing the AD5940 and AD8233 in a Full Bioelectric System**. [S.l.], 2019.
- ANALOG DEVICES. **High Precision, Impedance, and Electrochemical Front End**. [S.l.], 2024. Rev. E.
- BOYLESTAD, R. L. **Introdução à análise de circuitos: conceitos e projeto**. 12. ed. São Paulo: Pearson Prentice Hall, 2012.
- DUMBRAVA, V.; SVILAINIS, L. The automated complex impedance measurement system. **Elektronika ir Elektrotechnika**, v. 76, p. 59–62, 04 2007.
- HALL, H. How electronics changed impedance measurements. *In: Proceedings of the 21st IEEE Instrumentation and Measurement Technology Conference (IEEE Cat. No.04CH37510)*. [S.l.: s.n.], 2004. v. 1, p. 2–8 Vol.1.
- HOROWITZ, W. H. P. **The Art of Electronics**. 3a. ed. Cambridge: Cambridge University Press, 2015.
- JIAHAO, D. *et al.* High precision portable bioimpedance spectrometer for enhanced clinical diagnostics. *In: 2024 IEEE International Conference on Mechatronics and Automation (ICMA)*. [S.l.: s.n.], 2024. p. 794–799.
- JIE, H. *et al.* A survey of impedance measurement methods in power electronics. *In: 2022 IEEE International Instrumentation and Measurement Technology Conference (I2MTC)*. [S.l.: s.n.], 2022. p. 1–6.
- JR, W. H. H.; KEMMERLY, J. E.; DURBIN, S. M. **Análise de Circuitos em Engenharia-8**. [S.l.]: AMGH Editora, 2014.
- KANOUN, O. *et al.* Impedance spectroscopy: Applications, advances and future trends. **IEEE Instrumentation and Measurement Magazine**, v. 25, n. 3, p. 11–21, 2022.
- KEYSIGHT TECHNOLOGIES. **Impedance Measurement Handbook: A guide to measurement technology and techniques**. 6a. ed. [S.l.], 2016.
- LCD WIKI. **3.5inch SPI Module ILI9488 SKU:MSP3520**. [S.l.], 2021. Disponível em: http://www.lcdwiki.com/3.5inch_SPI_Module_ILI9488_SKU:MSP3520. Acesso em: 28 mai. 2025.