
芯绘丹青

端侧实时艺术渲染

基于 Ti60 FPGA 的十风格视频渲染系统

技术报告





原图　　梵高厚涂　　水墨

展示图来自当前学生模型的真实整数预测

赛题方向　AI 赋能的“实时绘画”风格化视频渲染

实现平台　Ti60F225I3 DemoBoard V4 / SC431HAI

工程版本　`camera_art_ten_paint`

报告日期　2026 年 11 月 3 日

项目速览

摄像头采集 → FPGA 风格化 → HDMI 呈现

系统将 SC431HAI 的 1080p RAW10 视频转换为 1280×720 RGB565，写入 DDR3 后由六通道卷积加速器处理。十组独立风格参数复用一套硬件，RISC-V 负责传感器初始化、参数装载、作业与手势控制。网络各层保持 720p，显示支持原图、风格图及同源左右对比。




图 1　系统总览：数据在 DDR 中交换，控制经 APB 传递；板载手势当前使用个人模板。

核心指标	当前实现与证据
图像与显示	全 1280×720 处理；HDMI 标准 720p60 刷新
轻量网络	C6 / RF31；396 个卷积权重/风格；十风格 ROM 7360B
吞吐与资源	CNN/DMA 模型 39.085fps；RAM230/256、DSP142/160
时序与边界	setup/hold 余量 +0.108/+0.026ns；持续板上 FPS 待量化复测

一帧流程：好帧发布 → 锁住源 bank → 加载 216 项参数（需要时）→ 四条带卷积 → 最后 DDR 写响应 → 安全消隐换帧。三源、三输出槽允许采集、计算和显示重叠。

交互方式：KEY0 切换视图，KEY1/KEY2 切换风格，KEY3 开关 UI；在原图/对比界面识别手势 0–9，持续四秒确认，原图确认后自动进入风格图。

成果范围：当前 bit 完成 CAD、定点与模块验证；20 组名画输出为真实模型预测。免录入通用手势、外部在线权重下载以及持续整机 30fps 实测仍是后续工作。

目录

摘要 **4**

第一部分 作品概述 **4**

1.1 功能与特性 4
1.2 应用领域 4
1.3 主要技术特点 4
1.4 主要性能指标 5
1.5 主要创新点 5
1.6 设计流程 5

第二部分 系统组成及功能说明 **5**

2.1 整体介绍 5
2.2 硬件系统介绍 6
2.3 软件系统介绍 16
2.4 风格训练原理与模型设计 21

第三部分 完成情况及性能参数 **28**

3.1 整体介绍 28
3.2 工程成果 28
3.3 特性成果与性能检查 28
3.4 十风格训练效果 30

第四部分 总结 **36**

4.1 可拓展之处 36
4.2 心得体会 36

第五部分 参考文献 **37**

摘要

本项目面向端侧实时绘画场景，在易灵思 Ti60F225I3 平台构建摄像头采集、神经网络风格化与 HDMI 显示系统。SC431HAI 的四 lane RAW10 经协议检查、Bayer 插值和尺寸变换形成 1280×720 RGB565 图像，经 DDR 交给六通道轻量卷积加速器。网络由输入投影、四组膨胀 DW/PW 残差块及有符号 RGB 输出头组成，各层保持全分辨率。绘画 Gram 统计、教师引导、局部纹理约束与整数 QAT 共同用于训练十组独立风格参数。

RISC-V 负责摄像头初始化、216 项参数装载、作业与中断控制。三源、三输出槽通过完整帧发布和安全消隐提交协调并发，支持原图、风格图及同源对比；按键控制视图、风格和 UI，当前板载手势采用个人模板及四秒确认。最终 CAD 资源为 230 块 RAM10 和 142 个 DSP，最小 setup/hold 余量为 +0.108/+0.026ns。CNN/DMA 模型吞吐 39.085fps 与 HDMI60Hz 分开表述，持续实板推理性能待量化复测。报告以实际源码、整数输出和签核材料说明模块实现及当前边界。

关键词：FPGA；神经风格迁移；深度可分离卷积；定点量化；RISC-V；视频交互

第一部分　作品概述

1.1　功能与特性

系统将摄像头视频在本地 FPGA 上变换为绘画风格画面，主要数据通路不依赖主机推理。图像在 DDR 中缓存，轻量 CNN 完成空间纹理和颜色的联合变换，显示支持原图、风格图及同源左右对比。十种参数依次为梵高、浮世绘、剪纸、漫画、水墨、阿什维尔抽象、形体对比、蒙德里安、马赛克及雨夜厚涂。按键提供确定的现场控制；手势以个人模板、投票和四秒保持触发切换。UI 显示采集、推理计数及当前风格，便于区分显示刷新与实际新图处理。

1.2　应用领域

作品面向互动艺术展示、数字画框、摄像头特效终端及嵌入式视觉教学。本地数据流有利于独立运行和控制视频传输开销，也提供从训练、定点导出、总线调度到 FPGA 显示的教学实例。手势仅作为交互入口，当前不承担身份识别等需要高可靠判决的任务。

1.3　主要技术特点

模型采用六通道 DW/PW 残差结构，在不下采样的条件下以膨胀卷积扩大邻域。硬件利用分条行缓存、DW 三列 bank 及 PW 多上下文流水协调 RAM 和 DSP 开销。RISC-V 与 APB

组成控制平面，128 位 AXI 承担 DDR 像素流，避免 CPU 搬运整幅图像。完整帧发布、最终 B 响应屏障和安全消隐提交使采集、计算与显示可以并行。INT8 权重、逐通道移位和冻结 BN 折叠将训练模型转换为可逐值核对的整数算术。

1.4 主要性能指标

指标	当前结果
图像空间尺寸	预处理及 CNN 为 1280×720，显示 720p60
风格数量	10 组独立学习参数，共用单套加速器
资源与时序	RAM230/256、DSP142/160；setup/hold +0.108/+0.026ns
处理速度	CNN/DMA 模型 39.085fps；实际整机持续 FPS 待复测
数值一致性	历史 50 例完整 720p、40 例小尺寸软件核对；本轮新增 20 例 QAT 一致

1.5 主要创新点

1. 将全 720p 六通道网络与分条 DW/PW 流水共同设计，在有限 RAM 与 DSP 下保留逐像素推理。
2. 将帧所有权、参数身份、视图元数据和安全换帧统一管理，使多风格切换与同源对比一致。
3. 建立绘画纹理训练、整数参考、实际固件和 CAD 报告的对应链，分别评估画质、吞吐和显示刷新。

1.6 设计流程

先在 Xilinx 平台以串口静态图验证协议、DDR 和 HDMI，再在 Ti60 平台接入 SC431HAI 与 RISC-V。随后迭代到全分辨率六通道模型，经教师引导、绘画损失及整数 QAT 训练导出参数，完成 RTL 数值回归、布局布线与电气核对。每次变更保留旧版本，对新 bit 单独记录指纹。

第二部分　系统组成及功能说明

2.1 整体介绍

系统由图像数据平面和软件控制平面组成。数据平面连接摄像头、RAW 处理、DDR、CNN 和 HDMI；控制平面由 Sapphire RISC-V、APB 寄存器、按键和手势状态机构成。`video_system_720` 在 100MHz UI 域组织帧池、作业与 DDR 仲裁，通过异步 FIFO 与 166.667MHz CNN 域、74.25MHz 显示域交换数据。摄像头字节时钟来自 D-PHY，可能在低功耗期间停止，因此不直接跨域采样多位包头。

表 1 模块与主要源码对应

功能	主要源码
PPI 与 CSI 解析	csi_ppi_bridge_recover.sv
RAW 预处理	camera_bayer_720.sv camera_pack_720.sv
源帧与作业管理	camera_frame_writer_720.sv source_frame_pool.sv video_job_control.sv
分条 DMA 与跨域	video_tile_engine_async.sv video_cnn_async.sv
卷积及参数	full_dw3x3.sv full_pointwise.sv full_parameter_bank.sv
显示及 UI	frame_reader.sv video_raster60.sv fps_overlay60.sv tmds_hdmi60.sv
CPU 及交互	video_control_apb_fast.sv style_keys47.sv gesture_snapshot.sv 和 C 固件

除特别注明外，摄像头解析、帧池、作业、DDR 用户接口及 APB 均使用 100MHz 的 clk 和高有效 reset；CNN 使用 166.667MHz 的 `fast_clk`，扫描使用 74.25MHz 像素时钟。本文将同组总线适当合并列出，低电平命名的外部复位在顶层转换，不与内部 reset 混用。

以下接口表列出主要模块边界，不重复展开全部诊断端口及厂商 DDR PHY。方向均相对该节模块；有效/就绪型流仅在 valid 与 ready 同时有效时前进，无 ready 的摄像头输入必须持续接收。

2.2 硬件系统介绍

2.2.1 平台与电气接口

系统采用 Ti60F225I3 DemoBoard V4 及 demo10 配套 SC431HAI 排线模组，沿用板载 DDR3、USB 串口和 HDMI，未增加自制机械或供电结构。板级依据为 20261012 版原理图 [5]；采集参考 V7，对照 V9 的 Bayer 与数据延迟处理 [7]，未改原 demo。

表 2 外设连接与电平约束

接口	配置电平	连接与实现约束
MIPI 专用 RX	1.2V	Bank2A/2B；配套模组接 J4，J2/J3 均 2–3
摄像头控制	3.3V	SCL D12、SDA B14 开漏；C12 模组 RESET 高有效
四按键	3.3V 输入	KEY0–3 依次 C4、P14、N14、A3，低有效
板载 USB 串口	3.3V	R4 RX、R14 TX；J8 不是 UART 接线座
DDR3	1.5V	保留原板 DDR PHY、终端及 OE 绑定
HDMI 串化侧	1.8V	Bank3A，使用现有板级 TMDS 电路

电气签核逐项检查 79 个实际端口、12 组 Bank、方向、I/O 标准及 DDR 数据/OE 绑定，与 CAD 时序检查相互独立。用户已确认 J4 和跳线接法；实际电源电压、连接器状态和温升仍须实板测量，数字审查不代替物理测量。

板级连接与内部总线的分工

图2区分电气接口与片内数据接口。DDR 引脚侧为 16 位双沿数据总线，用户侧则是 100MHz、128 位 AXI，二者通过厂商控制器转换；不能把 AXI 位宽或 UI 频率直接套到外部 DQ 上。MIPI 只承担输入，HDMI 只承担输出，GPIO 控制信号与高速差分信号分别使用对应 Bank 供电。



图 2 板级接口方向示意，省略电源和所有单根管脚。配置电平以表格和 79 端口审查清单为准。

摄像头 I²C 不是推挽高低输出。固件写入 `scl_release/sda_release`，置 1 表示高阻释放，由模组接口上拉形成高电平；置 0 才驱动低电平，并从输入端读回总线状态。板上配套模组的 3.3V 控制兼容性不能外推到裸传感器。复位信号的内部名称含 `sensor_reset_n`，但连接模组时须结合顶层极性变换判断，不能单凭后缀认定引脚低有效。

DDR 必须在 PLL 锁定、PHY 复位释放和校准完成后接收图像访问；校准失效时撤销源帧有效性。HDMI 发送使用板上既有耦合、偏置和保护电路，保持原配置与方向。本次补充报告没有更改引脚约束、供电或 bit，文档核对也不构成实物电压和温升测量。

2.2.2 摄像头接收与 RAW 预处理

作用

将四 lane CSI-2 RAW10 包恢复为可发布的 RGB565 帧。`csi_ppi_bridge_recover` 将字节及 SoT 等状态形成 44 位记录，经 512 深异步 FIFO 送入 UI 域，保持数据与状态原子对应。解析器检查包头、ECC/CRC、字节数与帧长度，错误帧不发布。

信号或接口	方向	定义与用途
四 lane PPI 字节及状态	输入	32 位数据与各 lane 有效、同步及 SoT，来自 D-PHY RX
`vs/hs/valid/raw`	输出	帧、行、样本有效及 40 位 RAW10 四样本
`packet_error/overflow`	输出	包错误与 FIFO 溢出，影响整帧有效性
`frame_start/end/bad`	输出	预处理后边界与坏帧标志，供打包及手势旁路
`pixels[31:0]`	输出	两个 RGB565 像素，低 16 位为较早的左像素

传感器配置为 1920×1080 四 lane RAW10，每行 2400 字节，每五字节恢复四个 10 位样本。Bayer 模块以邻行、邻列插值补齐颜色，再按约 $x = \lfloor 3u/2 \rfloor$、$y = \lfloor 3v/2 \rfloor$ 映射形成 1280×720 全视野输出，RAW 高八位量化为 RGB565。尺寸变换在 CNN 之前进行；风格网络内部不再减半分辨率。帧尾排空插值与打包流水，核对像素数，避免漏掉最后一行。

协议解析状态与错误边界

接收器分为字节域记录、UI 域 lane 队列和协议状态机三层。每条 lane 的小队列消化到达差异，只有需要的 lane 数据齐备才弹出对应字节。其主要状态为 `WAIT_SOT`、`HEADER`、`PAYLOAD`、`CRC`：等待同步、识别 4 字节包头、累计指定长度负载，再比较 CRC。短包携带帧边界，长包携带 RAW 行。当前范围是 VC0、四 lane、每次 HS 传输一个 CSI 包，RAW10 长包 datatype 为 `0x2B`，行 word count 固定 2400。

ECC 检查采用检测后拒绝策略，包括可纠正单比特错误也不自动修复。CRC 错误、缺行、长度不符或包中断均使当前帧失效。仅在所有 lane 队列已空、处于等待 SoT 且该记录不含数据或同步时，将孤立 SoT 状态记为软事件；这不会跳过随后的帧边界、ECC、CRC 和尺寸检查。异步 FIFO 溢出属于保持故障，需要复位恢复。由此将“传输恢复”与“接受一幅好图”分开。

RAW10 解包、颜色与位置一致性

每组负载字节记为 $b_0, \ldots, b_4$，四个 RAW 样本恢复为

$$p_i = (b_i \ll 2) \mid ((b_4 \gg 2i)\,\&\,3), \quad i = 0, 1, 2, 3.$$

输出 raw[39:0] 由低到高放置 p_0 到 p_3。预处理取各样本高八位，两拍处理四个 RAW 样本；两条行缓存与横向历史组成 3×3 窗口。以 BGGR 为例，蓝色位置保留中心 B，四个正交邻点平均得到 G，四个对角邻点平均得到 R；绿色位置依据行列奇偶选择水平或垂直邻点恢复 R/B。Bayer 模式在帧起点锁存，邻域数据、行列奇偶与有效标志一起延迟。

尺寸变换保留每组三个 RAW 坐标中的前两个，对应源坐标序列 $0, 1, 3, 4, \ldots$。最后输出坐标映射到 RAW 的 1918 列、1078 行，仍可取得右、下邻点；左、上边界使用 reflect101。它是插值后的取样，不是通用抗混叠缩放滤波器，也不是把 640×360 重复放大。图像偏绿需要分别检查 Bayer 相位、通道排列及照明白平衡，单改风格权重不能修复输入颜色错误。

表 3 相邻模块的数据布局契约

边界	位宽/布局	推进与帧尾条件
D-PHY→PPI FIFO	44 位：状态 12 ＋数据 32	数据与状态同一记录跨域
CSI→Bayer	40 位，4 个 RAW10	valid 限定样本，vs/hs 限定帧行
Bayer→ 打包	32 位，2 个 RGB565	pixel_valid 一次推进 2 像素
打包 →DDR writer	179 位记录	独立 EOF；不以最后像素代替好帧结束
DMA→CNN	24 位，R 在低 8 位	valid/ready 同拍握手才消费
显示 FIFO→raster	16 位 RGB565	有效区逐像素读取，无数据则计欠载

2.2.3 DDR 写入与源帧池

作用

将无背压的摄像头像素流与受仲裁影响的 DDR 分离。128 位字由低至高排列 8 个 RGB565 像素，行 stride 为 2560B，每帧 1843200B，即 115200 个 128 位字。写入记录使用 17 位字索引，避免超过 65535 字后回绕。

信号或接口	方向	定义与用途
fifo_data[178:0]	输入	含帧号、字索引、坏帧及独立 EOF 的像素记录
allocate/allocation_ack	双向	写帧前申请空闲 bank 并获得编号
AW/W/B	双向	写地址、128 位数据、最终响应；B 错误作废本帧
publish/abort_capture	输出	发布完整好帧或丢弃，半帧不能成为有效源
claim/release	双向	引擎领取并锁住源 bank，使用后释放

source_frame_pool 管理 4、6、8MiB 三个源 bank，轮流承担采集、最新完整帧及引擎锁定帧。一个 bank 不能同时被覆盖和读取。推理落后时允许新好帧替换未领取旧帧，并显式累计跳过数；持续采集不等于每帧都已经推理。

DDR 中的地址安排

所有 bank 以 2MiB 为槽跨度，一幅 720p RGB565 占用约 1.758MiB，剩余空间不作为下一帧有效像素。行主序、无行间 padding，坐标 (x, y) 对应字节地址

$$A(x, y) = A_{\text{bank}} + 2560y + 2x.$$

表 4 六个图像槽的地址及所有权

图像槽	基地址	谁能写、何时释放
输出 0 / 1 / 2	`0x000000 / 0x200000 / 0xA00000`	引擎写；前台槽需显示 commit ACK 后释放
原图 0 / 1 / 2	`0x400000 / 0x600000 / 0x800000`	摄像头写；CNN 领取后锁至作业结束

打包记录的位定义为 `[178]EOF`、`[177]bad`、`[176:145]frame_id`、`[144:128]word_index` 和 `[127:0]pixels`。四拍双像素合成一个 128 位词，先来的像素处于低位。EOF 是独立记录，其 index 应等于 115200；它证明帧边界已到达，而不是只证明缓存中曾出现足够像素。

写入状态机和发布屏障

`camera_frame_writer_720` 经过 IDLE、ALLOCATE、ALLOC_WAIT、WRITE 和 RESP。检测到新帧首词先申请 bank，收到 allocation ACK 再开始写；WRITE 分别记录 AW 和 W 是否握手，允许二者不同拍完成。进入 RESP 后等待真正 B 响应，成功后才读取下一记录。EOF 只有在精确词数、连续 index、同 frame_id、无 bad 且此前 B 全部成功时触发 publish。写数据握手完成不能提前当作帧可用。

源池用 `capture_owned`、`engine_owned` 与 `latest_valid` 表述所有权。空闲槽的选择同时排除三个占用角色。若 claim 与新 publish 同拍，旧 latest 交给引擎，新好帧成为 latest；引擎仍读取旧帧，采集不会覆写它。未领取的 latest 被下一好帧替代时累加 skipped 计数。分配失败或 FIFO 积压引起的坏帧与这种主动舍弃必须分开统计。

这种安排允许推理速度暂时落后，同时保持读取帧完整。代价是系统倾向处理最新可用帧，不能承诺输入每一帧都被推理；实际是否发生跳帧需读取运行计数。

2.2.4 作业控制与输出槽

`video_job_control` 负责源帧及输出槽所有权，APB 与系统集成逻辑锁存作业风格和视图。忙中仅保留最新用户请求，不改变正在计算的身份。三个输出槽位于 0、2、10MiB，轮流承担计算、待提交和前台，最多维护两项完整输出队列。

信号或接口	方向	定义与用途
start/raw_mode	输入	作业启动与原画标志，上层先检查源帧与权重
claim/claim_ack	双向	领取完整源帧，并返回锁定的 source_frame
engine_start/done/error	双向	启动引擎；done 晚于最后 DDR B 成功响应
output_bank	输出	锁定的目的槽；源地址由源池 bank 换算
commit/commit_ack	双向	安全消隐提交与显示确认，ACK 后释放旧前台

左原右风格在 CNN 内已经对齐的原 RGB 支路上，以全局 $x < 640$ 选择原图，右侧选择风格结果，二者来自同一源帧与坐标；不将“最新原图”叠到旧风格帧。每个输出槽保存视图及风格元数据，前台身份只在 commit ACK 后更新。

计算完成与显示完成为什么分开

计算完成表示全部输出已写入 DDR，显示完成表示显示端已经安全采用这一 bank。若把两者串行绑定，25.6ms 的计算还可能等待下一次 16.67ms 显示边界。当前控制器在计算结束后立即释放源帧并将结果排队，下一作业可在另一个空闲输出槽启动，显示端独立消费完整队列。

作业状态机为 IDLE→CLAIM→RUN。IDLE 检查空闲输出槽和队列容量；CLAIM 等待源池回传锁定的 bank/frame_id；RUN 发出一次 engine_start 并等待 done 或 error。error 优先于同拍 done，失败作业释放源但不入显示队列。队列最多两项，且旧前台占用独立保存；显示 reader 提前改变观察用的 front_bank 并不能释放旧槽。




图 3 输出槽生命周期。源帧锁在计算结束时释放，旧显示槽锁在下一次安全换帧 ACK 时释放。

对比模式在计算结果形成时合成，不需要显示端额外再读一幅原图。原 RGB 由独立 FIFO 保存到对应 CNN 增量到达，两支路都有效才接受下游 ready；因此背压不会把第 n 个原像素与第 $n+1$ 个风格像素相加。分条坐标加上 origin 恢复全局位置，左半边原图与右半边风格的分界始终是全图第 640 列。

2.2.5 分条 DMA 与总线仲裁

video_tile_engine_async 将 720p 拆为四条：每条有效 320 列，左右各 16 列 halo，实际输入 352×720。四条各输出 320×720，拼回完整 921600 像素。halo 只提供邻域，不作为重复像素发布；边界按全局图像坐标作 reflect101 处理。

信号或接口	方向	定义与用途
clk/fast_clk/reset	输入	UI100MHz 与 CNN166.667MHz，原子 FIFO 及握手跨域
start/style/raw_mode	输入	作业启动与模式标志，启动时锁存
cfg_valid/address/data	输入	配置写入；由 cfg_ready 反馈接收状态
AR/R	双向	30 位字节地址、128 位数据，核对响应和 RLAST
AW/W/B		
busy/done/error/cycles	输出	作业状态与 UI 域周期计数

引擎采用突发读，两组 128 位写打包槽重叠拼包和 AXI 事务。读仲裁优先响应同时请求的显示读取，授予事务保持至 RLAST。写信用由真实 B 响应释放，不以 W 通道完成代替 DDR 写完成。背压期间保持地址、数据与 valid，异常响应不先写入有效显示 FIFO 再报错。

四条带的几何关系

第 k 条有效列为 $320k \ldots 320k+319$，输入原点为 $320k-16$。四条输入横坐标范围分别是 $[-16, 335]$、$[304, 655]$、$[624, 975]$ 和 $[944, 1295]$。只保留本条局部 $x = 16 \ldots 335$ 的结果。31×31 感受野的半径是 15，16 列 halo 覆盖邻域并留出对齐余量。

每一层按全局图像边界处理 reflect101，不能将条带接缝误当作独立图像边缘。条外填充位置不作为最终输出；极左/右边界的镜像取样由算子层的全局有效区域逻辑完成。逻辑计算像素量为 $4 \times 352 \times 720 = 1013760$，比完整图多 10%；实际 DDR 读流量还受 256B 缓存块对齐及重取影响，不能只按 10% 估算总线开销。

读缓存、写打包与错误排空

读地址按 256B 对齐，每个突发 16 拍、每拍 128 位，装入 16 词局部缓存；按像素 x 的高位选缓存块、低位选词和 16 位 lane。单个突发不跨 4KiB 边界。显示与 CNN 使用读仲裁器，授予后维持所有权至 RLAST，避免两主机混收一条响应。

输出按 8 个 RGB565 像素合成一词，两个打包槽轮流承担“正在发送”和“正在拼下一词”。只有 B 响应退休该槽；W 完成但 B 未回时槽仍占用。引擎一笔写与摄像头一笔写可由 axi_write_pair 形成总共两笔在途，所有者队列按固定 ID 响应顺序路由 B。它不是无限发射的多 ID 写 DMA。

遇到 RRESP 错误、RLAST 位置错误或 BRESP 错误，停止接受新的有效输出，先排空已获总线接受的事务，随后报告 error。四条全部结束、保留像素数等于 921600、写队列为空且最终 B 成功才发 done；任何单条 done 都不能发布半幅图。

带宽和算力分别预算

仅按有效 RGB565 字节，30fps 采集、30fps 推理读写及 60Hz 显示至少需要

$$1.8432\,\mathrm{MB} \times (30 + 30 + 30 + 60) = 276.48\,\mathrm{MB/s}.$$

该式不含 halo、缓存重复读取、DDR 刷新和仲裁空洞。128 位 100MHz UI 的每方向理论数据峰值为 1.6GB/s，但单拍写响应、行切换和共享存储器会显著降低有效率，必须用真实并发计数验证。卷积名义运算量为 396 MAC/像素，包含 halo 约 4.0145 亿 MAC/帧，30fps 约 120.44 亿 MAC/s；这解释了为何需要流水、并行和片内复用，不能只看权重文件很小便认定容易实时运行。

2.2.6 CNN 卷积与参数存储

`full_dw3x3` 执行六通道独立 3×3 膨胀卷积，多行缓存保存历史，列地址分为三个 bank，内部位置并行读取三 tap。反射边界遇到 bank 冲突时用第二读阶段补齐，再进入乘加，不复制整份历史以增加端口。`full_pointwise` 执行 1×1 投影、通道混合与有符号输出头，采用两输出通道 lane、四像素上下文重叠计算。context 标签随流水传递，按接收顺序退休，保持像素顺序。

信号或接口	方向	定义与用途
`in_data/valid/ready`	双向	DW 输入 48 位六通道 uint8；PW 依 CIN 参数确定
`in_skip/in_inside`	输入	同像素残差及全局有效区域标志
`out_data/valid/ready`	双向	中间六通道 uint8；head 为三个有符号 16 位值
`origin_x/start`	输入	条带全局横向原点和初始化，决定图像边界
`cfg_valid/address/data`	输入	权重、偏置、逐通道移位的原子配置

`full_parameter_bank` 按 layer、kind、item 选中参数；APB 控制器检查范围与装载顺序。十组风格只保留一个活动工作集，共用计算核。增加风格主要增加 ROM 和目录，仍有存储与控制开销，不能说风格数完全不影响资源。

DW：用行历史换取空间邻域

DW 对每个通道独立计算 $z_c(x,y) = \sum_{i,j} w_{c,i,j} h_c(x+di, y+dj) + b_c$，$i,j \in \{-1,0,1\}$。历史 RAM 按条带宽度配置，只保存计算窗口所需的行，避免缓存整幅六通道特征图。三个列 bank 允许一个阶段读取一组三个横向 tap，乘加结果再按行组归并；边界镜像发生端口冲突时补读而不产生错误重复值。

窗口形成、地址计算、同步 RAM 读出、乘积和加法树分别寄存，局部行基址提前计算，缩短“坐标 →bank→RAM 地址 → 乘加”的组合链。每次新条带 start 重置有效历史及坐标，不能借用上一条残留。RAM 旧值存在不等于有效窗口存在，必须同时检查 inside 和行列有效条件。

PW：通道维复用与有序输出

PW 计算 $z_o = \sum_{c=0}^{C_{\text{in}}-1} w_{o,c} h_c + b_o$。两条输出 lane 并行处理两个输出通道，四组 context 保存不同像素的输入、中间累加和完成状态，在乘加等待期间处理其他 context。结果按输入顺序退出；不能按哪个 context 先算完就先输出，否则后续行缓存的空间坐标会错位。输入端 ready 只在存在可用 context 且下游容量允许时成立。

权重与结果写端使用固定生成的 byte/channel 写者，避免二维数组的动态局部写入在综合映射中产生差异。曾出现 RTL 通过但实际原语结果错误的历史问题，因此当前验证包含映射后 EFX 算子的数值核对，而非仅做 RTL 仿真。

残差、激活与参数责任边界

每个 DW/PW 残差块在 PW 输出与原块输入对齐后相加，饱和到 uint8；输出头产生有符号 RGB 增量，允许减暗、加亮及改变颜色。只允许正增量会损害水墨等风格，因此头部不能套用中间层的无符号激活。BN 在离线折叠，片上执行的是整数乘加、移位、饱和及残差。

`full_parameter_bank` 负责将合法配置写到对应寄存器，其本身不负责完整装载校验。合法顺序、数量、忙闲互斥及提交身份由 APB 控制器检查；跨域桥保证一次配置数据稳定到 CNN 确认。参数包形成、总线检查和存储写入分别有明确责任，避免以参数 bank 存在就误认为加载事务已经安全。

2.2.7 HDMI 与统计叠加

`frame_reader` 读取已提交输出槽，经 FIFO 送入像素域。`video_raster60` 以 74.25MHz 产生 1650×750 总周期、1280×720 有效区的 720p60 时序；RGB、DE 和同步按一致延迟送入 TMDS 编码与串化。

信号或接口	方向	定义与用途
`front_base/commit`	输入	完整前台地址与换帧请求，只在安全窗口采纳
`AR/R`	双向	DDR 显示读取，检查响应后才接收像素
`rgb/hsync/vsync/de`	输出	RGB888、同步及有效区，像素域对齐
`captured/inferred`	输入	好采集帧及神经作业完成计数，按 UI 时基取差
`tmds_data/clock`	输出	由现有接口资源串化至板级 TMDS 通道

`fps_snapshot` 以稳定 toggle 邮箱将 C/I、手势进度和风格送到像素域，收到 ACK 前不改变数据。I 仅统计完成的神经作业，原图拷贝和重复刷新不计推理 FPS。KEY3 关闭文字和青框，不改变 RAW/SPLIT 的识别资格。

表 5 720p60 扫描参数，正极性 HS 与 VS

方向	有效	前肩	同步	后肩	总计
水平（像素时钟）	1280	110	40	220	1650
垂直（行）	720	5	5	20	750

刷新率由 $74.25\text{MHz}/(1650 \times 750) = 60\text{Hz}$ 确定。计数器以同步区开始，故有效区起点为 $(H_{\text{sync}} + H_{\text{back}}, V_{\text{sync}} + V_{\text{back}}) = (260, 25)$；这与从有效区开始计数只是原点不同，不能将两种坐标直接混用。RGB565 扩展到 RGB888 时复制高位补低位，HS/VS/DE 和 RGB 在同一像素级保持对应关系。

显示 reader 的换帧过程为：检测消隐 toggle 请求；结束旧 AR/R 突发；在安全窗口选择新 bank；复位像素 FIFO 至少 16 个 UI 拍；等待两域 reset busy 退出；再次确认仍在安全窗口后发送 ACK。窗口在有效区前一整行关闭，迟到的请求保留到下一消隐。旧 front 只有收到这个晚 ACK 才能被写方复用。

第一幅完整图尚未提交时显示彩条；有效前台存在但有效区数据缺失时，本帧标为欠载并显示诊断色，计数每帧只加一次。这样可以区分“还没有好源帧”和“显示读取供不上”。屏幕有 60Hz 时序并不证明 CNN 每秒产生 60 幅新图。UI 中的 C/I 采用计数差，诊断串口用于进一步区分摄像头错误、推理完成和显示欠载。

2.2.8 时钟复位与 CDC

各域在时钟稳定后同步释放复位；PLL 失锁或 DDR 校准失效使数据流退出运行，不继续信任旧源帧。单比特用同步器/toggle，像素流用异步 FIFO，多位配置和状态用稳定束握手。最终约束保留 23 组标量首级例外、166 条 Gray 最大延迟约束、87 位稳定数据束及 8 条精确 D-PHY 首级例外。八个 D-PHY 首级仅连接对应二级，最小级间 setup 余量 +13.391ns。未用整组异步时钟切断隐藏关系；旧 CSI5.15 元数据争议路径已不在当前公开 PPI 解析方案中。

表 6 主要跨域通道及保持规则

通道	机制	不变量
byte→UI PPI	异步 FIFO	包数据与同步/错误位为一个原子记录
UI↔CNN 像素	异步 FIFO	ready 为流量反馈，不能跨域直传单拍 valid
UI→CNN 配置/启动	稳定数据束＋握手	ACK 前地址、值、风格及起点保持
pixel↔UI 换帧	toggle ＋同步器	请求未确认不重复翻转，受安全窗口约束
UI→pixel 统计	快照邮箱	C/I 与 UI 状态同批锁存，ACK 前不改写
按键/I²C 回读	两级同步	异步信号只进入首级，业务逻辑取二级

对异步 FIFO，Gray 指针的多位变化时间也必须约束；仅声明两个时钟无关会丢失这项检查。对稳定束，数据先锁住再发送 toggle，接收方同步请求后取数并回 ACK，约束仍限制数据传播。DPHY 首级例外只落在已证明唯一二级后继的寄存器上。字节时钟在 LP 期间停振时，UI 仍能处理超时和复位；不能依赖停止的时钟发回一次完成脉冲。

最终 setup 最小余量 0.108ns 表明目标时钟下 CAD 通过，但余量有限。该结果绑定当前器件速度等级、工具、布局种子、源码和约束；改动 CNN 位宽、参数、管线或频率后均需重做对应签核。硬件故障风险、数字 CDC 正确性和算法画质属于不同问题，分别通过电气审查、时序/仿真及实物图像检查。

2.3 软件系统介绍

2.3.1 RISC-V 固件与 APB 控制

Sapphire RV32IM 程序运行于 32KB 片内 RAM，当前固件 10588B，BSS 结束于 `0xF90071AC`，栈余 3668B。CPU 负责控制，整幅像素由 DMA 经 AXI 访问 DDR。固件先检查处理器能力，经开漏 I^2C 读取 `0x3107/0x3108`，确认预期 ID `CD6B`，再写摄像头配置并读回尺寸、VTS 等。无应答、ID 错误或配置失败时关闭采集、复位模组、释放 I^2C 并禁止 CNN 启动。

表 7 APB 主控制接口，基址 `0xF8100000`

偏移	用途
`0x04/0x08`	采集/复位/UI 控制及 busy、源帧、权重状态
`0x0C/0x10`	sticky 中断 W1C 及中断屏蔽
`0x28/0x2C/0x30`	请求风格、加载身份、clear/commit/START
`0x50/0x54/0x58`	配置地址、数据和确认事务数
`0x80--0xBC`	手势快照状态、seq/epoch 及原子风格请求
`0x2000--0x3FFC`	2048 个 32 位 RGB565 双样本词，只读
`0x4000--0x5CBF`	十组学习参数 ROM，10×736B

每组由 CPU 发出 216 项配置，等待 CNN 接收后计数，地址、事务与身份都正确才 commit。加载目标与后来按键请求分开保存，不能把尚未加载的请求当成当前权重。引擎结束通过 PLIC IRQ16 通知 CPU，启动及完成与完整帧所有权关联。

启动顺序与失败出口

复位后先运行片内 Boot RAM 中的程序，设置栈、清零 BSS 并配置机器中断入口，检查 M 扩展及乘除运算。随后释放 I²C 线、按模组要求控制复位，读回器件 ID，再执行待机

寄存器表；尺寸、VTS 等读回符合预期后才开流。传感器模拟与 PLL 寄存器沿用已核对例程，720p 由 FPGA 预处理形成，不凭经验修改为未经验证的传感器时序。

任何 ID、ACK、总线超时或配置检查失败都进入 `fail(reason)`：保存错误码，关闭 capture、保持模组复位、释放 SCL/SDA，并停留等待人工处理。故障路径不反复开流，不以“已经有 PLL 时钟”当作初始化成功。I²C 的 START、地址高/低字节、数据和 STOP 由 C 逐步操作，SCL 释放后读回实际高电平，超时就退出，避免外设拉住总线时无限等待。

模型装载的完整事务

CPU 先把目标槽写入 `0x2C` 并向 `0x30` 写 2 开始清除旧装载状态；从 `0x4000+736s` 读对应包，依次写十层的权重、偏置、移位。地址字段为 layer[15:12]、kind[11:10] 和 item[9:0]，kind 0/1/2 分别表示权重、偏置和移位。权重一次写四个 INT8，item 按字节索引递增 4；偏置和移位每通道各写一次。

APB 写 `0x54` 时如跨域配置仍未确认，PREADY 拉低延长 ACCESS 阶段。CPU 不能把一次 write 指令返回前的中间状态当成 CNN 已写入；配置桥在实际 CNN 寄存器写入边沿后才 ACK。当前 APB 校验顺序、移位不超过 20、事务计数及 busy 互斥，当前偏置由导出器进一步证明满足 22 位安全范围。在线接受任意外部包时还需重新验证这个数值上界，不能仅凭现有地址检查放行。

十层全部完成后，CPU 确认 `0x58`=216，再向 `0x30` 写 4 提交；weights_valid 置位且 loaded_style 对应真正装载目标。最新 requested_style 与 load_target 分开，加载期间用户再按键只形成下一请求。只有空闲、源帧有效、权重有效才向 `0x30` 写 1 启动，避免半组新旧权重混用。

中断服务与主循环

完成和失败状态保存在 sticky 中断寄存器，PLIC IRQ16 通知 CPU。中断函数先 claim，读取并缓存 pending，再按读取位写 1 清除，最后 complete 同一 IRQ；中断服务只处理状态，不执行整帧像素拷贝。主循环先调度符合条件的视频作业，再服务手势快照和看门狗，因此即使引擎空闲或源帧暂时停止，手势状态也不会因为仅在 busy 分支运行而卡死。

CPU 内存同时容纳程序、全局变量、背景、特征、模板和栈。四个模板 × 十类 ×192 字节为 7680B，占用明显；32KB RAM 剩余栈约 3668B，故前景连通分析复用临时数组而非另申请一幅大图。不能在此版本直接加入大型神经分类器而忽略链接布局。

2.3.2 按键与手势模块

四键经两级同步和约 10ms 消抖。KEY0 循环原图、风格图、左右对比；KEY1/KEY2 下一/上一风格；KEY3 按下一次切换 UI，长按只翻转一次。KEY1+KEY2 长按约 1 秒进入或退出学习，学习时 KEY0 录入，KEY1/KEY2 选择标签。`gesture_snapshot` 从原图左侧 $x = 0 \ldots 639$、$y = 40 \ldots 679$ 旁路采样，每 10 像素取一处，得到 64×64 RGB565、8192B 快照。REQUEST 后等待新 SOF、4096 样本及好 EOF 才 ready，CPU 多次扫描期间不覆写，读完再 ACK。seq、epoch 和 0.6 秒源龄拒绝重复及过期数据。当前分类需要 3 帧空背景和每类 4 份本人模板。补偿整体亮度后保留最大连通前景，规范化并提取 64 维 HOG、64 维灰度、64 维轮廓，比较镜像距离并拒绝不明确结果。它不设固定 R 大于 G 的肤色门，但仍不是通用手部检测器。约 333ms 一张快照，三张多数投票形成约 1 秒决定；至少 5 次同类新决定且完整 4 秒才原子提交。RAW 确认后自动切 STYLE，SPLIT 确认后保持对比。STYLE 暂停识别，返回 RAW/SPLIT 可继续。同一手势持续保持不重复触发，不同数字重新满足确认窗口。

表 8 用户手形与十风格顺序，原风格编号依次为 0、2、3、4、34、7、9、15、31、40

数字	风格	手形
0	梵高旋涡厚涂	五指弯曲围成 O 形
1	浮世绘海浪	食指
2	彩色剪纸	食指、中指
3	复古漫画	中指、无名指、小指
4	竹林水墨	除拇指外四指
5	阿什维尔抽象	五指张开
6	形体对比	拇指、小指
7	蒙德里安几何	拇指、食指、小指
8	彩色马赛克	拇指、食指
9	雨夜厚涂	食指弯钩

模板断电丢失。通用免本人录入模型已试训，但人员留出结果和第 7/9 类不足，未装入当前 bit，不能称已经通用识别 0–9。

快照与界面状态的协同

快照状态顺序为空闲 →pending→active→ready→ACK。CPU 请求仅预约下一帧；SOF 后开始采样，4096 点及完整好 EOF 后才 ready。CPU 可多次读取这块固定内存，FPGA 不得在读取期间覆写；最后一次读取后重新检查 seq、epoch、ready 和年龄，再 ACK 释放。

640×640 青框不是 CNN 裁剪窗口。它仅用于手势，实际采样点为 $(4 + 10n, 45 + 10m)$，$n, m = 0 \ldots 63$，分布在原图左半区域。选择横坐标 4 是因为输入一拍两个像素、计数器只

遍历左侧偶坐标；若误写 5，采样条件永远不满足。主视频仍然 1280×720，手势快照只占 8192B，且不额外占用 DDR 读端口。

视图、手动风格或学习事件使 epoch 更新，旧快照立即失效。识别资格取决于实际已生效的原图/对比界面，不能用尚在排队的请求模式代替。KEY3 只改变文字及青框可见性，隐藏 UI 后符合条件的手势采样继续运行。

前景、规范化和分类距离

背景由三张空框图估计；先补偿整体亮度变化，再根据背景差异和噪声形成二值前景。邻域清理去掉散点，8 连通标记保留最大区域；其包围框归一化为 64×64，并以 5%/95% 亮度分位数调整范围，减少单个反光点对对比度的影响。这里没有固定肤色门，偏绿图像不会仅因 R 小于 G 而被全部丢弃，但移动背景、遮挡和严重弱光仍可能导致前景错误。

特征由三部分组成：4×4 空间格、每格 4 方向的无向 HOG 共 64 维；8×8 网格灰度均值 64 维；8×8 网格前景密度 64 维。模板与样本的加权距离为

$$D = \frac{D_{\mathrm{HOG}} + \lfloor D_{\mathrm{gray}}/2 \rfloor + 2D_{\mathrm{mask}}}{224},$$

各项先累加对应维度的绝对差，最后按 C 整数规则取整。再比较水平镜像后的距离，取较小值。每类取四模板中的最小距离，在十类中选最优及次优；拒绝阈值为该类模板最大两两距离的两倍加 8，限制在 14–40 之间。最优距离超过阈值，或次优差距小于 $\max(\lfloor D_{\mathrm{best}}/8 \rfloor, 2)$ 时，不输出确定数字。

该方法把“不明确”与“无手”分开，数字 0 则用有效 code 1 表示，避免 0 被误当成未检测。个人模板可适应用户定义的 O 形 0、后三指 3 与拇食小 7，代价是需要本人录入且模板断电丢失。

四秒确认与重复识别

三张独立新快照中至少两张一致才形成一次候选决定；无多数或歧义不直接增加保持时间。软件同时检查两项条件：连续至少五次同类有效决定，以及首末决定间已过 400000000 个 100MHz UI tick。第一票记为 t_0，后续约 $t_0 + 1, 2, 3, 4$ 秒的五票才能证明四个完整秒；不是四票就等于四秒。

请求年龄超过 0.6 秒、报告间隔超过 1.6 秒、重复 seq、epoch 变化或类别中断均清除资格。通过时先写 epoch token，再在 APB 同一接受边沿验证 token 与风格 ID 并提交；此时若按键/模式已改变，请求被拒绝。P 表示时间进度，并不独立证明提交被接受；诊断需结合原子提交结果与前台风格 S 判断。

确认后同一手势保持不会连续触发。持续无手达到重武装条件，或检测到不同有效数字后重新满足完整四秒，可再次切换；切 STYLE 时停止识别，按 KEY0 返回 RAW/SPLIT 后恢复。该机制减少抖动与“一次后永久锁住”的状态问题，但不能纠正持续且稳定的错误分类。

2.3.3 PC 训练与诊断工具

PC 离线完成教师引导、QAT、参数导出、整数参考及报告图生成，运行时不为摄像头链路提供推理。CAM7 串口为 115200、8N1、33 个 HEX32 字段，输出采集、作业、快照与错误状态；它们是观察值，不代替原子握手。`latest` 整理模型、参数、固件、工程配置和 bit，原目录保留历史签核。先核对器件和 bit 指纹，再下载当前交付件；修改模型或重建后，重新做相应数值、时序、电气审查，不沿用旧 PASS。

诊断字段的使用方法

CAM7 一条记录含 33 个 32 位十六进制字段。前部保留包、帧、引擎与 DDR 错误，后部 24–31 描述快照 seq、CPU 报告数、分类 reason、前景量/阈值、距离/间隔、RGB 均值、CPU 耗时及 epoch/ready 等。最后 mode 字记录请求、加载、作业与前台身份，这四者在切换过程中允许短时不同，不应把 requested 直接标成“屏幕已切换”。

排查时按数据流顺序定位：C 不增长先看传感器/CSI/好帧发布；C 增长而 I 不增长看源池、参数有效、START 与错误 IRQ；I 增长但屏幕不更新看 commit 及 reader 欠载；手势报告不增长看 ready/seq/enable，报告增长而无候选看前景和距离拒绝。不同寄存器分次更新，串口行不能代替算法内部原子快照；不能据某一行的 P 和另一个时刻的 S 拼出一次确认事件。

交付目录与复现入口

`latest/verify_release.py` 检查冻结文件指纹、模型/bit 身份、工程源清单和 79 端口配置；`relocate.py` 只修正归档路径；`infer_style.py` 运行当前整数模型；`train_styles.py` 从保留起点复现纹理微调。硬件入口是归档工程中的 `build/720p/ti60_camera.xml`，可下载产物在 `release/ti60_camera.bit`。训练后若换权重，应另建候选、重新验证并生成对应 bit，而不是只替换报告图片。

完整性验证证明归档对应关系，不等于在新目录重做 CAD，也不等于已经上板。工具授权、厂商 IP 运行环境和 VGG 通用预训练权重需按说明准备；原 demo 和旧版本保留以便回归。报告、训练效果和发布文件均在同一分支管理，避免队友打开旧四风格说明而误用十风格按键。

2.4 风格训练原理与模型设计

2.4.1 从风格统计到前馈网络

神经风格迁移同时约束内容结构和绘画统计。内容约束使输出保持人物、物体及空间关系；风格约束使特征相关性接近参考画作。与对每张图反复优化像素的方法相比，前馈网络在训练阶段学习这一映射，推理阶段只执行固定算子 [1, 2]。本系统的风格参考只在训练时参与损失计算；FPGA 推理输入始终只有 RGB 三通道，风格通过选择独立权重确定。




图 4 训练、量化与部署流程示意。VGG 和教师只用于离线训练，板端执行六通道学生网络。

令内容图为 x，第 s 种风格输出为 $y = f_{\theta_s}(x)$，教师输出为 $t_s(x)$。冻结 VGG 的第 l 层特征为 ϕ_l，Gram 统计定义为

$$G_l(z) = \frac{\Phi_l(z)\Phi_l(z)^{\mathsf{T}}}{C_l H_l W_l}, \qquad \Phi_l(z) = \mathrm{reshape}\big(\phi_l(z)\big). \tag{1}$$

内容项比较输出与输入的高层特征；风格项比较输出与参考画作 r_s 在若干层的 Gram 矩阵：

$$L_c = \|\phi_c(y) - \phi_c(x)\|_2^2, \qquad L_s = \sum_l \|G_l(y) - G_l(r_s)\|_2^2. \tag{2}$$

实现使用各张量的平均误差，不将大分辨率的特征元素总数直接作为损失尺度。

仅强化逐像素拟合容易把绘画教师压成颜色滤镜。本轮降低像素蒸馏约束，并比较局部平均梯度幅值，使学生保留细笔触和局部纹理。令 E_k 分别为对水平、垂直绝对梯度作 8×8 局部平均的算子，$k \in \{x, y\}$，

$$L_e = \sum_k \|\log(E_k(y) + \epsilon) - \log(E_k(t_s) + \epsilon)\|_1. \tag{3}$$

训练还使用像素蒸馏 $L_d = \|y - t_s\|_1$、8 倍平均池化后的粗结构项 L_p 和 TV 平滑项。当前微调代码的损失组合为

$$L = 0.8L_d + L_p + 0.12L_c + 220000L_s + 0.25L_e + 0.025L_{\mathrm{TV}}. \tag{4}$$

水墨槽额外加入通道离均值的色度惩罚，系数为 2，以抑制彩色背景。该系数对应当前 Gram 归一化和特征层选择，不能离开实现直接与其他论文的系数大小比较。

各项损失解决什么问题

表 9 当前训练目标、输入与视觉作用

项	比较对象	作用及过强时的风险
像素蒸馏	学生与对应教师 RGB	锚定构图和基本色彩；过强易平均掉笔触
粗结构	8 倍平均池化学生/教师	保留大块明暗，不逐像素强行对齐纹理
VGG 内容	学生与原图第 3 组特征	约束主体结构；过强趋近原图
Gram 风格	学生与参考图 4 组统计	学习颜色与特征共现；不提供物体语义布局
局部梯度	学生与教师 8×8 梯度均值	鼓励短笔触；过强可能把背景推成噪纹
TV	输出相邻像素差	限制高频振荡；过强又会抹平磨砂感
水墨色度	RGB 对通道均值偏差	压低彩色残留；不等价于重新设计墨色结构

VGG 取冻结特征序列索引 3、8、17、20，内容使用第 3 组；进入 VGG 前按 ImageNet 均值和标准差归一化。Gram 矩阵省去空间位置，能使局部统计接近参考，却不要求星空旋涡位于天空或人物之外。因此“使用星月夜参考”不等于生成具有同等构图的大型旋涡，这既与损失定义相关，也受 RF31 限制。

局部纹理项以 $\epsilon = 0.012$ 稳定对数，比较水平、垂直绝对梯度的 8×8 平均，并非多尺度频域纹理损失。对数使弱纹理也有贡献，降低仅追逐最大边缘的倾向。该项配合较弱像素回归用于修复“只有蓝色滤镜”的退化，但当前没有做足够的同预算消融实验，不能将画质改善全部归因于单一损失。

2.4.2 全分辨率六通道结构




图 5 学生网络示意。图中省略各卷积后的冻结 BN 与定点激活；输入和隐藏层的空间尺寸保持不变。

输入投影为 1×1 卷积，RGB 三通道转为六通道。四个残差块分别执行 DW 3×3 和 PW 1×1，膨胀率为 1、2、4、8；最终有符号 1×1 输出头产生 RGB 增量，与原始 RGB 相加后饱和。深度可分离卷积的空间与通道分解降低运算量 [3]，本模型未照搬完整 MobileNet 分类网络。

表 10 单风格网络结构及卷积权重数量

阶段	算子与通道	膨胀率	权重数
输入投影	1×1，3→6	1	18
残差块 1	DW 3×3 六通道＋ PW 1×1 6→6	1	90
残差块 2	同上	2	90
残差块 3	同上	4	90
残差块 4	同上	8	90
输出头	1×1，6→3，有符号	1	18
合计	十个卷积算子	—	396

同为六输入、六输出通道时，普通 3×3 卷积每像素需要 $9C^2 = 324$ 次乘加，DW 加 PW 需要 $9C + C^2 = 90$ 次，减少约 72.2%。这只是同尺寸同通道的算子比较；残差缓存、数据搬运和并行度仍影响整机资源。

DW 权重为 $9C$、PW 为 C^2；$C = 6$ 时每残差块为 54+36=90。感受野为 $1+2(1+2+4+8) = 31$。训练模型单分支可训练参数共 567 个，含 BN、仿射及偏置；396 专指卷积系数，不能

当成所有训练参数。十分支共 5670 个可训练参数。部署折叠后每风格保存 396 个 INT8 系数、57 组偏置与移位及对齐填充，有效 712B、包跨度 736B，十组共 7360B。只有参数分十组，硬件计算核共用。

训练的 144×144 随机裁剪用于批训练，并不把推理降为 144×144。模型为全卷积，部署与本轮对照均在 1280×720 运行，无池化、2×2 共享输出或固定 XY 特征。条带调度是实现层的存储安排，不改变全图卷积定义。

2.4.3 训练数据与本轮微调

训练固定 512 张内容图，24 张验证图，与 34 张用户留出照片通过指纹排除，训练和验证路径不重叠。四个风格使用保留的绘画教师与参考，其他六类以既有 C8 整数教师作较弱空间锚点，并接受对应风格参考的 VGG 约束；不是十个风格全部从高容量绘画教师训练。

本轮先对梵高试训 1500 步，再进行十槽 12000 步纹理微调，batch 为 4、内容裁剪 144×144、参考图 384×384，Adam 初始学习率 5.5×10^{-5}。12000 步调度中梵高更新 3693 次，其余各 923 次；加上试训，梵高新增 5193 次。本轮新增总计 13500 步，checkpoint 的全局 step27500 包含继承的历史计数，不表示每槽都训练 27500 次。图像增强包括随机裁剪、水平翻转、曝光及 gamma 变化，并量化输入至 RGB565。

教师参考中，部分剪纸、漫画图为此前选定的 AI 概念素材；风格名称用于标识参考方向，不把概念图说成名家原作。本报告的两张公开名画只用于训练后评估展示，不参与本轮微调。源图、参考、模型和参数的指纹随交付目录保存。




图 6 真实 12000 步微调日志。左图为选定四槽 40 次更新滑动平均训练损失，右图为各槽更新数；不是验证损失或画质评分。

一次训练迭代的可复现流程

每次从固定内容缓存抽取 4 张，经随机裁剪、翻转、亮度与 gamma 处理，再按 RGB565 量化并扩回 RGB。该输入同时送教师与学生，避免教师使用高精度颜色、学生使用板端低

精度颜色造成域差异。内容图先整理为 176×176 缓存，迭代取 144×144；风格参考单独缩放到 384×384 计算并缓存 Gram，不与内容拼成六通道输入。

十槽调度序列为 $[0,1,0,2,3,0,4,5,6,0,7,8,9]$，梵高在每 13 步出现 4 次，其他槽各 1 次。一次仅对被选分支反向传播，教师和 VGG 不更新；总损失求导后将梯度范数限制为 4，再进行 Adam 更新和系数范围投影。QAT 卷积路径关闭混合精度，教师/VGG 可用 bfloat16 降低训练开销，不能把 VGG 训练精度直接当成 FPGA 算术格式。

实验目录保存 launch、split、CSV、checkpoint 和参考指纹；最终参数从冻结 checkpoint 导出。本轮没有改变十槽编号、网络通道或感受野，因此可以进行同一硬件结构下的画质对照，但仍需重新生成绑定新参数的固件 ROM 和 bit。训练损失曲线只能说明优化过程，不代表主观画质、泛化性能或实际帧率。

2.4.4 冻结 BN 与整数 QAT

冻结 BN 的统计量折叠进卷积：

$$\bar{W}_c = \frac{\gamma_c}{\sqrt{\sigma_c^2+\varepsilon}} W_c, \qquad \bar{b}_c = \beta_c - \frac{\gamma_c \mu_c}{\sqrt{\sigma_c^2+\varepsilon}}. \tag{5}$$

若有学习仿射，再将其增益和偏置合并。它是冻结 BN 的确定性部署，不等同于在硬件实时计算 IN。

逐输出通道选择二进制移位 s_c，将实系数缩放、按 $\lfloor z+0.5 \rfloor$ 舍入并量化到 $[-127,127]$。uint8 输入与有符号 INT8 权重相乘，偏置与累加使用有符号算术：

$$a_c = \sum_i w_{ci} x_i + b_c, \quad q_c = \left\lfloor \frac{a_c + 2^{s_c-1}}{2^{s_c}} \right\rfloor \ (s_c > 0). \tag{6}$$

$s_c = 0$ 时不加半量直接取 a_c。负数也遵循该式，不改成绝对值对称舍入。中间激活饱和到 $[0,255]$，头部为 $[-510,510]$，最后与原 RGB 相加并饱和到 $[0,255]$。残差支路同样按量化尺度对齐。

QAT 前向使用与硬件一致的折叠、量化、舍入、饱和，反向用直通估计器近似取整梯度 [4]。参数导出同时计算

$$B_c = |b_c| + 255 \sum_i |w_{ci}| \tag{7}$$

约束累加位宽。当前最大保守界 239482，小于有符号 22 位上限；加舍入量的通路采用 23 位。实际乘积、加法树、残差和输出逐层与 Python 整数参考核对，不仅比较最终视觉效果。

真实量纲与整数编码

输入 RGB 以 $S_{\text{rgb}} = 1/255$ 编码，隐藏特征以 $S_h = 6/255$ 编码。设实数输入 $x_{\text{real}} = S_{\text{in}} x_q$，期望输出 $y_{\text{real}} = S_{\text{out}} y_q$，则量化前系数应为

$$c_{oi} = \bar{W}_{oi} \frac{S_{\text{in}}}{S_{\text{out}}}, \qquad d_o = \frac{\bar{b}_o}{S_{\text{out}}}.$$

stem 使用 $S_{\text{in}}/S_{\text{out}} = 1/6$；DW/PW 中间层为 1；输出头为 6。先做这个尺度变换，再选通道移位并量化，不能把同一浮点权重直接乘 255 用于所有层。各块残差两支均在 $6/255$ 尺度，故可直接整数相加再截断；最终 RGB 旁路和头部增量都在 $1/255$ 尺度。

每通道移位初值由最大系数决定，约为 $\lfloor \log_2(127/\max_i |c_{oi}|) \rfloor$，限制 0–20，并按累加上界进一步降低。较大移位可保留小权重精度，但会放大偏置与累加数值，必须同时考虑位宽；只做 INT8 系数截断会忽略偏置溢出风险。当前导出器对十槽逐层检查，系数裁剪计数为 0；这不是所有未来模型都天然满足的性质。

例如某输出通道 $s = 3$，累加 $a = -12$，硬件取 $(-12 + 4) \gg 3 = -1$；当 $a = 12$ 时取 $(12 + 4) \gg 3 = 2$。这说明它采用加半量后算术右移，与“四舍五入绝对值后恢复符号”不同。定点参考必须复现符号扩展、舍入和饱和顺序，否则边缘纹理会出现大量一位差异。

2.4.5 从训练产物到 FPGA

1. 冻结最终 checkpoint，逐槽折叠、量化并导出权重、偏置和移位；重排成每层的配置事务。
2. 生成 736B 对齐包和只读 ROM；RISC-V 按层、类型、索引发出 216 项配置，确认后 commit。
3. 先对照软件整数与 QAT，再检查 RTL、背压、条带边界、实际映射算子及固件加载。
4. 重新综合、布局布线、STA 和引脚检查，将最终 bit 与本次模型、固件和源码指纹绑定。

当前权重“运行时加载”是 CPU 从预置 ROM 装入加速器，不是从电脑或网络下载新权重。外部在线更新作为后续目标在第四部分单独说明。

712B 数据包与 216 次写入如何得到

每层包依次存 INT8 权重、补齐到 4B 边界的零字节、小端 INT32 偏置、UINT8 移位及其 4B 对齐。包对齐与总线写入数不同：偏置/移位逐通道各发一次 32 位配置；ROM 内移位仍只占 1B。

表 11 单风格参数包和配置写入构成

层组	数量	系数/层	通道/层	包字节/层	写次数/层
stem	1	18	6	52	17
DW	4	54	6	88	26
PW	4	36	6	68	21
head	1	18	3	36	11
合计	10	396	57	712	216

例如 DW 层 54 个权重补齐 56B，偏置 24B、移位补齐 8B，共 88B；配置为 14 次权重词、6 次偏置和 6 次移位，共 26 次。整模型末尾另补 24B，跨度为 736B。十个模型占 7360B，而不是复制十套行缓存和卷积乘法器。

权重布局按输出通道、输入通道、卷积核行列顺序展平；DW 每组只对应自身通道，PW 核为 1×1。导出器同时保留 NPZ、逐层 mem 和打包 bin，并反向拆包核对，不通过时不更新发布件。四字节词中的低字节对应较低索引系数，与 CPU 小端读及固定 byte 写者一致。

数值验证与画质验证分开进行

软件验证依次比较实际 QAT 前向、GPU 整数运算和独立 NumPy int64 参考，检查每层尺寸、最终像素、边界、负累加和饱和值；RTL 再覆盖输入停顿、输出背压、配置变更与条带接缝，映射原语核验证综合后的实现。当前报告新增的 20 个完整 720p 预测全部与 QAT 逐值一致，其中两幅梵高还进行了独立 int64 全帧对照。

逐值一致证明部署遵循模型，不能证明模型好看。画质检查另外关注主体可辨性、明暗层次、暗处色块、亮屏泛白、笔触细节以及切换连续性。本报告保留真实输出而不后期调色；如果两种风格趋同，应回到训练参考、损失或网络容量继续改进，而不是在展示图上补纹理。当前只给静态效果，连续视频闪烁还需要时序一致性测试。

第三部分　完成情况及性能参数

3.1　整体介绍

系统已形成从 SC431HAI、DDR、神经卷积加速器到 HDMI 的工程实现。先前版本已有用户确认摄像头出图和风格转换的反馈；当前十风格绘画版完成 CAD 签核及对应 bit 生成，本轮未替用户下载。尚无与当前 bit、统一照明和计时条件对应的完整实物照片及持续 FPS 测量，因此本报告用可追溯的 CAD、模型与仿真材料说明已验证范围，不补造现场照片。

3.2　工程成果

3.2.1　机械与电路成果

采用原开发板、配套摄像头和显示器，未设计额外机械结构。已核对正确 V4 原理图下的按键、串口、摄像头、DDR 和 TMDS 配置。摄像头模组 J4 及 1.2V 跳线经用户确认；物理供电、接触和温升仍需实板检查。

3.2.2　软件成果

已形成十风格训练与 QAT 脚本、5670 可训练参数的最终 checkpoint、整数参考、十组硬件包、10588B 控制固件及 CAM7 诊断工具。板端支持三视图、十风格按键和 UI 开关，当前手势采用本人录入模板。免录入模型两轮试训最高约 79.7% 照片测试准确率，且自动 7 标签复核后无合格留出数据，不作为可交付识别功能。整理的 `latest` 以已签核版本为基线，实验模型单独保留状态说明。

3.3　特性成果与性能检查

表 12　最终 CAD 资源及时间指标

项目	使用	总量	说明
RAM10	230	256	89.84%，含 CNN 缓存、CPU 及手势快照等
DSP	142	160	88.75%，未复制十套 CNN
XLR	59011	60800	97.06%，后续功能扩展需继续压缩逻辑
寄存器	29702	—	工具实现统计
查找表	32898	—	工具实现统计

最终 I3 时序的最小 setup/hold 为 +0.108/+0.026ns。seed0 有负 setup 候选，已归档；最终通过合法布局/布线优化得到当前结果，未提高 DDR/UI 时钟或增加无依据多周期例外。余量较小，不能直接迁移到其他工具、器件等级或新增模块后沿用。

冻结 slot0 的完整 720p SPLIT CNN/DMA 模型输出 921600 像素，用时 2558528 个 100MHz UI 周期，即 25.58528ms，模型吞吐 39.084974fps。此模型覆盖异步 FIFO、背压和最终写响应，但不包含真实 DDR、摄像头与显示全部并发的实物影响。HDMI60Hz 只描述扫描刷新，采集目标 30fps、推理新帧 FPS 与刷新率分别计量；当前不将 39.085fps 写成实测整机帧率。

表 13 验证内容及证据边界

验证层级	当前内容
软件定点	已有 50 例完整 720p 和 40 例小尺寸整数/QAT 一致；本轮新增 20 例 QAT 逐值一致、两例独立 int64 完整帧核对
CNN 与 DMA	十模型小尺寸 RTL 与实际 EFX 算子、背压/故障/对比回归；slot0 完整 SPLIT 逐值一致
CPU 控制	实际 RISC-V 机器码 58 个 ROI 流程，2376 参数写入、14 次 ROI 期间完成 IRQ；Sapphire 另验证十槽加载
交互与 CDC	重复/过期快照、epoch 竞争、四秒门控、KEY3 开关和完整换帧等回归
板级配置	79 端口、12Bank、方向/电平/DDR OE 及精确 CDC 约束核对
物理验收	新 bit 持续 FPS、真实识别率、供电温升与统一现场照片待补

生产机器码的校准与投票测试使用模拟 MMIO 和图像输入，不是实物识别准确率。独立 Sapphire 单个合成样本分类时延为 32.09746ms，其测试显式准备模板，只用于延迟观察，不代表最坏情况或本人录入全流程。

3.3.1 如何复核帧率与切换延迟

性能统计使用三个独立事件：采集好帧 publish、完成神经作业且最终 B 成功、显示新 bank 的 commit ACK。原图拷贝与同帧重复刷新不计神经推理。若在时间窗 Δt 内这些计数分别增加 $\Delta C, \Delta I, \Delta D$，则对应速率为 $\Delta C/\Delta t$、$\Delta I/\Delta t$ 和 $\Delta D/\Delta t$；HDMI 扫描仍固定 60Hz。

后续实板复测应在固定 bit、供电、传感器曝光、输入场景和风格下预热后连续采样，记录至少 60 秒的计数差、推理周期分布、主动跳帧与错误/欠载数。切换延迟从消抖后的请求到新风格前台 ACK 计时，包含当前作业结束、必要参数装载、下一幅处理和等待消隐，不能只报卷积时间。手势还需单独记录检测开始、四秒资格通过与屏幕更新三个时刻。

3.3.2 典型错误如何被隔离

表 14 关键异常、保护动作与观测量

异常	保护动作	观测或验证方向
传感器 ID/ACK 异常	关闭采集、模组复位、释放 I²C	boot 错误码、故障退出测试
CSI CRC/尺寸异常	标坏当前帧，不发布到源池	error packets/good lines
像素 FIFO 溢出/半帧	EOF 坏标记或中断，丢弃整帧	overflow/error frames
DDR R/B 响应异常	排空已接受事务，不提交坏输出	read errors / engine failed
背压跨越消隐	保留请求至后续安全窗口	commit ACK 及欠载
参数只加载一部分	weights valid 不成立，禁止启动	cfg count 与 PSLVERROR
重复/过期手势快照	清确认窗口，不累计 P	seq/epoch/reason
模式变更撞上确认	原子 token 验证拒绝旧提交	guard result

以上为实现与已有回归所覆盖的行为，不以数字测试替代物理故障注入。所有当前数值、时序与 bit 身份绑定于同一冻结版本。报告没有为增加技术细节而修改生产 RTL 或重新生成另一份 bit。

3.4 十风格训练效果

两张公共领域作品《蒙娜丽莎》和《戴珍珠耳环的少女》分别由来源页面获取 [8, 9]，在十组参数上保持相同输入，便于比较风格差异。每张原作按比例缩至高 720 像素，两侧反射补边为 1280×720 后量化 RGB565，再运行当前最终整数模型；下图仅裁出原画有效区域，不改变模型输出颜色或锐度。

每种风格均给出两组“原图/转换图”，合计 20 个实际完整帧输出。它们不是教师图、AI 生成效果图或显示器拍摄。图中笔触、轮廓与调色可见，但小感受野网络仍偏局部纹理：梵高不能生成完整的大尺度星空旋涡；几何和马赛克槽也不保证恢复与参考画作完全相同的对象布局。两张人物画不能替代风景、弱光及连续视频的画质测试。



图 7　槽 0 梵高旋涡厚涂。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。



图 8　槽 1 浮世绘海浪。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。



图 9　槽 2 彩色剪纸。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。




图 10　槽 3 复古漫画。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。



图 11　槽 4 竹林水墨。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。



图 12　槽 5 阿什维尔抽象。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。



图 13 槽 6 形体对比。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。



图 14 槽 7 蒙德里安几何。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。



图 15 槽 8 彩色马赛克。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。




图 16 槽 9 雨夜厚涂。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。

第四部分　总结

4.1　可拓展之处

后续重点是风格权重在线下载、免本人录入手势及持续 30fps 实测。当前仅支持 CPU 从预置 ROM 加载，不具备外部在线更新；通用手势尚需补足符合用户定义的真人数据，处理移动背景、弱光与偏色。

在线更新的实施路径

第一阶段保持 C6、十层、216 事务和现有算术接口，新增带模型族、槽号、量化版本、长度及 CRC 的外部包接收与暂存。RISC-V 先检查结构、偏置累加上界和移位范围，防止任意数据经 22 位截断产生错误输出。第二阶段等待引擎空闲，将候选参数装入并用已知输入校验；成功后更新活动身份，失败重新装回保留参数。第三阶段再评估持久化和多版本管理，RAM 更新与 Flash 保存分别实现。

验收覆盖截断包、错误长度、CRC 不符、重复序号、忙中下载、请求竞争和断电恢复。在线更新可减少替换风格时重做 bit 的次数，但不能在固定硬件上任意改变层数、通道或算子，超出接口的模型仍需重新综合与签核。性能方面，需固定场景持续采样新帧计数，补充帧率分布、切换延迟、跳帧和温升记录。

4.2　心得体会

网络轻量化与硬件调度需要共同设计。396 个卷积权重并不代表访存很少：全 720p 仍有完整像素量，halo、行缓存和显示都占用带宽。DW/PW、分条、多上下文流水和三输出槽分别解决不同瓶颈，不能只提高 PLL 频率。

画质优化必须沿着同一整数模型验证。强像素回归容易抹去笔触，过强纹理又会遮蔽物体；当前通过绘画统计和局部梯度约束恢复细笔触，RF31 仍限制大尺度语义重绘。QAT/RTL 逐值一致证明实现正确，真实照片和视频才回答效果是否满意。

完整 EOF、最终 DDR 响应与显示 ACK 是三种不同屏障，任何一步提前发布都可能造成混帧。手势同样需要区分快照有效、分类可信、四秒通过和请求被接受。时间门限只能抑制短时抖动，无法修复系统性误认，因此保留个人模板并如实记录通用模型的不足。

交付应同时保存模型、整数参考、固件、工程配置、bit 指纹和测量范围。本报告将实际模型图、CAD/仿真证据与待完成实测分开，便于后续继续迭代和复核。

第五部分　参考文献

[1] Gatys L A, Ecker A S, Bethge M. A Neural Algorithm of Artistic Style. arXiv:1508.06576, 2015. https://arxiv.org/abs/1508.06576.

[2] Johnson J, Alahi A, Fei-Fei L. Perceptual Losses for Real-Time Style Transfer and Super-Resolution. ECCV, 2016. https://arxiv.org/abs/1603.08155.

[3] Howard A G, et al. MobileNets: Efficient Convolutional Neural Networks for Mobile Vision Applications. arXiv:1704.04861, 2017. https://arxiv.org/abs/1704.04861.

[4] Jacob B, et al. Quantization and Training of Neural Networks for Efficient Integer-Arithmetic-Only Inference. CVPR, 2018. https://arxiv.org/abs/1712.05877.

[5] Ti60F225I3 DemoBoard V4 原理图. TI60F225I3-V4_SCH-20261012（原理图）.pdf, 2026. 本地板级接口核对依据.

[6] 思特威. SC431HAI CMOS 图像传感器数据手册 V1.1. 本地厂商资料.

[7] Ti60F225 DemoBoard V4, demo10 SC431HAI to HDMI V7、V9. 本地参考工程. 未修改原 demo.

[8] Leonardo da Vinci. Mona Lisa. C2RMF 图像, Wikimedia Commons 公共领域艺术品页面. 访问日期 2026-11-03. https://commons.wikimedia.org/wiki/File:Mona_Lisa,_by_Leonardo_da_Vinci,_from_C2RMF_retouched.jpg.

[9] Johannes Vermeer. Girl with a Pearl Earring. Wikimedia Commons 公共领域艺术品页面. 访问日期 2026-11-03. https://commons.wikimedia.org/wiki/File:Girl_with_a_Pearl_Earring.jpg.

[10] 本项目签核记录. camera_art_ten_paint/build/720p/signoff.json 与 final_review.json, 2026-11-02; 本报告新增 assets/comparisons/verification.json, 2026-11-03.