芯绘丹青

基于 Ti60 FPGA 的十风格视频渲染系统

项目速览 1/2　系统做什么

摘要

本项目面向端侧实时绘画场景，在易灵思 Ti60F225I3 平台构建摄像头采集、神经网络风格化与 HDMI 显示系统。SC431HAI 的四通道 RAW10 数据经解析、Bayer 插值和尺寸变换形成 1280×720 图像，写入外部 DDR3；六通道轻量卷积加速器从 DDR 取帧，完成十种独立参数的风格迁移，再将完整结果交付显示。RISC-V 负责摄像头配置、权重装载、作业启动和中断处理。显示支持原图、风格图及左原右风格，按键控制视图、风格和 UI。板载手势采用快照、个人模板与四秒确认机制，免本人录入的通用模型仍在研究。

网络包含四组膨胀深度卷积与逐点卷积，保持全分辨率，单风格 396 个卷积权重；十组参数共用计算硬件。绘画感知、纹理能量与量化感知训练用于兼顾画质和整数部署。当前交付 bit 的布局布线资源为 RAM10 230/256、DSP 142/160，最小 setup/hold 余量为 +0.108/+0.026ns。CNN/DMA 模型吞吐为 39.085fps，HDMI 配置为 720p60；持续板上推理 FPS 尚待量化复测，三者分别报告。本报告给出模块接口、实现方法、实际模型对照和验证边界。




图 1　系统框架示意。实线为图像通路，虚线为控制关系；输出先写回 DDR，再由显示 reader 读取。手势当前需要个人模板。

使用方式：摄像头独立输入，无须 PC 持续传图；KEY0 切换三视图，KEY1/KEY2 切换十风格，KEY3 显示或隐藏 UI。

项目速览 2/2　如何实现与验证

一帧图像的完整路径

摄像头原始包先完成格式和完整性检查，写入一个空闲源 bank。只有好帧 EOF 和最终 DDR 写响应均到达后才发布。控制器领取最新完整帧并锁住源 bank，按四条带启动 CNN；结果全部写回后进入待显示队列，显示器在安全消隐窗口换帧，最后释放旧前台。原图与风格对比由同一作业、同一源帧生成。

表 1　当前版本的关键数值与证据范围

项目	数值及含义
输入与风格处理	1280×720，RGB565；CNN 各层无空间下采样
网络	C=6，四组 DW/PW，膨胀率 1/2/4/8，感受野 31×31
风格参数	10 组独立参数；396 卷积权重/组，736B 对齐包/组
计算与总线时钟	CNN 166.667MHz，DDR 用户接口 100MHz
显示	74.25MHz 像素时钟，1280×720@60Hz
FPGA 实现资源	RAM10 230/256，DSP142/160，XLR59011/60800
最终时序余量	setup +0.108ns；hold +0.026ns，I3 模型
模型处理吞吐	39.085fps；slot0 完整 CNN/DMA 模型，非板上实测
新增画质对照	2 张内容图 ×10 风格；实际完整 720p 整数模型输出
尚待完成	真实持续 FPS、通用免录入手势、外部在线下载新权重

关键设计选择

1. **保留全 720p 空间细节。**以 DW/PW 分解和六通道降低计算量，而非把宽高各减半。四条带仅改变调度和行缓存容量，不减少最终输出像素。
2. **参数可切换，算子共用。**十组学习参数存于 ROM，RISC-V 通过受握手保护的配置接口装入当前工作集，避免复制十套 CNN。
3. **按完整帧交付结果。**源、作业、队列与前台有明确所有权，最终 AXI 写响应和显示换帧确认共同约束 bank 释放。

成果边界

源码、固件、学习参数、bit 及验证记录已对应；先前摄像头版本已有用户上板出图反馈，本报告所列新模型 bit 本轮未代为下载。手势当前保留本人录入，通用模型试训未达标。科研框架图为 AI 辅助示意，效果图来自实际模型计算；不以示意图或软件输出代替实物照片和实测 FPS。

目录

第一部分 作品概述 **4**

1.1 功能与特性 4

1.2 应用领域 4

1.3 主要技术特点 4

1.4 主要性能指标 4

1.5 主要创新点 5

1.6 设计流程 5

第二部分 系统组成及功能说明 **5**

2.1 整体介绍 5

2.2 硬件系统介绍 6

2.3 软件系统介绍 10

2.4 风格训练原理与模型设计 11

第三部分 完成情况及性能参数 **16**

3.1 整体介绍 16

3.2 工程成果 16

3.3 特性成果与性能检查 16

3.4 十风格训练效果 17

第四部分 总结 **23**

4.1 可拓展之处 23

4.2 心得体会 23

第五部分 参考文献 **24**

第一部分　作品概述

1.1　功能与特性

系统将摄像头视频在本地 FPGA 上变换为绘画风格画面，主要数据通路不依赖主机推理。图像在 DDR 中缓存，轻量 CNN 完成空间纹理和颜色的联合变换，显示支持原图、风格图及同源左右对比。十种参数依次为梵高、浮世绘、剪纸、漫画、水墨、阿什维尔抽象、形体对比、蒙德里安、马赛克及雨夜厚涂。按键提供确定的现场控制；手势以个人模板、投票和四秒保持触发切换。UI 显示采集、推理计数及当前风格，便于区分显示刷新与实际新图处理。

1.2　应用领域

作品面向互动艺术展示、数字画框、摄像头特效终端及嵌入式视觉教学。本地数据流有利于独立运行和控制视频传输开销，也提供从训练、定点导出、总线调度到 FPGA 显示的教学实例。手势仅作为交互入口，当前不承担身份识别等需要高可靠判决的任务。

1.3　主要技术特点

模型采用六通道 DW/PW 残差结构，在不下采样的条件下以膨胀卷积扩大邻域。硬件利用分条行缓存、DW 三列 bank 及 PW 多上下文流水协调 RAM 和 DSP 开销。RISC-V 与 APB 组成控制平面，128 位 AXI 承担 DDR 像素流，避免 CPU 搬运整幅图像。完整帧发布、最终 B 响应屏障和安全消隐提交使采集、计算与显示可以并行。INT8 权重、逐通道移位和冻结 BN 折叠将训练模型转换为可逐值核对的整数算术。

1.4　主要性能指标

指标	当前结果
图像空间尺寸	预处理及 CNN 为 1280×720，显示 720p60
风格数量	10 组独立学习参数，共用单套加速器
资源与时序	RAM230/256、DSP142/160；setup/hold +0.108/+0.026ns
处理速度	CNN/DMA 模型 39.085fps；实际整机持续 FPS 待复测
数值一致性	历史 50 例完整 720p、40 例小尺寸软件核对；本轮新增 20 例 QAT 一致

1.5 主要创新点

1. 将全 720p 六通道网络与分条 DW/PW 流水共同设计，在有限 RAM 与 DSP 下保留逐像素推理。
2. 将帧所有权、参数身份、视图元数据和安全换帧统一管理，使多风格切换与同源对比一致。
3. 建立绘画纹理训练、整数参考、实际固件和 CAD 报告的对应链，分别评估画质、吞吐和显示刷新。

1.6 设计流程

先在 Xilinx 平台以串口静态图验证协议、DDR 和 HDMI，再在 Ti60 平台接入 SC431HAI 与 RISC-V。随后迭代到全分辨率六通道模型，经教师引导、绘画损失及整数 QAT 训练导出参数，完成 RTL 数值回归、布局布线与电气核对。每次变更保留旧版本，对新 bit 单独记录指纹。

第二部分　系统组成及功能说明

2.1 整体介绍

系统由图像数据平面和软件控制平面组成。数据平面连接摄像头、RAW 处理、DDR、CNN 和 HDMI；控制平面由 Sapphire RISC-V、APB 寄存器、按键和手势状态机构成。`video_system_720` 在 100MHz UI 域组织帧池、作业与 DDR 仲裁，通过异步 FIFO 与 166.667MHz CNN 域、74.25MHz 显示域交换数据。摄像头字节时钟来自 D-PHY，可能在低功耗期间停止，因此不直接跨域采样多位包头。

表 2 模块与主要源码对应

功能	主要源码
PPI 与 CSI 解析	csi_ppi_bridge_recover.sv
RAW 预处理	camera_bayer_720.sv camera_pack_720.sv
源帧与作业管理	camera_frame_writer_720.sv source_frame_pool.sv video_job_control.sv
分条 DMA 与跨域	video_tile_engine_async.sv video_cnn_async.sv
卷积及参数	full_dw3x3.sv full_pointwise.sv full_parameter_bank.sv
显示及 UI	frame_reader.sv video_raster60.sv fps_overlay60.sv tmds_hdmi60.sv
CPU 及交互	video_control_apb_fast.sv style_keys47.sv gesture_snapshot.sv 和 C 固件

以下接口表列出主要模块边界，不重复展开全部诊断端口及厂商 DDR PHY。方向均相对该节模块；有效/就绪型流仅在 valid 与 ready 同时有效时前进，无 ready 的摄像头输入必须持续接收。

2.2 硬件系统介绍

2.2.1 平台与电气接口

系统采用 Ti60F225I3 DemoBoard V4 及 demo10 配套 SC431HAI 排线模组，沿用板载 DDR3、USB 串口和 HDMI，未增加自制机械或供电结构。板级依据为 20261012 版原理图 [5]；采集参考 V7，对照 V9 的 Bayer 与数据延迟处理 [7]，未改原 demo。

表 3 外设连接与电平约束

接口	配置电平	连接与实现约束
MIPI 专用 RX	1.2V	Bank2A/2B；配套模组接 J4，J2/J3 均 2–3
摄像头控制	3.3V	SCL D12、SDA B14 开漏；C12 模组 RESET 高有效
四按键	3.3V 输入	KEY0–3 依次 C4、P14、N14、A3，低有效
板载 USB 串口	3.3V	R4 RX、R14 TX；J8 不是 UART 接线座
DDR3	1.5V	保留原板 DDR PHY、终端及 OE 绑定
HDMI 串化侧	1.8V	Bank3A，使用现有板级 TMDS 电路

电气签核逐项检查 79 个实际端口、12 组 Bank、方向、I/O 标准及 DDR 数据/OE 绑定，与 CAD 时序检查相互独立。用户已确认 J4 和跳线接法；实际电源电压、连接器状态和温升仍须实板测量，数字审查不代替物理测量。

2.2.2 摄像头接收与 RAW 预处理

作用

将四 lane CSI-2 RAW10 包恢复为可发布的 RGB565 帧。`csi_ppi_bridge_recover` 将字节及 SoT 等状态形成 44 位记录，经 512 深异步 FIFO 送入 UI 域，保持数据与状态原子对应。解析器检查包头、ECC/CRC、字节数与帧长度，错误帧不发布。

信号或接口	方向	定义与用途
四 lane PPI 字节及状态	输入	32 位数据与各 lane 有效、同步及 SoT，来自 D-PHY RX
`vs/hs/valid/raw`	输出	帧、行、样本有效及 40 位 RAW10 四样本
`packet_error/overflow`	输出	包错误与 FIFO 溢出，影响整帧有效性
`frame_start/end/bad`	输出	预处理后边界与坏帧标志，供打包及手势旁路
`pixels[31:0]`	输出	两个 RGB565 像素，低 16 位为较早的左像素

传感器配置为 1920×1080 四 lane RAW10，每行 2400 字节，每五字节恢复四个 10 位样本。Bayer 模块以邻行、邻列插值补齐颜色，再按约 $x = \lfloor 3u/2 \rfloor$、$y = \lfloor 3v/2 \rfloor$ 映射形成 1280×720 全视野输出，RAW 高八位量化为 RGB565。尺寸变换在 CNN 之前进行；风格网络内部不再减半分辨率。帧尾排空插值与打包流水，核对像素数，避免漏掉最后一行。

2.2.3 DDR 写入与源帧池

作用

将无背压的摄像头像素流与受仲裁影响的 DDR 分离。128 位字由低至高排列 8 个 RGB565 像素，行 stride 为 2560B，每帧 1843200B，即 115200 个 128 位字。写入记录使用 17 位字索引，避免超过 65535 字后回绕。

信号或接口	方向	定义与用途
`fifo_data[178:0]`	输入	含帧号、字索引、坏帧及独立 EOF 的像素记录
`allocate/allocation_ack`	双向	写帧前申请空闲 bank 并获得编号
`AW/W/B`	双向	写地址、128 位数据、最终响应；B 错误作废本帧
`publish/abort_capture`	输出	发布完整好帧或丢弃，半帧不能成为有效源
`claim/release`	双向	引擎领取并锁住源 bank，使用后释放

`source_frame_pool` 管理 4、6、8MiB 三个源 bank，轮流承担采集、最新完整帧及引擎锁定帧。一个 bank 不能同时被覆盖和读取。推理落后时允许新好帧替换未领取旧帧，并显式累计跳过数；持续采集不等于每帧都已经推理。

2.2.4 作业控制与输出槽

video_job_control 在启动时锁存源帧号、风格及视图，忙中仅保留最新请求，不改变正在计算的身份。三个输出槽位于 0、2、10MiB，轮流承担计算、待提交和前台，最多维护两项完整输出队列。

信号或接口	方向	定义与用途
start/style/mode	输入	本次作业请求；无完整源或无合法权重时拒绝
engine_busy/done/error	输入	done 必须晚于最后 DDR B 成功响应
output_bank/source_base	输出	锁定的目的槽及源地址
commit/commit_ack	双向	安全消隐提交与显示确认，ACK 后释放旧前台

左原右风格在 CNN 内已经对齐的原 RGB 支路上，以全局 $x < 640$ 选择原图，右侧选择风格结果，二者来自同一源帧与坐标；不将“最新原图”叠到旧风格帧。每个输出槽保存视图及风格元数据，前台身份只在 commit ACK 后更新。

2.2.5 分条 DMA 与总线仲裁

video_tile_engine_async 将 720p 拆为四条：每条有效 320 列，左右各 16 列 halo，实际输入 352×720。四条各输出 320×720，拼回完整 921600 像素。halo 只提供邻域，不作为重复像素发布；边界按全局图像坐标作 reflect101 处理。

信号或接口	方向	定义与用途
clk/fast_clk/reset	输入	UI100MHz 与 CNN166.667MHz，原子 FIFO 及握手跨域
start/style/raw_mode	输入	作业启动与模式标志，启动时锁存
cfg_valid/address/data	输入	配置写入；由 cfg_ready 反馈接收状态
AR/R	双向	30 位字节地址、128 位数据，核对响应和 RLAST
AW/W/B		
busy/done/error/cycles	输出	作业状态与 UI 域周期计数

引擎采用突发读，两组 128 位写打包槽重叠拼包和 AXI 事务。读仲裁优先响应同时请求的显示读取，授予事务保持至 RLAST。写信用由真实 B 响应释放，不以 W 通道完成代替 DDR 写完成。背压期间保持地址、数据与 valid，异常响应不先写入有效显示 FIFO 再报错。

2.2.6 CNN 卷积与参数存储

full_dw3x3 执行六通道独立 3×3 膨胀卷积，多行缓存保存历史，列地址分为三个 bank，内部位置并行读取三 tap。反射边界遇到 bank 冲突时用第二读阶段补齐，再进入乘加，不复制整份历史以增加端口。full_pointwise 执行 1×1 投影、通道混合与有符号输出头，采用两输出通道 lane、四像素上下文重叠计算。context 标签随流水传递，按接收顺序退休，保持像素顺序。

信号或接口	方向	定义与用途
in_data/valid/ready	双向	DW 输入 48 位六通道 uint8；PW 依 CIN 参数确定
in_skip/in_inside	输入	同像素残差及全局有效区域标志
out_data/valid/ready	双向	中间六通道 uint8；head 为三个有符号 16 位值
origin_x/start	输入	条带全局横向原点和初始化，决定图像边界
cfg_valid/address/data	输入	权重、偏置、逐通道移位的原子配置

full_parameter_bank 按 layer、kind、item 选中参数，检查范围与装载顺序。十组风格只保留一个活动工作集，共用计算核。增加风格主要增加 ROM 和目录，仍有存储与控制开销，不能说风格数完全不影响资源。

2.2.7 HDMI 与统计叠加

frame_reader 读取已提交输出槽，经 FIFO 送入像素域。video_raster60 以 74.25MHz 产生 1650×750 总周期、1280×720 有效区的 720p60 时序；RGB、DE 和同步按一致延迟送入 TMDS 编码与串化。

信号或接口	方向	定义与用途
front_base/commit	输入	完整前台地址与换帧请求，只在安全窗口采纳
AR/R	双向	DDR 显示读取，检查响应后才接收像素
rgb/hsync/vsync/de	输出	RGB888、同步及有效区，像素域对齐
captured/inferred	输入	好采集帧及神经作业完成计数，按 UI 时基取差
tmds_data/clock	输出	由现有接口资源串化至板级 TMDS 通道

fps_snapshot 以稳定 toggle 邮箱将 C/I、手势进度和风格送到像素域，收到 ACK 前不改变数据。I 仅统计完成的神经作业，原图拷贝和重复刷新不计推理 FPS。KEY3 关闭文字和青框，不改变 RAW/SPLIT 的识别资格。

2.2.8 时钟复位与 CDC

各域在时钟稳定后同步释放复位；PLL 失锁或 DDR 校准失效使数据流退出运行，不继续信任旧源帧。单比特用同步器/toggle，像素流用异步 FIFO，多位配置和状态用稳定束握手。最终约束保留 23 组标量首级例外、166 条 Gray 最大延迟约束、87 位稳定数据束及 8 条精确 D-PHY 首级例外。八个 D-PHY 首级仅连接对应二级，最小级间 setup 余量 +13.391ns。未用整组异步时钟切断隐藏关系；旧 CSI5.15 元数据争议路径已不在当前公开 PPI 解析方案中。

2.3 软件系统介绍

2.3.1 RISC-V 固件与 APB 控制

Sapphire RV32IM 程序运行于 32KB 片内 RAM，当前固件 10588B，BSS 结束于 `0xF90071AC`，栈余 3668B。CPU 负责控制，整幅像素由 DMA 经 AXI 访问 DDR。固件先检查处理器能力，经开漏 I^2C 读取 `0x3107/0x3108`，确认预期 ID `CD6B`，再写摄像头配置并读回尺寸、VTS 等。无应答、ID 错误或配置失败时关闭采集、复位模组、释放 I^2C 并禁止 CNN 启动。

表 4 APB 主控制接口，基址 `0xF8100000`

偏移	用途
`0x04/0x08`	采集/复位/UI 控制及 busy、源帧、权重状态
`0x0C/0x10`	sticky 中断 W1C 及中断屏蔽
`0x28/0x2C/0x30`	请求风格、加载身份、clear/commit/START
`0x50/0x54/0x58`	配置地址、数据和确认事务数
`0x80--0xBC`	手势快照状态、seq/epoch 及原子风格请求
`0x2000--0x3FFC`	2048 个 32 位 RGB565 双样本词，只读
`0x4000--0x5CBF`	十组学习参数 ROM，10×736B

每组由 CPU 发出 216 项配置，等待 CNN 接收后计数，地址、事务与身份都正确才 commit。加载目标与后来按键请求分开保存，不能把尚未加载的请求当成当前权重。引擎结束通过 PLIC IRQ16 通知 CPU，启动及完成与完整帧所有权关联。

2.3.2 按键与手势模块

四键经两级同步和约 10ms 消抖。KEY0 循环原图、风格图、左右对比；KEY1/KEY2 下一/上一风格；KEY3 按下一次切换 UI，长按只翻转一次。KEY1+KEY2 长按约 1 秒进入或退出学习，学习时 KEY0 录入，KEY1/KEY2 选择标签。`gesture_snapshot` 从原图左侧 $x = 0 \ldots 639$、$y = 40 \ldots 679$ 旁路采样，每 10 像素取一处，得到 64×64 RGB565、8192B 快照。REQUEST 后等待新 SOF、4096 样本及好 EOF 才 ready，CPU 多次扫描期间不覆写，读完再 ACK。seq、epoch 和 0.6 秒源龄拒绝重复及过期数据。当前分类需要 3 帧空背景和每类 4 份本人模板。补偿整体亮度后保留最大连通前景，规范化并提取 64 维 HOG、64 维灰度、64 维轮廓，比较镜像距离并拒绝不明确结果。它不设固定 R 大于 G 的肤色门，但仍不是通用手部检测器。约 333ms 一张快照，三张多数投票形成约 1 秒决定；至少 5 次同类新决定且完整 4 秒才原子提交。RAW 确认后自动切 STYLE，SPLIT 确认后保持对比。STYLE 暂停识别，返回 RAW/SPLIT 可继续。同一手势持续保持不重复触发，不同数字重新满足确认窗口。

表 5 用户手形与十风格顺序，原风格编号依次为 0、2、3、4、34、7、9、15、31、40

数字	风格	手形
0	梵高旋涡厚涂	五指弯曲围成 O 形
1	浮世绘海浪	食指
2	彩色剪纸	食指、中指
3	复古漫画	中指、无名指、小指
4	竹林水墨	除拇指外四指
5	阿什维尔抽象	五指张开
6	形体对比	拇指、小指
7	蒙德里安几何	拇指、食指、小指
8	彩色马赛克	拇指、食指
9	雨夜厚涂	食指弯钩

模板断电丢失。通用免本人录入模型已试训，但人员留出结果和第 7/9 类不足，未装入当前 bit，不能称已经通用识别 0–9。

2.3.3 PC 训练与诊断工具

PC 离线完成教师引导、QAT、参数导出、整数参考及报告图生成，运行时不为摄像头链路提供推理。CAM7 串口为 115200、8N1、33 个 HEX32 字段，输出采集、作业、快照与错误状态；它们是观察值，不代替原子握手。`latest` 整理模型、参数、固件、工程配置和 bit，原目录保留历史签核。先核对器件和 bit 指纹，再下载当前交付件；修改模型或重建后，重新做相应数值、时序、电气审查，不沿用旧 PASS。

2.4 风格训练原理与模型设计

2.4.1 从风格统计到前馈网络

神经风格迁移同时约束内容结构和绘画统计。内容约束使输出保持人物、物体及空间关系；风格约束使特征相关性接近参考画作。与对每张图反复优化像素的方法相比，前馈网络在训练阶段学习这一映射，推理阶段只执行固定算子 [1, 2]。本系统的风格参考只在训练时参与损失计算；FPGA 推理输入始终只有 RGB 三通道，风格通过选择独立权重确定。




图 2　训练、量化与部署流程示意。VGG 和教师只用于离线训练，板端执行六通道学生网络。

令内容图为 x，第 s 种风格输出为 $y = f_{\theta_s}(x)$，教师输出为 $t_s(x)$。冻结 VGG 的第 l 层特征为 ϕ_l，Gram 统计定义为

$$G_l(z) = \frac{\Phi_l(z)\Phi_l(z)^{\mathsf{T}}}{C_l H_l W_l}, \qquad \Phi_l(z) = \mathrm{reshape}\big(\phi_l(z)\big). \tag{1}$$

内容项比较输出与输入的高层特征；风格项比较输出与参考画作 r_s 在若干层的 Gram 矩阵：

$$L_c = \|\phi_c(y) - \phi_c(x)\|_2^2, \qquad L_s = \sum_l \|G_l(y) - G_l(r_s)\|_2^2. \tag{2}$$

实现使用各张量的平均误差，不将大分辨率的特征元素总数直接作为损失尺度。

仅强化逐像素拟合容易把绘画教师压成颜色滤镜。本轮降低像素蒸馏约束，并比较局部平均梯度幅值，使学生保留细笔触和局部纹理。令 E_k 分别为对水平、垂直绝对梯度作 8×8 局部平均的算子，$k \in \{x, y\}$，

$$L_e = \sum_k \|\log(E_k(y) + \epsilon) - \log(E_k(t_s) + \epsilon)\|_1. \tag{3}$$

训练还使用像素蒸馏 $L_d = \|y - t_s\|_1$、8 倍平均池化后的粗结构项 L_p 和 TV 平滑项。当前微调代码的损失组合为

$$L = 0.8L_d + L_p + 0.12L_c + 220000L_s + 0.25L_e + 0.025L_{\mathrm{TV}}. \tag{4}$$

水墨槽额外加入通道离均值的色度惩罚，系数为 2，以抑制彩色背景。该系数对应当前 Gram 归一化和特征层选择，不能离开实现直接与其他论文的系数大小比较。

2.4.2 全分辨率六通道结构




图 3 学生网络示意。图中省略各卷积后的冻结 BN 与定点激活；输入和隐藏层的空间尺寸保持不变。

输入投影为 1×1 卷积，RGB 三通道转为六通道。四个残差块分别执行 DW 3×3 和 PW 1×1，膨胀率为 1、2、4、8；最终有符号 1×1 输出头产生 RGB 增量，与原始 RGB 相加后饱和。深度可分离卷积的空间与通道分解降低运算量 [3]，本模型未照搬完整 MobileNet 分类网络。

表 6 单风格网络结构及卷积权重数量

阶段	算子与通道	膨胀率	权重数
输入投影	1×1，3→6	1	18
残差块 1	DW 3×3 六通道＋ PW 1×1 6→6	1	90
残差块 2	同上	2	90
残差块 3	同上	4	90
残差块 4	同上	8	90
输出头	1×1，6→3，有符号	1	18
合计	十个卷积算子	—	396

DW 权重为 $9C$、PW 为 C^2；$C = 6$ 时每残差块为 54+36=90。感受野为 $1+2(1+2+4+8) = 31$。训练模型单分支可训练参数共 567 个，含 BN、仿射及偏置；396 专指卷积系数，不能当成所有训练参数。十分支共 5670 个可训练参数。部署折叠后每风格保存 396 个 INT8 系数、57 组偏置与移位及对齐填充，有效 712B、包跨度 736B，十组共 7360B。只有参数分十组，硬件计算核共用。

训练的 144×144 随机裁剪用于批训练，并不把推理降为 144×144。模型为全卷积，部署与本轮对照均在 1280×720 运行，无池化、2×2 共享输出或固定 XY 特征。条带调度是实现层的存储安排，不改变全图卷积定义。

2.4.3 训练数据与本轮微调

训练固定 512 张内容图，24 张验证图，与 34 张用户留出照片通过指纹排除，训练和验证路径不重叠。四个风格使用保留的绘画教师与参考，其他六类以既有 C8 整数教师作较弱空间锚点，并接受对应风格参考的 VGG 约束；不是十个风格全部从高容量绘画教师训练。

本轮先对梵高试训 1500 步，再进行十槽 12000 步纹理微调，batch 为 4、内容裁剪 144×144、参考图 384×384，Adam 初始学习率 5.5×10^{-5}。12000 步调度中梵高更新 3693 次，其余各 923 次；加上试训，梵高新增 5193 次。本轮新增总计 13500 步，checkpoint 的全局 step27500 包含继承的历史计数，不表示每槽都训练 27500 次。图像增强包括随机裁剪、水平翻转、曝光及 gamma 变化，并量化输入至 RGB565。

教师参考中，部分剪纸、漫画图为此前选定的 AI 概念素材；风格名称用于标识参考方向，不把概念图说成名家原作。本报告的两张公开名画只用于训练后评估展示，不参与本轮微调。源图、参考、模型和参数的指纹随交付目录保存。




图 4 真实 12000 步微调日志。左图为选定四槽 40 次更新滑动平均训练损失，右图为各槽更新数；不是验证损失或画质评分。

2.4.4 冻结 BN 与整数 QAT

冻结 BN 的统计量折叠进卷积：

$$\bar{W}_c = \frac{\gamma_c}{\sqrt{\sigma_c^2 + \varepsilon}} W_c, \qquad \bar{b}_c = \beta_c - \frac{\gamma_c \mu_c}{\sqrt{\sigma_c^2 + \varepsilon}}. \tag{5}$$

若有学习仿射，再将其增益和偏置合并。它是冻结 BN 的确定性部署，不等同于在硬件实时计算 IN。

逐输出通道选择二进制移位 s_c，将实系数缩放、按 $\lfloor z+0.5 \rfloor$ 舍入并量化到 $[-127, 127]$。uint8 输入与有符号 INT8 权重相乘，偏置与累加使用有符号算术：

$$a_c = \sum_i w_{ci} x_i + b_c, \quad q_c = \left\lfloor \frac{a_c + 2^{s_c-1}}{2^{s_c}} \right\rfloor \ (s_c > 0). \tag{6}$$

$s_c = 0$ 时不加半量直接取 a_c。负数也遵循该式，不改成绝对值对称舍入。中间激活饱和到 $[0, 255]$，头部为 $[-510, 510]$，最后与原 RGB 相加并饱和到 $[0, 255]$。残差支路同样按量化尺度对齐。

QAT 前向使用与硬件一致的折叠、量化、舍入、饱和，反向用直通估计器近似取整梯度 [4]。参数导出同时计算

$$B_c = |b_c| + 255 \sum_i |w_{ci}| \tag{7}$$

约束累加位宽。当前最大保守界 239482，小于有符号 22 位上限；加舍入量的通路采用 23 位。实际乘积、加法树、残差和输出逐层与 Python 整数参考核对，不仅比较最终视觉效果。

2.4.5 从训练产物到 FPGA

1. 冻结最终 checkpoint，逐槽折叠、量化并导出权重、偏置和移位；重排成每层的配置事务。
2. 生成 736B 对齐包和只读 ROM；RISC-V 按层、类型、索引发出 216 项配置，确认后 commit。
3. 先对照软件整数与 QAT，再检查 RTL、背压、条带边界、实际映射算子及固件加载。
4. 重新综合、布局布线、STA 和引脚检查，将最终 bit 与本次模型、固件和源码指纹绑定。

当前权重“运行时加载”是 CPU 从预置 ROM 装入加速器，不是从电脑或网络下载新权重。外部在线更新作为后续目标在第四部分单独说明。

第三部分　完成情况及性能参数

3.1　整体介绍

系统已形成从 SC431HAI、DDR、神经卷积加速器到 HDMI 的工程实现。先前版本已有用户确认摄像头出图和风格转换的反馈；当前十风格绘画版完成 CAD 签核及对应 bit 生成，本轮未替用户下载。尚无与当前 bit、统一照明和计时条件对应的完整实物照片及持续 FPS 测量，因此本报告用可追溯的 CAD、模型与仿真材料说明已验证范围，不补造现场照片。

3.2　工程成果

3.2.1　机械与电路成果

采用原开发板、配套摄像头和显示器，未设计额外机械结构。已核对正确 V4 原理图下的按键、串口、摄像头、DDR 和 TMDS 配置。摄像头模组 J4 及 1.2V 跳线经用户确认；物理供电、接触和温升仍需实板检查。

3.2.2　软件成果

已形成十风格训练与 QAT 脚本、5670 可训练参数的最终 checkpoint、整数参考、十组硬件包、10588B 控制固件及 CAM7 诊断工具。板端支持三视图、十风格按键和 UI 开关，当前手势采用本人录入模板。免录入模型两轮试训最高约 79.7% 照片测试准确率，且自动 7 标签复核后无合格留出数据，不作为可交付识别功能。整理的 `latest` 以已签核版本为基线，实验模型单独保留状态说明。

3.3　特性成果与性能检查

表 7　最终 CAD 资源及时间指标

项目	使用	总量	说明
RAM10	230	256	89.84%，含 CNN 缓存、CPU 及手势快照等
DSP	142	160	88.75%，未复制十套 CNN
XLR	59011	60800	97.06%，后续功能扩展需继续压缩逻辑
寄存器	29702	—	工具实现统计
查找表	32898	—	工具实现统计

最终 I3 时序的最小 setup/hold 为 +0.108/+0.026ns。seed0 有负 setup 候选，已归档；最终通过合法布局/布线优化得到当前结果，未提高 DDR/UI 时钟或增加无依据多周期例外。余量较小，不能直接迁移到其他工具、器件等级或新增模块后沿用。

冻结 slot0 的完整 720p SPLIT CNN/DMA 模型输出 921600 像素，用时 2558528 个 100MHz UI 周期，即 25.58528ms，模型吞吐 39.084974fps。此模型覆盖异步 FIFO、背压和最终写响应，但不包含真实 DDR、摄像头与显示全部并发的实物影响。HDMI60Hz 只描述扫描刷新，采集目标 30fps、推理新帧 FPS 与刷新率分别计量；当前不将 39.085fps 写成实测整机帧率。

表 8 验证内容及证据边界

验证层级	当前内容
软件定点	已有 50 例完整 720p 和 40 例小尺寸整数/QAT 一致；本轮新增 20 例 QAT 逐值一致、两例独立 int64 完整帧核对
CNN 与 DMA	十模型小尺寸 RTL 与实际 EFX 算子、背压/故障/对比回归；slot0 完整 SPLIT 逐值一致
CPU 控制	实际 RISC-V 机器码 58 个 ROI 流程，2376 参数写入、14 次 ROI 期间完成 IRQ；Sapphire 另验证十槽加载
交互与 CDC	重复/过期快照、epoch 竞争、四秒门控、KEY3 开关和完整换帧等回归
板级配置	79 端口、12Bank、方向/电平/DDR OE 及精确 CDC 约束核对
物理验收	新 bit 持续 FPS、真实识别率、供电温升与统一现场照片待补

生产机器码的校准与投票测试使用模拟 MMIO 和图像输入，不是实物识别准确率。独立 Sapphire 单个合成样本分类时延为 32.09746ms，其测试显式准备模板，只用于延迟观察，不代表最坏情况或本人录入全流程。

3.4 十风格训练效果

两张公共领域作品《蒙娜丽莎》和《戴珍珠耳环的少女》分别由来源页面获取 [8, 9]，在十组参数上保持相同输入，便于比较风格差异。每张原作按比例缩至高 720 像素，两侧反射补边为 1280×720 后量化 RGB565，再运行当前最终整数模型；下图仅裁出原画有效区域，不改变模型输出颜色或锐度。

每种风格均给出两组“原图/转换图”，合计 20 个实际完整帧输出。它们不是教师图、AI 生成效果图或显示器拍摄。图中笔触、轮廓与调色可见，但小感受野网络仍偏局部纹理：梵高不能生成完整的大尺度星空旋涡；几何和马赛克槽也不保证恢复与参考画作完全相同的对象布局。两张人物画不能替代风景、弱光及连续视频的画质测试。



图 5　槽 0 梵高旋涡厚涂。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。



图 6　槽 1 浮世绘海浪。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。



图 7　槽 2 彩色剪纸。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。




图 8　槽 3 复古漫画。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。



图 9　槽 4 竹林水墨。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。



图 10　槽 5 阿什维尔抽象。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。



图 11 槽 6 形体对比。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。



图 12 槽 7 蒙德里安几何。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。



图 13 槽 8 彩色马赛克。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。




图 14 槽 9 雨夜厚涂。左两幅为《蒙娜丽莎》原图及输出，右两幅为《戴珍珠耳环的少女》原图及输出；均为最终模型实际整数预测。

第四部分　总结

4.1　可拓展之处

预期实现风格权重在线下载：主机发送带模型版本、层结构、长度及 CRC 的参数包，先写入非活动存储区；RISC-V 完成边界、位宽与完整性检查，等待引擎空闲后装载并原子切换，失败保留旧模型。当前仅实现从预置 ROM 加载，不宣称已有外部在线更新。另将继续补足十手势真人样本、改善弱光前景提取，并完成持续 30fps 实测及功耗、温升评估。

4.2　心得体会

本项目的主要难点是画质、存储、计算和交互共同约束下的系统一致性。减少参数并不必然降低全部资源；恢复全 720p 后，行缓存、访存和显示仍需处理完整像素。采用 DW/PW 和六通道降低运算量后，进一步的收益来自多上下文流水、列 bank 及总线重叠，不能只提高 PLL 频率。

训练方面，较强像素蒸馏会保留内容却削弱笔触，过强纹理又可能遮蔽物体。通过弱化像素回归、加入绘画 Gram 和局部纹理能量，当前梵高细笔触有所恢复，但有限感受野仍不能完成大范围语义重绘。评价应结合多内容图和真实摄像头，不能只看参考图或单张好例。

系统方面，完整 EOF、最终 DDR 响应、输出槽元数据和安全换帧必须统一；任一环节提前发布都可能把算法问题与缓存撕裂混在一起。诊断计数使采集、计算和显示可分别观察，降低联调歧义。电气核对也必须以实际板卡原理图为依据，不能把 DRC 通过当成供电正确。

手势试验进一步说明了数据定义和真实泛化的重要性。用户的 O 形 0、后三指 3 与拇指食指小指 7 并不等于数据集数字标签；自动标注也会把收拇指的手势认成 7。四秒保持可以降低短时跳变，却无法消除持续误认。因此当前保留可解释的个人录入版本，未达标的通用模型不装进交付 bit，后续需先补足正确数据和前景提取验证。

最后，交付不仅是 bit 文件，还需保留模型、整数参考、固件、工程配置和测量范围。本文将 CAD 与仿真结果、实际模型图及待完成实测分别说明，使后续更新能够沿着清楚的版本基线继续。

第五部分　参考文献

[1] Gatys L A, Ecker A S, Bethge M. A Neural Algorithm of Artistic Style. arXiv:1508.06576, 2015. https://arxiv.org/abs/1508.06576.

[2] Johnson J, Alahi A, Fei-Fei L. Perceptual Losses for Real-Time Style Transfer and Super-Resolution. ECCV, 2016. https://arxiv.org/abs/1603.08155.

[3] Howard A G, et al. MobileNets: Efficient Convolutional Neural Networks for Mobile Vision Applications. arXiv:1704.04861, 2017. https://arxiv.org/abs/1704.04861.

[4] Jacob B, et al. Quantization and Training of Neural Networks for Efficient Integer-Arithmetic-Only Inference. CVPR, 2018. https://arxiv.org/abs/1712.05877.

[5] Ti60F225I3 DemoBoard V4 原理图. TI60F225I3-V4_SCH-20261012（原理图）.pdf, 2026. 本地板级接口核对依据.

[6] 思特威. SC431HAI CMOS 图像传感器数据手册 V1.1. 本地厂商资料.

[7] Ti60F225 DemoBoard V4, demo10 SC431HAI to HDMI V7、V9. 本地参考工程. 未修改原 demo.

[8] Leonardo da Vinci. Mona Lisa. C2RMF 图像, Wikimedia Commons 公共领域艺术品页面. 访问日期 2026-11-03. https://commons.wikimedia.org/wiki/File:Mona_Lisa,_by_Leonardo_da_Vinci,_from_C2RMF_retouched.jpg.

[9] Johannes Vermeer. Girl with a Pearl Earring. Wikimedia Commons 公共领域艺术品页面. 访问日期 2026-11-03. https://commons.wikimedia.org/wiki/File:Girl_with_a_Pearl_Earring.jpg.

[10] 本项目签核记录. camera_art_ten_paint/build/720p/signoff.json 与 final_review.json, 2026-11-02; 本报告新增 assets/comparisons/verification.json, 2026-11-03.