Verilog的数据类型

Verilog中值的种类


和八种信号强度来对实际拥有如下表所示的强度值: 的硬件电路建模,4值电平 逻辑如下表:

- 逻辑 0,条件为假 0
- 逻辑 1,条件为真
- 逻辑值不确定 \boldsymbol{x}
- 高阻,浮动状态

Verilog 还是用强度值来解决 数字电路中不同强度的驱动源之 Verilog 使用了4值逻辑 间的赋值冲突,逻辑 0 和 1 可以

> 强度等级 类型 程度 最强 驱动 supply 驱动 strong 驱动 pull 存储 larger 驱动 weak 存储 medium small 驱动 最弱 驱动 highz

Verilog 的四种逻辑值



对于驱动源的强度信号的说明:

如果两个具有不同强度的信号驱动同一个线网,则竞争结果值为高强度的信号值。例如,两个强度分别为 strong1和 weak0的信号之间发生竞争,则结果服从strong1;如果两个强度相同的信号之间发生竞争,则记过不确定;例如两个强度为strong1和strong0的信号发生竞争,则结果为x。只有trireg类型的线网可以具有存储强度分为large, medium, small 三个等级。一般来说对信号竞争、mos器件、动态mos和其它底层器件的精度建模,强度具有很大作用。

变量的主要数据类型

主要有3类数据类型:

- •线网(net): net type 表示 Verilog 结构化元件间的物理 连线。它的值由驱动元件的值决定。
- •寄存器(register): register type表示一个抽象的数据存储单元。并且它的值从一个赋值到另一个赋值被保存下来。
- ·参数 (parameters): 运行时的常数(run-time constants)。


线网 (net)

线网:表示器件之间的物理连接,线网类型的变量不能存储值,而且必须受到驱动器(门元件、模块输出端、连续赋值 assign语句)的驱动。

注意:


- (1) 当没有驱动器连接到网络类型的变量,则该变量就为高阻状态(z)。
- (2) 没有声明的 net 的缺省类型为 1 位 (标量) wire类型。

缺省时可用下面的编译向导修改: `default_nettype < nettype>



线网 (net)

net并非一个关键字,它是一组类型的,包括以下几种:



类型很象 wire 类型,但 trireg 类型在没有驱动时保持以前的值。这个值的强度随时间减弱。

Verilog中net和register声明语法

net 声明的语法格式如下:

<net_type> [range] [delay] <net_name>[, net_name];


net_type: net 类型。

range: 矢量范围,以[MSB: LSB] 格式。

delay: 定义与 net 相关的延时。

net_name: net 名称,一次可定义多个 net,用逗号分开。

wire a; //声明电路中a是 wire 类型 wire b, c; //声明电路中b, c 是wire类型 wand [2:0] Addr;



寄存器类 (register)

寄存器类型用来表示存储元件,在赋新值以前保持原值。与线网不同寄存器不需要驱动源。寄存器类的四种数据类型如下:

寄存器类型 功能

reg 可定义的无符号整数变量,可以是标量(1位)或矢量,

是最常用的寄存器类型。

integer 32 位有符号整数变量,算术操作产生二进制补码形式。

的结果。通常用作不会由硬件实现的的数据处理。

real 双精度的带符号浮点变量,用法与 integer 相同。


time 64 位无符号整数变量,用于仿真时间的保存与处理。

realtime 与 real 内容一致,但可以用作实数仿真时间的保存与 处理。

寄存器类 (register)

注意:

- (1) 不要混淆寄存器数据类型与结构级存储元件。
- (2) 寄存器类型的变量具有 x 的缺省值。
- (3) 寄存器类型多应用于行为模型描述及激励描述。
- (4) 它只能在 always 语句和 initial 语句中被赋值。
- (5) 实数和实数时间类型寄存器中的值被解释为有符号浮点数。



Verilog中net和register声明语法

```
reigster 声明的语法格式如下:
    <reg_type> [range] <reg_name>[, reg_name];

reg_type: reg 类型。
range: 矢量范围,以[MSB: LSB] 格式。
delay: 定义与 net 相关的延时。
reg_name: reg 名称,一次可定义多个 reg,用逗号分开。
```

```
举例: reg a; //一个标量寄存
reg [7: 0] m, n; // 两个8位寄存器
reg sign [63:0] m; //64位带符号的值
real delta; //可以在 initial 语句中赋值 delta = 4e10或2.13
integer i; //32位的整型变量, i = delta; (2.13) delta = 2
time CurrTime; //CurrTime存储一个至少64位的时间
```

net和register举例

```
integer J;
   整型寄存器 | reg [3:0] Bcq;
码数,而reg 寄存 J = 6; // J 的值为 32'b0000...00110。
符号数。 Bcq = J; // Bcq的值 为4'b0110。
reg [1:4] Comb; Bcq = 4'b0101;
Comb = -2; //Com J = Bcq; //J的值为 32'b0000...00101。
Comb=5; // Coml J = -6; // J 的值为 32'b1111...11010。
   real 说明的变量的缺省值为0。不允许对real
                                    左边的位进
 声明值域、位界限或字节界限。当将值x和z赋
 予real类型寄存器时,这些值作0处理。
```


realRamCnt;
...
RamCnt = 'b01x1Z;
RamCnt 在赋值后的值为'b01010

这样正确的数据类型

模块的端口 //端口说明 口。缺省的端口 input [3:1] PC; 是,端口可被显 output [1:8] Instr; 度相同。

Module Micro (PC, Instr, NextAddr); 新声明为 reg 型 inout [16:1] NextAddr; 器说明中,线网 //重新说明端口类型: wire [16:1] NextAddr; /* 该说明是可选的,但如果指定了,就 必须与它的端口说明保持相同长度。 reg [1:8] Instr; /* Instr已被重新说明为 reg 类型,因此它能在 always 语句或在 initial 语句中赋 endmodule

这样正确的数据类型




数据类型定义

输入输出端口定义规则:

- (1) 输入端口可以由 net/register 驱动,但输入端口 只能是 net。
- (2) 输出端口是 net/register 类型,输出端口只能驱动 net。若在过程块中赋值,则为 register 类型;若在过程块外赋值(包括实例化语句),则为 net 类型。
- (3) 双向端口输入/输出只能是 net 类型。
- (4) 内部信号类型与输出端口相同,可以是 net 或 register 类型。判断方法也与输出端口相同。

上述规则可由可由右图来表示:

模块边界



! 注意:

若信号既需要在过程块中赋值,又需要在过程 块外赋值(这种情况是有可能出现的,如决断信 号),这时需要一个中间信号转换。

这种数据类型举例

example.v

```
修改前:
module example(o1,
  input a, b, c, d;
   output o1, o2;
   reg c, d;
   reg o2;
  and u1(o2, c, d);
   always @ (a or b)
      if (a) o1 = b;
      else o1 = 0;
endmodule
```

```
修改后:
module example(o1, o2, a, b, c, d);
   input a, b, c, d;
   output o1, o2;
    reg c, d;
//
    reg o2;
    reg o1;
   and u1(o2, c, d);
   always @ (a or b)
      if (a) o1 = b;
      else o1 = 0;
endmodule
```

选择数据类型时常犯的错误

- ■在过程块中对变量赋值时,忘了把它定义为寄存器 类型(reg)或已把它定义为连接类型了(wire)
- ■把实例的输出连接出去时,把它定义为寄存器类型了
- ■把模块的输入信号定义为寄存器类型了。

这是经常犯的三个错误!!!

端口与外部信

```
output c out;
                      input [3:0] a, b;
module top;
                      input c in;
//声明连接变量
reg [3:0] A, B;
                    endmodule
reg C IN;
 wire [3:0] SUM;
wire C OUT;
fulladd4 fa ordered (SUM, C OUT, A, B, C IN);
fulladd4 fa ordered(SUM, , A, B, C IN);
fulladd4 fa byname(.sum(SUM), .c cout(C OUT), .a(A),
                                  .b(B), .c in(C IN));
fulladd4 fa byname(.sum(SUM), .a(A), .b(B), .c in(C IN));
endmodule
```

output [3:0] sum;

module fulladd4(sum, c_cout, a, b, c_in)

寄存器数组(Register Arrays)

• 在Verilog中允许声明reg, interger, time, real, realtime及其 向量类型的数组,而对数据总统

不要将数组和线网或寄存器向量

混淆起来。向量是一个单独的元件,

register <数组名 name>

数组举例:

integer NUMS [7: 0]; // 包 它的位宽n; 数组由多个元件组成, 其中的每个元件的位宽为n或1;

reg bool [31:0]; //32个1位布尔寄存器变量组成的数组

tri [15: 0] busa; // 16位三态总线

wire [0: 31] w1, w2; // 两个32位wire, MSB为bit0

integer matrix [4:0] [0:255]; //2维的整数型数组

reg [63:0] array_4d [15:0] [7:0] [7:0] [255:0];

//4维64位寄存器型数组

wire [7:0] w array2 [5:0];

寄存器数组赋值

在赋值语句中需要注意如下区别:数组赋值不能在一条赋值语句中完成,但是寄存器可以。因此在存储器被赋值时,需要定义一个索引。

数组赋值举例:

count [5] = 0; //把 count 数组中的第5个整数型单元复位 port_id[3] = 0; //把port_id数组中的第3个寄存器型单元复位 matrix [1] [0] = 33559; // 把数组中第1行第0列的整数单元置 为33559

array_4d [0] [0] [0] [0] [15:0] = 0; /*把四维数组中索引号为 [0][0][0][0]的0-15位都置0 */

port_id = 0; //非法,企图写整个数组

matrix [1] = 0; //非法,企图写数组整个1行

存储器寻址(memory addressing)

Verilog 中,使用寄存器的一维数组来表示存储器,而存储器元素可以通过存储器索引(index)寻址,也就是给出元素在存储器的位置来寻址。其格式如下:

reg [n-1:0] <mem_name> [m-1:0]

其中, n 定义了存储器中每一个存储单元的大小, 即 该存储单元是一个 n 位的寄存器; m 定义了该存储器中 有多少个这样的寄存器

注意:

Verilog只能对存储器字进行寻址,而不能对存储器中一个字的位进行寻址。

存储器寻址举例

```
存储器寻址只是寄存器数组赋值的特例:
module mems;
 reg [8: 1] mema [0: 255]; // declare memory called mema
                    // temp register called mem word
 reg [8: 1] mem word;
                     若要对存储器字的某些位存
 initial
                        只能通过暂存器传递
   begin
                        //显示存储器中第6个字的内容
    $displayb(mema[5]);
    mem word = mema[5];
    $displayb( mem word[8]); //显示第6个字的最高有效位
   end
endmodule
```

参数型

参数型: 在Verilog 中使用 parameter 来定义一个标识符代表一个常量,称谓符号常量,也即标识符的常量形式,其格式如下:

parameter 参数名1=表达式,.....,参数名n=表达式

说明:

- (1) parameter是参数型数据的确认符。
- (2) 可一次定义多个参数,用逗号隔开。
- (3) 在每一个赋值语句的右边必须是一个常数表达式。该表达式只能包含数字或先前已定义过的参数。

用法:

- (1) 参数经常用于定义延迟时间和变量宽度,在模块或实例引用时可以通过参数传递改变在被引用模块或实例中已定义的参数。
- (2)在使用文字的地方都可以使用参数。
- (3)参数的定义是局部参数时(localparam),只在当前模块中有效。

举例:

```
parameter msb = 7; //定义参数 msb 为常量7 parameter e = 25, f = 29; //定义两个常数参数 parameter r = 5.7; //声明 r 为一个实型参数 parameter byte_size = 8, byte_msb = byte_size-1; //常数表达式赋值 parameter average_delay = (r_f)/2; //常数表达式赋值
```

```
string,而是一个整数,其
module mod1( out, in 值是所有字母的扩展
                    ASCII 值。若 file="AB",
parameter cycle = 20, 则 file 值为 8'h4142。
          setup = cycle/2 - prop del,
          p1 = 8,
          x \text{ word} = 16'bx,
          file = "/ usr1/design/mem file. dat";
  wire [p1: 0] w1;
// A wire declaration using parameter
endmodule
```

注意:参数 file 不是

参数重载(overriding)

模块实例化时参数重载

```
不需要给所有参数赋新值,
module mod1( out, in1, in2);
                                    因为#说明延时
parameter p1 = 8,
                                的时候只能用于gate
        real_constant = 2.039,
                                或过程语句,不能用
        x_word = 16'bx,
        file =
                                于模块实例。gate在
 "/usr1/jdough/design/mem_file.dat";
                                实例化时只能有延时,
                                不能有模块参数。
endmodule
module top;
               次序与原
               说明相同
 mod1 #(5, 3.0, 1/2)
                       men
 in1, in2);
endmodule
                             是延时呢?
          使用#
```

复习(review)

问题:

- 1. 在Verilog中,什么情况下输出端会输出X值?
- 2. net和register类型的主要区别是什么?
- 3. 在Verilog中如何定义一个常数?

解答:

- 1. 若输出端输出X值,一种可能是输出net上发生驱动冲突,二是由一个未知值传递到net上引起。
- 2. register有存储功能,而net必须持续驱动。
- 3. 在Verilog中使用parameter定义一个常数。文本宏也是常数的一种形式。