
### Verilog实验验收导入文件指南-以实验八为例


#### 1.打开vivado并将板子插好




## 2.进入界面后,按照下面进行操作,注意文件地址不能带中文,最好全是英文不加符号,然后点击open




## 3.进入open界面之后,注意点击.xpr后缀名的文件,然后再点击OK




#### 4.由于vivado版本不同,所以可能会出现以下界面,直接点 击OK就行



#### 5.进入vivado主界面之后,注意一下下面的窗口



#### 6.在主界面完成以下操作:



# end:之后再程序加载到板子上之后,就可以进行操作检验了,可以通过管脚约束文件和verilog源文件进行分析得到所要进行操作的管脚

| 拨码开关 | DIP15 | AB1 | 3.3V |
|------|-------|-----|------|
|      | DIP14 | AB2 | 3.3V |
|      | DIP13 | AB3 | 3.3V |
|      | DIP12 | AB5 | 3.3V |
|      | DIP11 | AB6 | 3.3V |
|      | DIP10 | AB7 | 3.3V |
|      | DIP9  | AB8 | 3.3V |
|      | DIP8  | AA8 | 3.3V |
|      | DIP7  | Y9  | 3.3V |
|      | DIP6  | W9  | 3.3V |
|      | DIP5  | V9  | 3.3V |
|      | DIP4  | V8  | 3.3V |
|      | DIP3  | W4  | 3.3V |
|      | DIP2  | W2  | 3.3V |
|      | DIP1  | W1  | 3.3V |
|      | DIP0  | V2  | 3.3V |