

人体反应测试仪

姓名：吴方煜

学号：23307140043

摘要

本文完成了基于 Basys-3 开发板的人体反应测试仪设计与实现，面向视觉反应时间的精确测量与交互展示。系统以五状态 FSM 为核心，完成随机等待、刺激提示、反应计时、结果显示与平均值统计等完整流程控制；随机等待由 16-bit LFSR 生成，范围 500ms–5000ms，计时分辨率 1ms，并对 100ms–5000ms 有效反应进行判定，能够识别抢按与超时并给出 FAIL 提示。按键输入采用 20ms 积分式消抖并输出稳定触发脉冲，保证交互可靠性。显示层同时驱动四位七段数码管与 640×480@60Hz VGA，提供状态提示与结果展示；蜂鸣器与 LED 光效用于强化刺激提示与结果反馈。设计采用自顶向下的模块化方法，包含按键消抖、反应核心、七段显示、VGA 渲染与蜂鸣器/LED 特效等子模块，并在顶层进行统一时序与接口管理。基于 Vivado 平台完成综合与实现，资源占用低于 7%，建立/保持裕量满足 100MHz 时钟约束。通过 RTL 功能仿真与 SDF 后仿真覆盖正常、抢按、超时与平均值计算场景，硬件上板验证结果与仿真一致，系统运行稳定。

工程项目地址（包括演示视频在内）：<https://github.com/wfy2-design/ASIC-project>。

目录

1	设计规划	3
1.1	设计要求	3
1.2	设计思路	4
1.3	硬件平台	5
1.4	开发环境和 EDA 工具使用说明	6
1.5	系统框图	6
2	设计实现	7
2.1	顶层原理图	7
2.2	子模块设计和验证	9
2.2.1	按键消抖模块 (debouncer)	9
2.2.2	反应核心模块 (reaction_core)	10
2.2.3	显示输出模块	12
2.3	综合与实现	14
2.3.1	综合约束设定和结果	14
2.3.2	静态时序分析	15
3	FPGA 系统功能验证与硬件调试	17
3.1	功能仿真验证	17
3.2	硬件上板调试	20
3.3	仿真结果分析	21
4	项目总结	21
4.1	设计成果	21
4.2	经验与体会	22
4.3	可能的改进方向	22
4.4	总结	22
5	参考文献	22
6	附录——关键文件说明	23
6.1	源代码文件列表	23
6.2	仿真测试文件列表	23
6.3	约束与报告文件	23
6.4	关键 FSM 状态转换表	24
6.5	反应判定规则	24

1 设计规划

1.1 设计要求

本项目要求设计一个基于 FPGA 的人体反应测试仪，用于精确测量人体的视觉反应时间。设计采用 Basys-3 开发板（搭载 Xilinx Artix-7 XC7A35T FPGA 芯片），利用板上的按键、七段数码管、LED、蜂鸣器和 VGA 接口实现完整的交互体验。

功能要求

1. 使用 4 个七段数码管作为主显示界面，同时支持 VGA 显示器输出；
2. 配备 2 个按键：**START 按键** (BtnU) 用于开始测试/切换显示模式，**反应按键** (BtnD) 用于受试者按下反应；
3. 内部通过 LFSR 生成随机等待时间（500ms 至 5000ms），等待结束后将所有 LED 点亮作为视觉刺激信号，蜂鸣器发出响声作为听觉刺激信号；
4. LED 的显示上，测量从 LED 全亮到按下反应按键的时间差；七段数码管的显示上，测量七段数码管从“||||”到按下反应按键的时间差；VGA 的显示上，测量由红变绿到按下反应按键的时间差。即人体反应时间，分辨率为 1ms；
5. 有效反应时间范围为 100ms 至 5000ms。若反应时间小于 100ms（抢按）或大于 5000ms（超时未按），判定为失败（FAIL），七段数码管显示“FAIL”；
6. 每次测试完成后显示本次反应时间；再次按 START 键显示最近几次有效反应的平均值；再次按 START 键开始新一轮测试。

技术指标

- 系统时钟频率：100MHz（Basys-3 板载晶振）
- 时间分辨率：1ms
- 随机等待范围：500ms ~ 5000ms（LFSR 伪随机生成）
- 有效反应判定： $100\text{ms} \leq T_{\text{react}} \leq 5000\text{ms}$
- 历史记录数量：最多记录 3 次有效反应（即计算平均值只取三次最近测量时的值）
- 按键消抖时间：20ms

1.2 设计思路

本设计采用自顶向下的分层设计方法。从系统功能需求出发，将整个系统划分为多个功能相对独立的子模块，每个子模块完成特定的功能，通过顶层模块进行实例化和互联。

状态机设计

系统的核心是一个五状态有限状态机（FSM），控制整个测试流程的状态转换。各状态定义如下：




图 1: 系统 FSM 状态转换图

模块划分

根据功能需求，系统划分为以下子模块：

1. 按键消抖模块（debouncer）：消除机械按键的抖动，输出稳定的按键电平信号，消抖时间 20ms；

2. 反应核心模块 (reaction_core): 实现 FSM 状态机、LFSR 随机数生成、反应计时和历史记录管理;
3. 七段数码管显示模块 (display_7seg): 动态扫描驱动 4 位数码管, 实现数字、字母和特殊字符的显示;
4. 蜂鸣器和 LED 特效模块 (beep_led_fx): 产生蜂鸣器音调和 LED 光效模式;
5. VGA 渲染模块 (vga_renderer): 生成 640×480@60Hz 的 VGA 信号, 内置点阵字库, 在显示器上显示状态信息和数字。

1.3 硬件平台

Basys-3 开发板简介

本项目使用 Digilent 公司的 Basys-3 FPGA 开发板。该开发板搭载 Xilinx Artix-7 系列 XC7A35T-1CPG236C FPGA 芯片, 主要硬件资源如下:

表 1: Basys-3 开发板主要硬件资源

资源	规格
FPGA 芯片	Xilinx Artix-7 XC7A35T-1CPG236C
逻辑单元	33,280 Logic Cells
Slice LUTs	20,800
Slice Registers	41,600
Block RAM	1,800 Kb
DSP Slices	90
时钟	100MHz 板载晶振
七段数码管	4 位共阳极
LED	16 个
按键	5 个 (本项目使用 3 个)
VGA 接口	12-bit VGA (RGB 各 4bit)
PMOD 接口	4 个 (蜂鸣器通过 PMOD JA 输出)
USB-JTAG	编程和调试接口

本设计使用的 FPGA 引脚资源如下:

- 时钟: W5 (100MHz 晶振输入)
- 按键: U18 (btnC/复位)、T18 (btnU/START)、U17 (btnD/反应)
- 七段数码管: W7-U7 (段选 seg)、U2-W4 (位选 an)

- **LED:** U16-L1 (16 个 LED, 低 4 位用于光效)
- **VGA:** G19-N19 (Red)、J17-D17 (Green)、N18-J18 (Blue)、P19 (Hsync)、R19 (Vsync)
- **蜂鸣器:** J1 (PMOD JA1)

1.4 开发环境和 EDA 工具使用说明

本项目使用 Xilinx Vivado 2023.2 作为 FPGA 开发工具, 主要开发流程如下:

1. **创建工程:** 在 Vivado 中新建 RTL Project, 选择目标器件 xc7a35tcpg236-1;
2. **添加源文件:** 将所有 SystemVerilog 源文件添加至工程, 顶层文件为 project.sv;
3. **添加约束文件:** 导入 XDC 约束文件 project.xdc, 配置引脚约束和时钟约束;
4. **综合 (Synthesis):** 运行综合, 将 RTL 代码映射为门级网表;
5. **功能仿真:** 编写 Testbench 进行 RTL 级功能验证;
6. **实现 (Implementation):** 进行布局布线, 生成比特流文件;
7. **时序仿真:** 基于布局布线后的延时信息, 进行后仿真验证;
8. **生成比特流和下载:** 生成.bit 文件并通过 USB-JTAG 下载到 FPGA 板上进行硬件验证。

1.5 系统框图

系统整体架构如图2所示, 以反应核心模块 (reaction_core) 为中心, 接收消抖后的按键脉冲信号, 控制 FSM 状态机运行。核心模块将当前状态 (state)、计数值、结果显示等信号分发给三个输出模块: 七段数码管模块、VGA 渲染模块和蜂鸣器/LED 特效模块。




图 2: 人体反应测试仪系统框图

2 设计实现

2.1 顶层原理图

顶层模块 `reaction_tester_top` 封装了整个系统的所有子模块实例，并定义了 FPGA 顶层引脚接口。模块内部的信号流如表2所示，顶层连接关系如图3所示。




图 3: 顶层模块内部连接原理图

表 2: 模块间核心内部信号说明

信号名	说明
state[2:0]	当前 FSM 状态
wait_cnt_ms[12:0]	等待计数器
react_cnt_ms[12:0]	反应计数器
last_result_ms[12:0]	最新反应时间结果
last_is_fail	失败标志
hist_valid_cnt[1:0]	有效历史记录数
avg_ms[13:0]	平均反应时间
d3,d2,d1,d0[4:0]	数码管各位段码值

顶层模块接口说明

表3列出了顶层模块的所有输入输出端口。

表 3: 顶层模块端口列表

端口名	方向	说明
clk	Input	100MHz 系统时钟
btnC	Input	复位按键（低电平有效）
btnU	Input	START/切换按键
btnD	Input	反应按键
buzzer_out	Output	蜂鸣器输出（PMOD JA1）
seg[6:0]	Output	七段数码管段选信号
dp	Output	小数点信号
an[3:0]	Output	数码管位选信号
led[15:0]	Output	16 个 LED 输出
vgaRed[3:0]	Output	VGA 红色通道
vgaGreen[3:0]	Output	VGA 绿色通道
vgaBlue[3:0]	Output	VGA 蓝色通道
Hsync	Output	VGA 水平同步信号
Vsync	Output	VGA 垂直同步信号

2.2 子模块设计和验证

2.2.1 按键消抖模块（debouncer）

设计原理 机械按键在按下和释放时会产生触点弹跳现象，导致电平在短时间内多次跳变。若不进行处理，单次按键操作可能被误读为多次按键事件。本模块采用经典的**积分式消抖算法**：以 1kHz 采样率持续采样按键状态，当检测到按键电平变化时启动计数器，只有当按键电平连续稳定 20ms 后才确认为有效按键状态，波形示意如图4所示。




图 4: 按键消抖波形示意图

参数化设计 模块支持以下参数配置：

- CLK_HZ：系统时钟频率（默认 100MHz）
- DEBOUNCE_MS：消抖稳定时间（默认 20ms）
- ACTIVE_LOW：按键有效电平极性（1 表示低电平有效）

核心代码

```

1 always_ff @(posedge clk or negedge rst_n) begin
2     if (!rst_n) begin
3         stable_cnt    <= '0;
4         stable_state <= 1'b0;
5     end else if (sample_tick) begin
6         if (key_sync1 == stable_state) begin
7             stable_cnt <= '0;
8         end else begin
9             if (stable_cnt == STABLE_TICKS-1) begin
10                stable_state <= key_sync1;
11                stable_cnt    <= '0;
12            end else begin
13                stable_cnt <= stable_cnt + 1'b1;
14            end
15        end
16    end
17 end

```

仿真验证 Testbench 通过模拟按键信号的快速翻转来验证消抖模块的正确性。仿真结果显示，输入信号的短时抖动被正确滤除，输出信号仅在按键稳定后才发生变化。

2.2.2 反应核心模块 (reaction_core)

设计原理 反应核心模块是整个系统的控制中枢，实现了完整的人体反应测试逻辑。模块主要包含以下功能单元：

1. **FSM 状态机**：管理 5 个测试状态之间的转换逻辑；
2. **LFSR 伪随机数发生器**：生成 16-bit 随机数用于计算随机等待时间；
3. **毫秒计数器**：基于 tick_1ms 信号的精确计时；
4. **历史记录寄存器**：保存最近 3 次有效反应时间，用于计算平均值。

FSM 状态转换 FSM 采用三段式写法（组合逻辑计算次态 + 时序逻辑状态更新），状态编码如下：

表 4: FSM 状态编码表

状态名	编码	功能描述
S_IDLE	3'd0	空闲等待，数码管显示“0000”
S_WAIT_RANDOM	3'd1	随机等待阶段，数码管显示“—”
S_REACT	3'd2	反应测量阶段，数码管显示“ ”
S_SHOW_RESULT	3'd3	显示本次测试结果
S_SHOW_AVG	3'd4	显示平均反应时间

LFSR 随机数生成 本设计采用 16-bit 斐波那契型 LFSR 生成伪随机序列，反馈多项式为：

$$x^{16} + x^{14} + x^{13} + x^{11} + 1 \quad (1)$$

种子值为 0x1ACE。LFSR 每个时钟周期更新一次，具有 $2^{16} - 1$ （65535）的周期。随机等待时间的计算公式为：

$$T_{wait} = 500 + (LFSR \bmod 4501) \quad (\text{单位: ms}) \quad (2)$$

因此等待时间范围为 500ms 至 5000ms。

```

1 always_ff @(posedge clk or negedge rst_n) begin
2     if (!rst_n) lfsr <= 16'h1ACE;
3     else lfsr <= {lfsr[14:0], lfsr[15]^lfsr[13]^lfsr[12]^lfsr[10]};
4 end
5
6 function automatic logic [12:0] random_delay_ms(input logic [15:0] rnd);
7     logic [12:0] m;
8     m = rnd % 13'd4501;
9     random_delay_ms = 13'd500 + m;
10 endfunction

```

Listing 1: LFSR 和随机延迟生成代码

历史记录与平均值计算 模块维护一个移位寄存器链（hist0、hist1、hist2），记录最近 3 次有效反应时间。平均值计算采用组合逻辑实现：

```

1 always_comb begin
2     unique case (hist_valid_cnt)
3         2'd0: avg_ms = 14'd0;

```

```

4      2'd1: avg_ms = hist0;
5      2'd2: avg_ms = (hist0 + hist1) / 2;
6      default: avg_ms = (hist0 + hist1 + hist2) / 3;
7  endcase
8 end

```

Listing 2: 平均值计算逻辑

仿真实验 功能仿真（project_tb.sv）涵盖了以下测试场景：

1. **正常反应测试**：模拟正常范围内（ $\geq 100\text{ms}$ 且 $\leq 5000\text{ms}$ ）的反应，验证结果显示正确且历史记录更新；
2. **抢按测试**：在等待阶段提前按下反应键，验证系统正确判定为 FAIL，且不计入历史记录；
3. **超时测试**：反应测量阶段超过 5000ms 未按键，验证系统正确判定超时 FAIL；
4. **VGA 信号测试**：检查 VGA 同步信号和非 X 颜色输出。

2.2.3 显示输出模块

七段数码管模块（display_7seg） 本模块采用动态扫描方式驱动 4 位共阳极七段数码管。扫描分频为 100MHz/4000，单个数码管的刷新频率约为 6.25kHz，利用人眼的视觉暂留效应实现 4 位数码管的“同时”显示。模块结构如图5所示。




图 5: 七段数码管模块结构

字符编码支持 16 种显示内容：数字 0-9、破折号 (-)、竖线 (|)、字母 F/A/I/L 以及空白。特殊字符在不同状态下使用：

- IDLE 状态：显示 “0000”

- WAIT_RANDOM 状态：显示 “—”
- REACT 状态：显示 “|||”
- SHOW_RESULT 失败：显示 “FAIL”
- SHOW_RESULT 成功：显示反应时间（单位 ms）
- SHOW_AVG：显示平均值或 “—”（无历史数据时）

VGA 渲染模块(vga_renderer) VGA 渲染器产生 640×480@60Hz 的标准 VGA 时序信号，并在屏幕中央渲染文字信息。模块包含以下核心组件：

1. 像素时钟分频器：100MHz/4 = 25MHz 像素时钟
2. 行列计数器：h_cnt (0-799)、v_cnt (0-524)，产生标准的 VGA 同步时序
3. 点阵字库：内置 5×7 像素点阵字体 ROM，支持数字、字母和特殊字符
4. 文字渲染引擎：根据当前状态计算文字内容和位置，从字库读取像素进行渲染
5. 背景颜色控制：不同状态显示不同背景色（蓝色 =IDLE、暗红 =WAIT、暗绿 =REACT、灰色 =RESULT/AVG）

表 5: VGA 各状态显示内容

状态	背景色	显示文字
S_IDLE	蓝色	“START”（白色）
S_WAIT_RANDOM	红色	无文字（等待中）
S_REACT	绿色	无文字（反应中）
S_SHOW_RESULT	灰色	反应时间（绿色）/FAIL
S_SHOW_AVG	灰色	平均值（黄色）/—

VGA 时序参数严格遵循 VESA 640×480@60Hz 标准，如表6所示。

表 6: VGA 640×480@60Hz 时序参数

参数	有效区	前沿	同步脉冲	后沿
水平（像素）	640	16	96	48
垂直（行）	480	10	2	33

总周期：水平 800 像素，垂直 525 行

蜂鸣器和 LED 特效模块 (beep_led_fx) 本模块实现两个附加功能：

蜂鸣器控制：当进入 REACT 状态时，蜂鸣器发出约 2kHz 的提示音（基于 100MHz 分频至 4kHz 的方波），持续 80ms 后自动停止。

LED 光效：16 个 LED 提供状态指示，低 4 位 (led[3:0]) 显示动态光效模式，led[4] 用于指示蜂鸣器工作：

- WAIT 阶段：交替闪烁模式 (0b1010 ↔ 0b0101)
- REACT 阶段：全部点亮 (0b1111)
- 结果显示：成功 =0b0110，失败 =0b1001
- 平均值显示：0b0011
- 空闲：全部熄灭

2.3 综合与实现

2.3.1 综合约束设定和结果

时钟约束 在 XDC 约束文件中定义了 100MHz 系统时钟：

```
1 set_property -dict { PACKAGE_PIN W5 IOSTANDARD LVCMOS33 } [get_ports clk]
2 create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [
    get_ports clk]
```

Listing 3: 时钟约束 (project.xdc)

引脚约束 所有 FPGA I/O 引脚均配置为 LVCMOS33 电平标准，共约束了 47 个 I/O 引脚（3 个按键输入 + 1 个蜂鸣器输出 + 8 个七段数码管信号 + 16 个 LED + 12 个 VGA RGB + 2 个 VGA 同步 + 5 个其他）。

综合结果 使用 Vivado 2023.2 在目标器件 xc7a35tcbpg236-1 上进行综合和实现。资源利用率如表7所示。

表 7: FPGA 资源利用率报告

资源类型	已使用	可用量	利用率
Slice LUTs	1,252	20,800	6.02%
Slice Registers	252	41,600	0.61%
F7 Muxes	5	16,300	0.03%
Slices	390	8,150	4.79%
Bonded IOB	47	106	44.34%
BUFGCTRL	1	32	3.13%

综合后的原语使用统计如表8所示。LUT2 用量最高（429 个），LUT4 次之（384 个），说明综合工具对组合逻辑进行了合理的映射。CARRY4 使用了 252 个，主要用于计时器中的加法器和比较运算。

表 8: 主要原语使用统计

原语	数量	功能类别
LUT2	429	查找表
LUT4	384	查找表
LUT6	271	查找表
CARRY4	252	进位链
LUT3	243	查找表
FDCE	236	触发器
LUT5	163	查找表
LUT1	112	查找表
OBUF	43	I/O 缓冲
FDPE	14	触发器
FDRE	2	触发器

2.3.2 静态时序分析

在 Slow Process Corner 下进行建立时间（Setup）和保持时间（Hold）分析，结果如表9所示。

表 9: 时序分析总结

分析项目	WNS/WHs	TNS	失败端点
Setup (Max)	0.692ns	0.000ns	0/378
Hold (Min)	0.145ns	0.000ns	0/378
Pulse Width	4.500ns	0.000ns	0/253

所有用户时序约束均已满足。最差建立时间裕量为 0.692ns，最差保持时间裕量为 0.145ns，均在安全范围内。最关键的时序路径来自 LFSR 寄存器到 wait_target_ms 寄存器之间的组合逻辑路径，包含 17 级逻辑（13 个 CARRY4 + 1 个 LUT1 + 1 个 LUT2 + 1 个 LUT3 + 1 个 LUT4），数据路径总延迟为 9.309ns（其中逻辑延迟 6.021ns 占 64.683%，路由延迟 3.288ns 占 35.317%）。vivado 中静态时序仿真截图如图6所示，Design Timing Summary 界面中的 WNS/WHs、端点统计与约束满足状态与报告结果一致。最差路径的建立时间时序示意图如图7所示。





图 6: 静态时序仿真截图



逻辑延迟: 6.021ns (64.683%) 时钟偏斜: 0.027ns
 路由延迟: 3.288ns (35.317%) 时钟不确定度: 0.035ns

图 7: 最差路径建立时间分析示意图

3 FPGA 系统功能验证与硬件调试

3.1 功能仿真验证

在进行硬件上板之前，通过编写 Testbench 进行全面的功能仿真验证。本项目包含两个层次的仿真：

RTL 级功能仿真（project_tb.sv）

RTL 级仿真不包含实际的门级延迟，用于验证逻辑功能的正确性。仿真使用 CLK_HZ=1000（即 1kHz 简化时钟）来加速仿真进程。

本测试平台采用自校验（self-checking）方式：每一步设置预期结果，如果不满足则立即执行 \$fatal 终止并报告原因，所有检查通过则输出 PASS。

正确性判定机制（RTL 仿真）：

- **状态机与超时保护：**wait_state 任务在限定周期内等待 dut.state 进入目标状态，超时即 \$fatal，避免状态机卡死；
- **正常反应场景：**强制 wait_target_ms=30 缩短等待时间，进入 S_REACT 后延迟 150 个时钟再 press_react，断言 last_is_fail=0、last_result_ms 落在 100–5000ms 范围内，且 hist_valid_cnt 递增；
- **抢按场景：**强制 wait_target_ms=200 并在等待阶段提前 press_react，断言 last_is_fail=1 且 hist_valid_cnt 不变，验证 Fail 不会被计入历史；
- **超时场景：**强制 wait_target_ms=15 快速进入 S_REACT，不按键并等待 5600 个时钟，断言 last_is_fail=1 且 last_result_ms>=5000；
- **VGA 完整性：**长时间监测 Hsync/Vsync 电平翻转，并对 vgaRed/Green/Blue 做归约异或检查是否含 X 态，任一异常立即 \$fatal。

主要验证项目：

1. **复位测试：**确认复位后系统正确进入 IDLE 状态；
2. **正常流程测试：**完整模拟从 START 到结果显示的完整测试流程；
3. **抢按检测：**在 WAIT_RANDOM 状态提前按下反应键，验证 FAIL 判定；
4. **超时检测：**在 REACT 状态计时超过 5000ms，验证超时 FAIL 判定；
5. **历史记录更新：**验证有效反应被正确记录，FAIL 不计入历史；
6. **平均值计算：**验证多轮测试后平均值计算正确；

7. **VGA 信号完整性**: 验证 Hsync/Vsync 具有正常高低电平切换, RGB 输出不含 X 态。

Testbench 执行流程与输出:

- 以 CLK_HZ=1000 运行, 按键通过 `press_start` 与 `press_react` 任务产生稳定的按键脉冲;
- 强制 `wait_target_ms` 以缩短等待阶段, 依次完成正常反应、抢按与超时三类场景;
- 使用 `wait_state` 监测状态迁移, 遇到异常即 `$fatal` 终止并给出原因;
- 通过 `$display("PASS: project_tb completed successfully.")` 给出通过提示。

仿真激励与结果波形说明:

- 复位阶段: `btnC` 保持高电平, 随后拉低释放复位, 状态进入并稳定在 `S_IDLE`;
- 正常反应: `btnU` 脉冲触发 `S_WAIT_RANDOM`, 等待计数达到目标后进入 `S_REACT`, `btnD` 脉冲后转到 `S_SHOW_RESULT`, `last_is_fail=0` 且 `last_result_ms` 在 100–5000ms 范围内, `hist_valid_cnt` 递增;
- 抢按/超时: 等待阶段按 `btnD` 直接进入结果态并置 `last_is_fail=1` 且历史记录不更新; 反应阶段超时后进入结果态且 `last_result_ms>=5000`;
- VGA 检查: Hsync/Vsync 在波形中出现高低电平翻转, `vgaRed/Green/Blue` 不含 X 态。

后仿真验证 (project_postsyn_tb.sv)

后仿真基于布局布线后的时序信息, 使用 SDF (Standard Delay Format) 文件标注门级延迟, 验证设计在实际硬件延迟下的功能正确性。

```
1 initial begin
2     $sdf_annotate("reaction_tester_top_timesim.sdf", dut);
3 end
```

Listing 4: 后仿真 SDF 标注

正确性判定机制 (后仿真):

- **SDF 时序注入**: 通过 `$sdf_annotate` 加载 `reaction_tester_top_timesim.sdf`, 确保所有后续检查都在门级延迟模型下进行;
- **反应窗口到达性**: `wait_led_pattern(4'hF, 7000)` 等待 `led[3:0]` 变为全亮, 超时即 `$fatal`, 验证随机等待与状态切换在时序延迟下仍可达;

- **流程连贯性：**在 LED 全亮后触发 `press_react`，再执行两次 `press_start` 覆盖结果/均值切换流程，确保无异常停滞；
- **VGA 鲁棒性：**默认快速模式仅要求 `Hsync` 翻转，并检查 RGB 无 X 态；启用 `+FULL_VGA` 时额外要求 `Vsync` 翻转，以完整验证场同步周期；
- **一致性输出：**若任一检查失败或信号异常，立即 `$fatal` 终止；全部通过则输出 `PASS`。

后仿真额外关注：

- 门级延迟下状态机是否仍然正确工作；
- LED 光效模式是否按时序正确切换；
- VGA 输出信号在带延迟条件下是否满足规范。

Testbench 执行流程与输出：

- 通过 `$sdf_annotate` 加载 `reaction_tester_top_timesim.sdf`，使门级延迟生效；
- 复位后触发一次完整流程，并等待 LED 低 4 位为 `4'hF` 以确认进入反应窗口；
- VGA 检查提供快速模式（默认）与全量模式（`+FULL_VGA`），快速模式下跳过 `Vsync` 翻转要求以缩短门级仿真时间；
- 若检测到信号异常或超时，使用 `$fatal` 终止；通过则输出 `$display("PASS: project_postsyn_tb completed successfully.")`。

仿真激励与结果波形说明：

- SDF 标注后时序行为与 RTL 一致，复位释放后启动测试并在波形中观察到 `led[3:0]` 出现 `4'hF`，表示进入反应窗口；
- 触发反应与结果/均值流程后，输出信号保持稳定，无异常翻转；
- VGA 波形中 `Hsync` 必然翻转，`Vsync` 在 `+FULL_VGA` 模式下可观察到翻转，RGB 不含 X 态；
- 运行日志会输出 `INFO: FAST_VGA mode enabled`（快速模式）及最终 `PASS` 提示。

3.2 硬件上板调试

下载流程

1. 使用 USB 线连接 Basys-3 开发板的 PROG 端口至 PC;
2. 在 Vivado 中打开 Hardware Manager, 连接至目标器件;
3. 将生成的.bit 比特流文件编程至 FPGA;
4. 观察板上七段数码管、LED 和 VGA 显示器的初始状态。

功能验证步骤

1. **初始状态检查:** 上电后七段数码管应显示“0000”, VGA 屏幕显示蓝色背景和“START”文字;
2. **启动测试:** 按下 START 键 (BtnU), 数码管变为“—”, LED 低 4 位开始交替闪烁, 表示进入随机等待阶段;
3. **反应测试:** 等待 LED 全亮后 (表示进入 REACT 状态), 迅速按下反应键 (BtnD), 观察数码管显示的反应时间;
4. **抢按测试:** 在 LED 交替闪烁时提前按下反应键, 验证显示“FAIL”;
5. **平均值查看:** 完成多次正常测试后, 按 START 键切换至平均值显示模式;
6. **蜂鸣器测试:** 进入 REACT 状态时, 蜂鸣器应发出短促提示音 (约 80ms);
7. **VGA 输出测试:** 连接 VGA 显示器, 验证各状态下的显示内容与背景颜色切换正确。

调试要点

- 按键消抖时间设为 20ms 能有效消除机械抖动, 若仍有按键连击现象可适当增大消抖参数;
- LFSR 种子值影响随机等待序列的分布, 可通过修改种子值获得不同的测试体验;
- VGA 显示需要正确连接至支持 640×480@60Hz 的显示器, 部分较新的显示器可能需要调整显示比例设置。

3.3 仿真结果分析

功能仿真和后仿真的所有测试用例均通过。以下为关键测试场景的结果：

表 10: 仿真测试结果汇总

测试项目	预期结果	实际结果
正常反应判定	PASS, 记录反应时间	PASS
抢按检测	FAIL, 不记录历史	PASS
超时检测	FAIL, 反应时间 $\geq 5000\text{ms}$	PASS
历史记录更新	hist_valid_cnt 正确递增	PASS
平均值计算	正确计算最近 3 次平均	PASS
VGA 同步信号	Hsync/Vsync 正常翻转	PASS
VGA 颜色输出	不含 X 态	PASS

4 项目总结

4.1 设计成果

本项目成功设计并实现了一个基于 Xilinx Artix-7 FPGA 的完整人体反应测试仪系统。设计涵盖了从 RTL 编码、功能仿真、逻辑综合、布局布线到时序仿真的完整 ASIC/FPGA 设计流程。

主要成果包括：

1. **完整的 FSM 控制系统：**五状态有限状态机精确控制测试流程，状态转换逻辑清晰可靠；
2. **LFSR 伪随机数生成：**16-bit LFSR 生成高质量伪随机序列，实现了 500ms 至 5000ms 的随机等待时间；
3. **毫秒级计时：**基于 100MHz 系统时钟的 1ms 信号，实现分辨率为 1ms 的精确计时；
4. **消抖算法：**20ms 积分式消抖有效滤除按键机械抖动，保证了用户交互的可靠性；
5. **双显示输出：**七段数码管和 VGA 显示器双路输出，VGA 内置 5×7 点阵字库支持中英文字符显示；
6. **音效和光效：**蜂鸣器提示音和 LED 动态光效增强了用户交互体验；
7. **时序约束满足：**在 100MHz 时钟频率下，建立时间裕量 0.692ns，所有时序约束均满足；
8. **资源占用：**仅使用 6.02% 的 LUT 和 0.61% 的寄存器资源，为功能扩展留有余量。

4.2 经验与体会

1. **自顶向下设计方法的优势：**通过先定义顶层接口和模块划分，再逐步实现子模块，使得整个设计过程层次分明，便于调试和维护；
2. **状态机设计的重要性：**FSM 是数字系统的核心，本项目的五状态 FSM 覆盖了正常流程和各种异常情况的处理；
3. **仿真的必要性：**功能仿真在 RTL 阶段发现了多个逻辑错误（如抢按判定条件、历史记录更新时机等），避免了硬件调试的困难；
4. **时序约束的作用：**正确设置时钟约束是保证设计在目标频率下可靠运行的前提，时序分析帮助确认了关键路径的裕量；
5. **参数化设计的复用性：**debouncer 模块通过参数化实现了高可复用性，仅需修改参数即可适应不同的消抖需求。

4.3 可能的改进方向

1. **增加更多统计功能：**可统计最快/最慢反应时间、反应次数等；
2. **多模式测试：**可增加听觉反应测试（蜂鸣器触发）模式；
3. **UART 通信：**通过串口将测试数据上传至 PC 进行进一步分析；
4. **更丰富的 VGA 界面：**增加图形化界面要素，如进度条、历史趋势图等。

4.4 总结

本设计围绕“随机刺激—反应计时—结果反馈”的核心流程，完成了从模块划分、RTL 实现、仿真验证到上板调试的完整闭环。系统在 100MHz 时钟下稳定工作，功能覆盖正常反应、抢按与超时判定，交互层通过数码管与 VGA 同步展示，蜂鸣器与 LED 增强了提示效果。整体资源开销较低、时序裕量充足，为后续功能扩展与界面优化预留了空间。通过本项目实践，进一步强化了状态机设计、时序约束与仿真验证对可靠性的重要性。

5 参考文献

- [1] Digilent Inc, *Basys-3 FPGA Board Reference Manual*, 2023。

6 附录——关键文件说明

6.1 源代码文件列表

文件名	行数	功能说明
project.sv	8	顶层文件，include 所有子模块
reaction_tester_top.sv	167	顶层模块，实例化所有子模块，端口映射
reaction_core.sv	136	反应核心 FSM, LFSR, 计时和历史记录
debouncer.sv	67	参数化按键消抖模块
display_7seg.sv	157	七段数码管动态扫描驱动
beep_led_fx.sv	59	蜂鸣器音调和 LED 光效控制
vga_renderer.sv	373	VGA 时序生成和文字渲染

表 11: 源代码文件说明

6.2 仿真测试文件列表

文件名	行数	功能说明
project_tb.sv	149	RTL 级功能仿真 Testbench
project_postsyn_tb.sv	115	后仿真 Testbench (含 SDF 标注)

表 12: 仿真测试文件说明

6.3 约束与报告文件

文件名	说明
project.xdc	引脚约束和时钟约束文件
impl_timing_summary.rpt	综合实现时序分析报告
impl_utilization.rpt	资源利用率报告

表 13: 约束与报告文件说明

6.4 关键 FSM 状态转换表

表 14: FSM 完整状态转换表

当前状态	触发条件	下一状态	输出动作
S_IDLE	start_pulse	S_WAIT_RANDOM	生成随机等待时间，清零计数器
S_WAIT_RANDOM	react_pulse（抢按）	S_SHOW_RESULT	标记 FAIL，显示“FAIL”
S_WAIT_RANDOM	wait_cnt $\geq$ target	S_REACT	进入反应状态，LED 全亮
S_REACT	react_pulse	S_SHOW_RESULT	记录反应时间，更新历史
S_REACT	react_cnt $\geq$ 5000	S_SHOW_RESULT	标记超时 FAIL
S_SHOW_RESULT	start_pulse	S_SHOW_AVG	切换显示平均值
S_SHOW_AVG	start_pulse	S_WAIT_RANDOM	开始新一轮测试

6.5 反应判定规则

表 15: 反应结果判定规则表

场景	判定条件	结果	历史记录
抢按（等待中按键）	状态 = S_WAIT_RANDOM	FAIL	不更新
正常反应	$100\text{ms} \leq T \leq 5000\text{ms}$	显示时间	更新
反应过快	$T < 100\text{ms}$	FAIL	不更新
超时未按	$T \geq 5000\text{ms}$	FAIL	不更新