

2026 年专用集成电路设计方法 Project

一、 设计规划

1.1 设计要求

设计一个人体反应测试仪，用 4 个 8 段 LED 作为显示（当然也可以用其他的显示方式，比如可以使用液晶显示器，HDMI，VGA 接口的显示器等），2 个按键分别表示启动（START）和反应按键。Start 键表示开始测试/显示模式，内部计数器开始计数，四个 8 段显示为———，接着随机时间（500ms 到 5S 不等）变为 | | | |，被测试的人看到后快速按反应按键，测试仪显示从开始变为 | | | | 到被测试人按反应按键的时间，即为被测试人的反应时间，该反应时间的分辨率为 1ms，所以最大可测试时间为 5000ms，但是注意，如果此时间为负或小于人体最小反应时间（100ms）或大于 5000ms，则测试为 Fail（显示 Fail）。每次测试结束显示当前一次测量的时间，再次按 START 键显示最近三次测量的平均值，再次按 START 键重新开始测试。

如果搞一些音效，则更佳。

附加功能：以上过程中需要加音效和灯光的，自行添加，发挥想象力。

文档格式：

一、设计规划	
1.1 设计要求	
1.2 设计思路	
1.3.1 设计平台	
1.3.2 开发板和 EDA 工具使用说明	
1.3.3 设计流程图	
二、设计实现.....	
2.1 框图介绍	
2.2 各模块设计和验证 (仿真激励和结果波形说明).....	
2.2.1 。。。模块	
2.2.2 .。。。模块	
2.2.3 。。。。模块	
2.3 综合与实现	
2.3.1 综合条件设定和结果分析.....	
2.3.2 静态时序结果分析.....	
三、FPGA 系统介绍、下载实现和调试，测试游戏过程.....	
四、设计总结.....	
五、个人体会.....	
附：主要文件说明：	

演示视频地址：如有，不要打包在邮件中，给出地址即可。

提示：

- 1、随机时间要足够随机，不能让游戏者有预判。
- 2、按键请考虑按键去毛刺的功能。

以上设计使用 TOP DOWN 设计流程推荐使用 XilinxFPGA Vivado 设计流程，需要完成系统框图设计、RTL 设计、综合、功能和时序仿真、物理实现。如果有 FPGA 实现板则更佳，大家可以借用一下，因为有个实际的应用实现，对于完成本 project 的成就感很是不同）。

完成后所有文件打包到 yujun8621@fudan.edu.cn

注意邮件题头必须用 “学号_名字_ASIC2025”

比如：220xxxxxxx_李 XX_ASIC2025

提交截止时间：尽量早提交，从第一个交的时间算，有分数的区别，同时，最晚截止时间，考试那周的北京时间星期六晚上 12:00，也可以说是星期天零时，以 mail 发出的时间为限，但是不能超过合理时间）。过时算不合格。