Taller de Caché

Organización del Computador 1

Primer Cuatrimestre 2018 - Turno Tarde

Ejercicio 1 - Seguimiento de Caché

NOTA: completar la tabla manualmente, sin utilizar el simulador. Una vez completa, verificar los resultados con el mismo.

Caché de correspondencia directa

Dirección	Tag	Linea (bits/decimal)	Indice	Direcciones de la línea	Hit/Miss
0×0009					
0x001D					
0×000A					
0×0101					
0×0113					
0×000A					
0×001E					
0×0102					
0×0114					

Caché completamente asociativa

Dirección	Tag	Indice	# Linea	Direcciones de la línea	Hit/Miss
0×0009					
0x001D					
0.0004					
0×000A					
0×0101					
0,0101					
0×0113					
0×000A					
0×001E					
0.0100					
0x0102					
0x0114					
0.0114					

a)	¿En qué casos	funciona	mejor	una	${\bf memoria}$	completament	e asoc	iativa	frente	a	una	de
	correspondence	ia directa?	? Dé ur	ı eje	mplo.							

b)	¿Qué	pasa si s	sólo uso	caché para	los datos?	ίΥ	si sólo	la uso	para el	código?
----	------	-----------	----------	------------	------------	----	---------	--------	---------	---------

Ejercicio 2 - Políticas de desalojo

- a) Medir el $hit\ rate$ que se produce para ambos códigos, con las políticas FIFO, RANDOM y LRU.
 - Iguales:
 - FIFO:
 - RANDOM:
 - LRU:
 - Mix:
 - FIFO:
 - RANDOM:
 - LRU:

independientement	te de la política	utilizada.						
c) Explique cuál es el rate en ambos caso		obtiene entre u	tilizar FIFO y	LRU, tras analizar el hit				
Ejercicio 3 - Aná	álisis de Ca	aché						
a) A partir del resultado que se observa, ¿se puede decir que a mayor cantidad de lineas, mejor funcionamiento de la cache? ¿Para verificar su hipótesis, que pasa si tenemos más de líneas (nota: al menos debe quedar un bit para índice)? Explique qué sucede.								
Corrección								
Para uso de los doce	ntes							
	1	2	3					

b) Explique la diferencia de performance de la cache encontrada entre ambos códigos,