中国象棋 RISC-V 对弈平台

摘要

本作品面向紫光同创 FPGA 赛道选题一，在 PG2L100H-6-FBG676 平台上构建以自主 RISC-V 处理器为核心的中国象棋对弈系统。处理器支持 RV32IMA 指令集，采用乱序执行、顺序双提交架构，集成两路组相联指令与数据一级缓存、动态分支预测及异常中断处理，并支持 S/U 特权级与 Sv32 地址转换。系统通过 AXI 总线连接 DDR3、基础外设及 NNUE、图像卷积、语音 CNN 加速模块，采用 CPU 与系统双时钟域设计，配合自主设计的接口转接 PCB，集成摄像头、麦克风、扬声器、键鼠及 HDMI 显示设备。软件支持裸机与 Linux 双运行形态，结合官方 Pikafish 引擎，构建本地象棋对弈、语音命令与图像辅助交互应用。在 CPU 80 MHz、系统 49.5 MHz 的测试配置下，CoreMark 六次性能测试均值为 395.950，归一化性能为 5.279335 CoreMark/MHz，测试运行时间均超过 10 秒且官方 CRC 校验通过；CPU 层级占用 20 722LUT，资源效率约为 15.2847 CoreMark/千 LUT。图像卷积算子、五层语音 CNN 子图及棋盘 MLP 推理路径分别获得 37.64 倍、2.35 倍和 7.83 倍加速。通过 ILA 采集 CoreMark 关键算法的提交与缓存事件，进一步分析局部流水线效率及分支预测、缓存命中行为，展示自主处理器与专用加速单元协同运行的实现效果。

第一部分　作品概述

1.1 功能与特性

本作品是一套离线中国象棋对弈平台（全部功能均在板卡实现，不依赖 PC），集成以下模块，

（1）CPU：自研 RV32IMA 乱序处理器与集成外设/加速器的片上系统运行于紫光同创 Logos-2 FPGA，提供串口控制台、SD 卡直启、以太网 TFTP 加载等基础能力；

（2）AI 对弈：内置 Pikafish 象棋引擎，NNUE 神经网络评估经自主硬件加速器执行，用户经 HDMI 图形界面以键鼠走棋，界面同步给出局面评估、棋谱记录与响应延迟信息；

（3）语音交互：接入离线命令识别、CTC 解码与语音播报；

（4）棋局图像识别：接入摄像头、检测器、棋盘定位与棋子分类三级模型及几何处理；

（5）双软件形态：裸机固件与 Linux（含自研设备驱动）两种运行形态，兼顾底层调试与上层应用开发。

1.2 应用领域

作品面向不便使用键鼠的用户以及广大棋类爱好者。对于视障、肢体障碍或操作键鼠困难的用户，语音走棋与语音播报是降低屏幕和键鼠依赖的设计方向；对于普通爱好者，平台集成“键鼠+屏幕”与“语音+播报”路径，并探索实体棋盘的信息录入。具体应用场景包括：家庭娱乐中的休闲对弈与棋力练习；社区、老年活动中心的公共棋类活动；棋院与培训机构的棋艺辅助训练与复盘讲解。平台全部识别与对弈计算均在本地 FPGA 内完成，不依赖网络与云端服务，亦可作为离线多模态交互终端的教学与演示平台。

1.3 主要技术特点

（1）处理器全自主：内核为 SystemVerilog 设计的 RV32IMA 乱序处理器，取指块最多 4 条指令，乱序执行（两套各 4 项 ALU 保留站、2 项访存与 2 项乘除保留站，重排序缓冲 32 项），双路分派、最多双提交，含两路组相联指令/数据一级缓存（128 组×2 路×32 B 行，各 8 KiB）与“FTB+BTB+ TAGE +RAS”的多级分支预测，复位向量与 AXI 总线接口按系统集成需求定制；

（2）三类领域加速器同片集成：NNUE 密集乘加、特征收集（PFF1）及权重缓存、通用卷积阵列以及语音 CNN 乘加单元，与 CPU 共享统一 AXI 地址空间；

（3）语音全链路定点化：40 维对数梅尔定点前端（20 ms 帧移）、五层时序 INT8 量化 CNN 与语法约束 CTC 解码全部在 RV32 平台离线运行，CNN 点积由硬件执行，不依赖浮点与网络；

（4）多时钟域协同：CPU 80 MHz 与 SYS 49.5 MHz 两域经五通道 AXI 跨时钟域互联，显示像素时钟 74.25 MHz 独立运行，复位异步置位、同步释放；

（5）软硬件协同：裸机 bootloader 支持 FAT32 只读启动与现场工具，Linux 侧提供自研 MAC、音频与语音内核驱动及上层应用。

1.4 主要性能指标

指标	结果	说明
指令集	RV32IMA + Zicsr/Zifencei	无 C，ILP32；支持 S/U 与 Sv32
CPU / SYS	80 / 49.5 MHz	本版实际运行配置
CoreMark	395.950；5.279335/MHz	裸机六性能样本，均超过 10 s
资源效率	19.530 CoreMark/千 LUT	分母为整个 CPU 20 274 LUT
逻辑资源	30 401 FF；133.5 DRM	整个 SoC 的资源使用
NNUE 评估	19.463 ms	官方 PFF1 测试的三轮均值
语音请求	755.557 ms	固定 1 s WAV，常驻 worker 至 IDLE
检测图	51.658 s	固定输入；不含相机及业务后处理

表 1-1 CPU 主要指标与测量范围

1.5 主要创新点

（1）处理器与三类领域加速器均为自主设计并单芯片集成，形成“通用处理器+专用加速”的边缘智能计算底座；

（2）集成“看（摄像头与视觉模型）—听（语音命令）—算（NNUE 对弈）—显（1080p 界面）—播（语音反馈）”多模态路径；

（3）设计实现全流程基于紫光同创 PDS 工具链完成并上板验证；

（4）面向无障碍交互设计键鼠与语音通道，并自制两块转接 PCB 整理接口与装配。

1.6 设计流程

设计流程为：需求与赛题指标分析→处理器 ISA 与微架构设计（SystemVerilog） →片上系统集成（AXI 互联、时钟域跨越、外设与加速器接入）→模块级与集成级仿真验证→ PDS 综合与布局布线→全角静态时序分析→裸机固件与 Linux 移植→板级功能、性能与回归测试→文档撰写。

第二部分　系统组成及功能说明

2.1 整体介绍

本系统是一套在 FPGA 上运行的离线中国象棋智能交互平台。它以自主设计的 RISC-V 处理器为控制核心，将象棋对弈、语音命令识别、棋盘图像处理、图形显示和语音播报集成到同一片上系统。整机由 FPGA 主板、32 位 DDR3 存储器、双目摄像头子卡、自制接口转接板、麦克风、扬声器、键鼠设备及 HDMI 显示设备组成。软件部分包括启动程序、Linux 系统、设备驱动、Pikafish 象棋引擎、语音与视觉处理程序以及图形界面。系统整体框图如图 2-1 所示。




图 2-1 soc 整体架构图

图 2-1 中，CPU 子系统、启动与中断控制模块、硬件加速器、DDR3 子系统和各类外设通过系统互联组成片上系统。CPU 子系统包含处理器核及指令、数据一级缓存，负责执行系统软件、管理设备并发起访存请求。处理器的请求经过 AXI 接口和跨时钟域通道进入系统互联；互联依据访问地址，将请求送往启动 BRAM、CLINT、系统寄存器、外设控制寄存器或 DDR3。启动 BRAM 提供复位后的初始程序入口，CLINT 提供定时与中断信号，片外 DDR3 则承载操作系统、应用

程序、模型参数、图像数据和显示帧缓冲。这样，CPU 能以统一的地址空间管理片上模块和片外存储资源。

系统的输入与输出由多组外设承担。UART 用于启动信息输出和串口调试；MicroSD 与 SPI Flash 提供程序及数据装载通道；以太网提供数据传输接口；CH9350 键鼠桥接收用户操作。音频接口连接麦克风和扬声器，摄像头采集模块接收图像数据，显示模块经帧缓冲 DMA 从 DDR3 读取画面并输出至 HDMI。摄像头写入、显示读取、CPU 访存和加速器的数据搬运均可能访问 DDR3，因此存储子系统设置仲裁与控制通路，以协调多个模块的请求。

在对弈链路中，用户通过键鼠或语音发出操作，图形界面将有效输入交给 Pikafish 引擎。CPU 执行棋局管理与搜索控制，并在神经网络评估环节调用 NNUE 加速器；加速器处理后将结果返回，引擎据此继续搜索和确定应着。最终走法及棋局状态由图形界面写入帧缓冲，在 HDMI 屏幕显示，同时可触发语音播报。CPU 因而承担灵活的控制和程序执行，NNUE 加速器承担重复的密集计算，两者通过共享存储和寄存器接口协同工作。

在语音链路中，麦克风信号由 I²S 音频接口采集，采样数据交给语音处理程序；语音加速单元承担其中的卷积乘加等计算，CPU 完成任务调度、结果整理和命令解析。识别出的走棋命令需经过界面确认及合法性检查，才进入对弈流程。在视觉链路中，摄像头采集的棋盘图像写入 DDR3，CPU 调用图像处理程序，并使用 Vision32 单元完成适合硬件并行执行的图像运算；处理结果再由软件转换为棋局信息。三条链路最终汇集于 CPU 上运行的对弈应用，共用系统互联、DDR3 和显示输出，形成“感知输入—计算处理—对弈决策—画面与声音反馈”的整机工作过程。

2.2 硬件系统介绍

硬件系统以紫光同创 Logos-2 系列 PG2L100H-6-FBG676 FPGA 为核心，在可编程逻辑中实现处理器、缓存、片上互联、基础外设、多媒体控制器和领域加速器，并通过板级连接接入片外 DDR3、摄像头及人机交互设备。设计采用“通用处理器负责控制、专用单元负责集中计算、DDR3 负责共享数据存储”的组织方式。处理器能够运行通用软件，外设提供输入输出能力，硬件加速器则针对象棋评估、图像运算和语音计算中的特定操作提供计算通路。

整机由 27 MHz 晶振提供参考时钟。按本节采用的 80 MHz 配置，CPU 使用专用 PLL：VCO 为 1080 MHz，经 13.5 分频得到 80 MHz 处理器时钟；系统互联、CLINT 及主要外设运行于 49.5 MHz 系统时钟域。视频模块使用独立的 74.25 MHz 像素时钟，以支持 1080p30 画面输出；DDR3 接口和摄像头采集分别按其存储器接口时钟与摄像头像素时钟工作。CPU 与系统时钟域之间设置 AXI 跨时钟域通道，使两个时钟域能够保持各自的运行频率，并通过完整的请求、响应握手交换数据。各时钟域的复位分别完成同步释放，以避免模块在时钟尚未稳定时开始事务。

2.2.1 硬件整体介绍；

（1）CPU 设计

处理器采用自主设计的 CPU，以 RV32I 基础整数指令集为基础，支持整数乘除、原子操作及系统控制指令。其微架构如图 2-2 所示，由预测与取指、译码、重命名与分派、调度与发射、执行与访存、写回及提交等环节组成。各环节之间既有流水寄存器，也有指令缓冲和保留站，因此一条指令的完成时间会随操作类型、数据依赖及存储器响应时间变化，不能简单视作固定周期流水线。




图 2-2 处理器微架构总图

前端根据预测得到的下一条取指地址访问指令缓存，对取回的指令进行预译码，并将指令送入缓冲区和双路译码通路。译码后的指令进入重命名与分派阶段：

重命名记录寄存器结果的生产者，使后续指令能够识别真实的数据依赖；分派逻辑再依据指令类型，将其送入整数运算、乘除或访存保留站。图 2-2 所示结构具有两组整数 ALU 保留站、乘除保留站和访存保留站。调度器在操作数就绪、执行单元可用时发射指令，两套整数执行单元负责算术、逻辑及分支运算，乘除单元处理较长延迟的运算，访存单元负责地址计算、加载、存储及相关原子操作。

数据冲突主要通过重命名、保留站等待和结果写回唤醒来处理。如果一条指令所需的结果尚未产生，它保留在队列中等待；结果写回后，相关指令重新获得发射机会。已执行指令的结果和异常信息由 32 项重排序缓冲记录，处理器最多每周期顺序提交两条满足条件的指令。顺序提交使较早指令发生异常时，处理器可以停止后续指令的架构状态更新；当缓存缺失或较长延迟的指令阻塞重排序缓冲头部时，实际提交速率会相应下降。

控制冲突由动态分支预测和恢复通路处理，如图 2-3 所示。前端综合后备 BTB、FTB、TAGE 和返回地址栈等预测信息选择取指方向与目标；分支执行单元得到实际结果后，对预测方向和目标进行检查。预测错误时，控制逻辑撤销错误路径上的指令，恢复必要的前端及重命名状态，并从正确地址重新取指。异常和中断由重排序缓冲、提交控制及 CSR 通路协同处理：系统保存陷入原因和返回地址，清除不应继续执行的推测状态，再跳转到相应处理入口。该机制同时解决分支跳转带来的控制冒险和异常处理中的精确状态恢复问题。




图 2-3 分支预测、精确异常与恢复通路

处理器分别配置 8 KiB 的指令缓存和数据缓存，均采用两路组相联组织，缓存行大小为 32 B。取指首先访问指令缓存，加载和存储则经访存单元访问数据缓

存；命中时直接使用片内数据，缺失时由 AXI 行桥发起整行访问。数据缓存还配有存储缓冲和脏行回写通路，用于安排已提交存储及被替换缓存行的写回。图 2-4 展示了缓存、AXI 行桥、系统互联与 DDR3 的关系。一次 32 B 缓存行传输对应八个 32 位数据拍，使突发传输能够承担整行填充或写回，降低逐字访问片外存储器的控制开销。




图 2-4 两路组相联一级缓存与 DDR 访问通路

（2）SoC 设计

在处理器之外，SoC 通过 AXI 系统互联连接存储、控制、外设和加速模块，其整体关系见图 2-1。CPU 域的访存请求先通过五条 AXI 通道跨入 49.5 MHz 的系统域；系统互联完成地址译码，将读写请求路由到目标模块。128 KiB 启动 BRAM 存放复位后的初始代码，CLINT 提供定时器及中断相关功能，系统寄存器保存平台标识与时钟等配置信息。外设控制器统一采用内存映射寄存器接口，CPU 可通过普通的地址访问完成配置、状态查询和数据交换。

基础外设按任务分工接入互联：UART 提供串口控制台与调试输出；SPI Flash 和 MicroSD 提供启动文件或数据的读取通道；以太网控制器提供网络传输；CH9350 键鼠桥将外部输入送入系统。I²S 音频模块连接麦克风和扬声器，摄像头控制与采集模块接收 CMOS 图像，显示模块则以帧缓冲 DMA 读取 DDR3 中的画面并输出 HDMI。这些外设并不直接决定应用行为，而是向 CPU 提供采样数据、输入事件或传输能力，由软件决定何时启动识别、走棋、显示更新和播报。

SoC 中集成三类与应用相关的计算单元。NNUE 加速器服务于 Pikafish 的神经网络评估，Vision32 单元承担图像处理中的并行乘加运算，语音加速单元承担语音计算中的特定乘加任务。CPU 通过内存映射接口提交任务、设置参数并读取状态；需要访问大量模型权重、特征或图像数据的单元通过共享数据通路与 DDR3 交换数据。加速器完成计算后将结果返回软件，后续的搜索控制、识别结果解释和界面状态更新仍由 CPU 执行。这种分工使专用硬件集中处理重复计算，同时保留软件对完整业务流程的控制能力。

DDR3 是各模块共享的主存。处理器通过缓存与 AXI 通路访问程序和数据，加速器通过 DMA 通路读取输入及参数，摄像头采集通道写入图像，显示 DMA 持续读取帧缓冲。DDR3 控制器及仲裁逻辑负责协调这些访问，并连接片外 32 位 DDR3 器件。由于采集、计算和显示可能同时进行，系统通过独立缓冲、请求仲裁和跨时钟域传输隔离各模块的工作节奏，使 CPU、加速器与多媒体外设能够在同一 SoC 中协同运行。

2.2.2 机械设计介绍

（1）总体机械结构

本系统的机械结构围绕紫光同创盘古 100Pro+ FPGA 开发板及 FMC 扩展子板展开，采用主机盒与外置双目摄像头分离的布局。主机盒承担板卡支承、线缆收纳和外部防护，摄像头通过 2×20 排线与 FMC 接口连接，并采用独立小壳保护。主要结构件包括底座、一体式上盖、侧面封闭片、猫耳及内耳饰片、按压卡扣、摄像头前后壳，以及适配现有球头的螺纹球窝。

设计以已打印的 底座为复用基础，上盖与外围附件分别建模，使修改集中在需要调整的部件上。外观采用圆角盒体和圆润猫耳，主机延续暖白与橙黄配色；摄像头前壳和后盖统一为全黑配色。结构拆分兼顾 FDM 打印、日常维护和后续硬件调整。



图 2-5 主机盒外观结构示意

参数	设计值
底座外形	250 × 220 × 107 mm
盒壁厚度与底板厚度	2.6 mm 与 3.0 mm
外轮廓圆角与上盖厚度	R8 mm 与 3.0 mm
上盖定位配合间隙	0.35 mm

表 2-1 主机盒外参数示意

（2）内部布局与底座设计

主板与核心板位于盒内主要承载区域，FMC 扩展子板布置在相邻的前部空间，外围小模块按其走线需求安排。底座内的支柱和支承结构用于托起板卡，使 PCB 与底板之间形成避让空间，同时限制板卡在插拔和移动过程中的位移。紧固件作用于安装孔或支承件，避免直接挤压电子元件。

建模按照“板卡轮廓—安装位置—元件与插头包络—壳体避让”的顺序开展。底板参考最大外形为 192.2×111.5 mm，核心板为 78×50 mm；FMC 子板参考 MES-FMC-LPC-IO V1.1 的 76.6×69 mm 外形。图 2-6 中的板卡、散热器和插座为布局简化模型，用于表达相互位置。




图 2-6 主板 核心板与 FMC 子板的内部布局参考

部位	结构作用
底座与内部支柱	承载板卡并保留板背元件避让空间
FMC 子板区域	保留插合空间及排线接头操作空间
CH9350 模块区域	按 58 × 20.5 × 18 mm 参考外形预留
上方可拆盖	提供接线 检修与模块更换入口

表 2-2 核心板与 FMC 子板的内部布局结构作用

（3）一体式上盖与可拆开盖机构

上盖采用一体打印的平板结构，取消原有麦克风和扬声器的独立嵌入板及其下方围挡，声学孔阵下表面保持平整。正对猫脸观察时，声学孔阵位于左前方，原右侧模块位置改为 28×10 mm 的 2×8 排线出口；该出口采用圆角矩形，便于穿线。

FMC 排线出口位于扩展子板左侧目标排针的正上方，设计开口为 14×60 mm、四角 R2 mm。上盖后排的 20 条通风槽左右居中布置，保留原前后位置，作为内部空气交换通道。

图 2-7 一体式上盖俯视图



图 2-8 可替换按压卡扣

左右卡扣采用独立悬臂结构，名义梁厚 1.6 mm、梁宽 10 mm，按钮端设计位移约 3.6 mm。卡扣用实物螺钉固定，便于单独更换。外围定位裙边负责上盖定位，卡扣负责防脱，两者共同形成可维护的闭合结构。

（4）双目摄像头外壳

摄像头外壳采用完整前壳与局部加深后盖组成的两件式结构，前后壳统一采用黑色。设计根据既有板边配合和实机照片确定布局，PCB 参考外形为 58×37×1.6 mm，板槽净宽 58.6 mm。两镜头中心距采用已确认的 30 mm，前面设置两个 12×12 mm 圆角方窗，镜头区域局部下凹，使镜头露出而不以壳体压紧镜头或调焦环。

当前结构使后盖主体贴近 PCB，仅在 40 针弯脚接口处增加深度。外壳正面为 70×56 mm，主体厚 10.6 mm，接口舱区域最大厚度 18.6 mm；接口边保留 60×12.5 mm 开口，供 2×20 接头插拔和排线引出。



图 2-9 全黑摄像头外壳总装 左图 与前壳 板卡 后盖分解 右图

部件或特征	设计值或方式
前壳板面与侧壁厚度	1.6 mm 与 2.0 mm
后盖板面厚度	2.0 mm
镜头中心距与窗口	30 mm 两处 12 × 12 mm 窗口

部件或特征	设计值或方式
壳体连接	4 颗实物 M3×8 盘头螺钉
前壳通孔与后盖导孔	Ø3.4 mm 通孔与 Ø2.7 mm 未攻牙盲导孔

表 2-3 摄像头外壳设计值

PCB 通过板边托台和短压片限制位移，避开软排线、连接器、焊脚和板背元件。镜头窗与光学组件之间保留避让。

（5）螺纹球窝与制造装配

为利用现有支臂上的圆球，设计独立的上下旋合球窝。现有球直径 18 mm，紧邻球面的连接杆直径约 6 mm。上盖中心设置 Ø19 mm 穿球孔，可先越过圆球并移至连接杆一侧；下座为四瓣开槽结构，圆球压入后，通过旋紧上盖使瓣体受约束并增加夹持作用。该方案无需拆下原支臂球头。

下座高 21 mm，根部直径 25.6 mm，外螺纹大径 28 mm；上盖外径 34 mm、高 19 mm，名义总装高度 24 mm。内外螺纹为相互配套的自定义结构，螺距 3.5 mm。




图 2-10 球窝剖面 左图未示球体 与上下件装配分解 右图

四条 1.2 mm 宽的槽将上部夹持区分为四瓣。两版均通过小于实物球径的夹持面形成弹性预紧，杯底另设避让，避免刚性根部先顶住圆球。B 版入口更紧，应先以 A 版进行试装；预紧量属于设计参数，不能据此直接推算插入力或承载能力。

结构件使用拓竹 H2S 和 PLA 制造，按毫米单位、100%比例导入切片。壳体可从 0.20 mm 层高、4 层墙起步；球窝可从 0.16 mm 层高、6 层墙起步。封片平放打印，球窝开口朝上；摄像头前后壳按其悬空区域配置支撑。

2.2.3 电路各模块介绍

整机采用成品 FPGA 核心板与 FMC 扩展板，双目摄像头子卡插接 J2 并由支架固定；当前采集使用 CMOS2。自制 PCB1 通过扩展板 J3 的 2×20、2.54 mm 排针连接 CH9350L、INMP441 与 MAX98357A，自制 PCB2 用于圆形麦克风模块安装和六线引出。




图 2-11 FPGA 核心板/FMC 扩展板与双摄子卡




图 2-12 FPGA 自制 PCB 板

系统电路以 FPGA 器件为中心，按外部接口分模块设计，关键接线见表 2-4，片内存储与外设采用统一地址映射，见表 2-5。双目摄像头子卡所在 bank 由 J20 跳线选择 3.3 V/LVCMOS33 供电（短接 3V3 与 L6.7）；MicroSD 固定于 Bank_L3。

模块	信号	FPGA 引脚/接线
CH9350L 键鼠桥	TXD→RX / RXD←TX	V22 / U22（5 V 供电 J3-2）
INMP441 麦克风	SCK / WS / SD	V26 / W26 / U16
MAX98357A 功放	BCLK / LRC / DIN	V26 / W26 / U15
MicroSD（底板 J10）	CLK / CMD	F19 / H14

模块	信号	FPGA 引脚/接线
MicroSD（底板 J10）	DAT0–DAT3	F18/F20/H17/H15

表 2-4 关键外部接口接线（FMC J3 及底板）

地址	用途
0x00000000 / 0x80000000	DDR3 缓存窗口/非缓存别名
0x02000000	CLINT（mtime 计时）
0x1b000000	加速器 DDR 暂存区
0x1b800000 / 0x1bc00000	显存页 FB0 / FB1（各 4 MiB，1080p30 双缓冲）
0x1c000000	启动 BRAM 128 KiB（复位向量）
0x1fe001e0 / 0x1fe00200 / 0x1fe00300	LiteUART / SPI Flash / SYS_ID
0x1fe00400 / 0x1fe00600 / 0x1fe01000	HID（CH9350L）/ AUD1（I2S）/以太网 MAC
0x1fe10000 / 0x1fe10080 / 0x1fe10100	密集 MAC /旧稀疏保留窗口（关闭）/ PFF1
0x1fe11000 / 0x1fe12000 / 0x1fe13000	帧缓冲 DMA /摄像头/ SD 控制器

表 2-5 地址映射

2.3 软件系统介绍

2.3.1 软件整体介绍

软件系统采用开发端与板端分工的组织方式。PC 或远程服务器负责语音、视觉数据整理、模型训练、量化、整型校验以及 RISC-V 程序构建；生成的程序、模型、设备树和启动文件经 MicroSD 部署到 FPGA SoC。运行阶段的音频采集、图像采集、对弈搜索、识别和界面反馈均在板端完成，PC 与网络不参与实时决策。图 2-13 给出软件层次及数据流向。




图 2-13 软件系统总体架构图

板端同时保留裸机和 Linux 两种软件形态。裸机固件承担串口控制、基础测试和启动装载，便于在操作系统尚未启动时检查存储器、外设与加速器；完整应用在 Linux 用户空间运行，由设备驱动将音频、相机、显示、DMA 和专用计算单元接入统一的软件接口。系统从启动 BRAM 进入加载流程，读取并校验本地文件后装载二级加载器、OpenSBI、Linux 内核、根文件系统和模型数据。加载失败返回串口诊断路径，避免把未通过校验的载荷交给后续阶段。

应用层以图形界面会话状态机为中心。键鼠事件、语音命令和视觉识别结果先转化为统一的候选动作，再按当前棋局版本与棋规进行检查。对弈请求交由 Pikafish 搜索，搜索中的 NNUE 评估通过运行时与驱动提交至硬件；语音服务完成端点检测、定点特征、CNN 推理与 CTC 解码；视觉服务处理相机帧、棋盘定位、棋子分类与棋局转换。结果返回时核对请求标识、棋局版本和采集帧标识，再更新棋盘、提示信息和显示帧缓冲。驱动层负责寄存器访问、缓存与 DDR 数据交换，以及各加速单元的启动、等待和错误回收。

2.3.2 软件各模块介绍

以下按照启动平台、界面调度、对弈、语音、视觉及驱动的调用方向说明软件设计。流程图展示正常执行、取消和失败路径；表中的输入、输出为模块间传递的关键变量。

（1）启动与平台运行模块

启动代码先建立串口与 MicroSD 访问能力，按文件清单定位载荷，检查长度与 CRC，再把内核、设备树、根文件系统和模型装入预定内存区域。进入 Linux 后，应用入口打开显示与输入设备，调用运行时初始化接口建立棋局、任务状态和缓冲区。主循环读取键鼠、语音和相机事件，将事件转成会话动作，推进异步任务并更新画面。退出或取消时，停止工作进程并释放映射、帧缓冲与设备句柄。图 2-14 将启动链和应用循环合并表示。




图 2-14 板端启动与应用主循环流程图

函数或阶段	关键输入	关键输出
bootloader main	MicroSD 文件、载荷清单、启动参数	校验结果、内存装载地址或错误码
xy_platform_open	设备路径、显示配置	平台句柄、输入和帧缓冲资源
xy_runtime_init	平台接口、初始棋局	会话状态、任务管理结构

函数或阶段	关键输入	关键输出
xy_platform_read_input	键鼠、语音及相机事件源	事件类型、坐标、动作或帧标识
xy_runtime_action / pointer	动作、指针坐标、当前棋局	候选走法、状态转换或拒绝原因
xy_runtime_poll	任务状态、token、revision	完成结果、错误状态、界面更新请求
xy_fb_render	棋盘、提示、显示资源	已提交的显示帧
xy_runtime_shutdown	运行时及设备句柄	任务停止、资源释放状态

表 2-6 相关函数与输入输出

（2）界面会话与对弈引擎模块

界面维护开局、选子、落点、等待搜索、结果确认和结束等状态，并将鼠标坐标映射为棋盘格。走棋前由棋规检查候选动作；有效动作提交后递增棋局 revision，随后启动搜索。搜索任务保存 token、revision 和局面快照，以便结果返回时判定是否仍属于当前对局。取消、重新开局或用户继续走棋会使旧结果失效。这样即使 NNUE 评估或引擎搜索跨越多个界面循环，也不会覆盖新的棋局。

Pikafish 展开候选局面时调用 NNUE 评估路径。运行时将特征、权重与批量请求组织到共享 DDR 缓冲区，驱动配置加速器并等待完成，读回评估值供搜索继续使用。引擎完成后，应用读取走法、分数、节点数与耗时，校验 token 和 revision，再更新棋盘、棋谱与语音提示。图 2-15 表示从用户落子到结果反馈的完整调用链。



图 2-15 对弈引擎与 NNUE 软件调用流程图

函数或阶段	关键输入	关键输出
xy_runtime_pointer	指针坐标、按键、当前棋盘	选中棋子或候选走法
xy_engine_start	position、搜索配置、revision	token、任务启动状态
Pikafish 搜索	局面、候选走法、NNUE 评估	最优走法、分数、搜索统计
NNUE 驱动提交	特征批次、权重地址、缓冲区	评估值或设备错误
xy_engine_poll / take	token、任务句柄	move、score、nodes、elapsed
结果归属检查	返回 revision、当前 revision	接收结果或丢弃旧结果

表 2-7 相关函数与输入输出

（3）语音命令处理模块

语音链路从 I²S 输入取得 16 kHz PCM。采集模块先维护预录音、端点检测和最长录音时间，确认语音片段后由定点前端生成特征帧。量化 CNN 对帧序列推理，硬件负责密集乘加，软件完成数据组织、必要的重量化及后处理。CTC 解码把输出 logits 转成文本，命令解析器进一步提取棋子、数字、动作和目标位置。解析结果仅作为候选走法，仍须通过当前棋局的合法性检查；拒识、超时和设备错误均返回状态，不修改棋局。图 2-16 展示这一约束。




图 2-16 语音命令识别与走棋流程图

函数或阶段	关键输入	关键输出
xqvoice_capture_feed	PCM 样本、样本数、时间戳	端点状态、有效语音片段
xqvoice_frontend	PCM 片段、定点参数	量化特征帧、帧数
CNN 推理	特征帧、量化权重	logits_q8 或设备错误
xqvoice_decode	logits_q8、有效帧数	命令文本、解码状态
命令解析与棋规校验	文本、当前棋盘、revision	唯一合法走法或拒绝原因

表 2-8 相关函数与输入输出

（4）视觉识别与棋局校验模块

视觉链路以相机采集帧为入口。采集阶段记录 frame_id 与 capture_id，区域检查确认图像范围和视角标识；检测和分类流程从图像中取得棋盘、棋子及角点候选，并通过透视几何映射到 9×10 棋盘坐标。棋局转换模块生成棋盘结构或 FEN，随后检查棋子布局是否可解释、结果置信条件是否满足，以及任务是否已被新帧取消。图像推理可使用视觉加速单元和 DDR 共享权重、特征缓冲。识别失败时保留当前对局，由界面提示重新采集。




图 2-17 视觉识别与棋局校验流程图

函数或阶段	关键输入	关键输出
xqc_capture	相机配置、采集请求	RGB565 帧、frame_id
帧与区域检查	图像、capture_id、view_id、ROI	有效区域或失败状态
xqr_pipeline_run	图像、模型、量化参数	棋盘与棋子候选、推理状态
分类与几何映射	候选框、角点、棋子类别	9×10 棋格占用及置信信息
xqv_result_board	视觉结果、棋盘规则	棋盘结构或 FEN
结果有效性检查	frame_id、token、棋局 revision	发布结果或拒绝发布

表 2-9 相关函数与输入输出

（5）驱动、共享内存与错误处理


设备驱动向上层屏蔽具体寄存器地址与总线事务。用户空间申请或映射缓冲区后，将输入、权重和参数写入 DDR，驱动完成启动配置、完成等待、状态读取和结果回收。对弈、语音和视觉任务各自携带请求标识，避免异步完成顺序改变时发生结果串用。设备超时、校验失败、取消请求或帧过期均沿原调用链返回错误状态；会话层只接受与当前棋局及采集版本一致的输出。显示路径把棋盘、提

示与识别结果绘制到帧缓冲，交由 HDMI 控制器扫描输出，语音播报与画面更新由同一会话状态触发。

第三部分　完成情况及性能参数

3.1 整体介绍

系统已完成核心板、FMC 扩展板、自制接口转接板与摄像头、音频、键鼠、显示模块的集成。图 3-1 为样机结构实拍，屏幕为拍照时的软件界面。



（a）整机视图



（b）斜45°整机视图

图 3-1 整机实拍

3.2　工程成果

3.2.1 机械成果；

主机外壳采用 PLA 材料经 3D 打印制作，实物如图 3-2 所示。壳体以白色为主体，猫耳内饰、眼部及鼻部采用黄色饰片，正面配合胡须纹理形成猫脸造型。白黄配色与圆角轮廓共同构成了主机的外观特征。

针对板卡叠装及内部布线所需的高度空间，样机采用上下叠放的盒体布局，复用已打印底座并与上部壳体组合，增加内部容纳空间。上部配置可拆上盖，便于接线和检修；排线由顶面开口引出，侧面保留外部连接位置。



图 3-2 主机外壳与上下叠放盒体实物图

外置摄像头及支撑机构的装配实物如图 3-3 所示。摄像头前后壳统一采用黑色，安装在外购弹簧悬臂支架末端，支架通过夹持底座固定在支撑板上。其中，主机外壳和摄像头外壳为定制打印件，悬臂支架为外购部件。

该布局使摄像头能够设置在棋盘等采集区域上方，并通过支臂关节调整拍摄位置与朝向。摄像头通过 2×20 排线连接主机内部的 FMC 扩展接口，形成从主机顶面到支臂末端的外部连接路径。





图 3-3 外置摄像头、悬臂支架与主机整体装配实物图

本阶段已完成机械结构从三维建模、分件打印到实物装配的转化，形成了由


主机盒体、可拆上盖、装饰件、摄像头外壳和外购支撑机构组成的样机，为后续软硬件联调、摄像头标定及图像采集实验提供了安装与布置条件。

3.2.2 电路成果；

成品 FPGA 核心板与 FMC 扩展板承担器件、DDR3 与接口引出；本设计自制两块双层转接 PCB：一块把 FMC 扩展板 J3 的 40-pin 排针整理为键鼠桥、麦克风与功放接口，另一块实现圆形 INMP441 麦克风模块的安装和六线引出。



（a）J3 接口转接板



（b）麦克风转接板



（c）CH9350L 键鼠桥



（d）功放与扬声器

图 3-4 自制转接板及键鼠、音频模块

PDS 2022.2-SP6.4 在 PG2L100H-6-FBG676 上实现 soc_top，资源见表 3-1。最终双角 STA 的 CPU 慢/快角 setup 裕量为+0.191/+5.066 ns，hold 为+0.141/+0.105 ns；18 个时钟、116 项时序汇总与 20 项最大偏斜检查通过。

资源	用量/容量	说明
LUT	47 017 / 66 600（70.6%）	整 SoC
FF	30 401 / 133 200	触发器
LUTRAM	4 114 / 19 900	分布式存储

资源	用量/容量	说明
DRM	133.5 / 155	按 36 Kbit 等效口径
APM	101	硬件乘加资源

表 3-1 CPU 资源使用

3.2.3 软件成果；

SD 二级加载器完成六载荷 CRC 检查，经 OpenSBI 进入 S 态 Linux 5.14，应用层集成对弈 GUI、官方 Pikafish、视觉与语音运行时。图 3-5 为软件界面。



图 3-5 对弈主界面与语音页

3.3 特性成果

（1） 处理器性能与资源效率。

裸机官方 CoreMark 以 GCC 16.2.0 的-O2、-march=rv32ima_zicsr_zifencei、-mabi=ilp32 编译，运行于启动 BRAM。运行时 6000 次迭代，官方 CRC、频率与完整 64 位 CLINT 计时检查通过。

配置	性能样本	CoreMark	CoreMark/MHz
CPU70（对照）	6	369.553252	5.279332
CPU80	6	395.950137	5.279335

表 3-2 CoreMark 测试

CoreMark=迭代数/秒；CoreMark/MHz=CoreMark/实测主频（MHz）。测试频率为 80 MHz。按原生综合报告的 CPU 层级统计，整个 CPU 使用 20 722 LUT，含前端、后端、一级缓存及内核访存通路，不含 AXI 跨时钟域桥、CLINT、外设、显示与加速器。资源效率为$395.950137/20274 \times 1000 \approx 19.530$CoreMark/千 LUT；整 SoC 的 47 017 LUT 仍单独列于表 3-1。

（2）官方 Pikafish NNUE 与搜索。使用官方 PFF1 模型、Stage A gather 与 Stage B dense MAC，累加器驻留关闭。

场景	冷态均值(ms)	暖态均值(ms)	范围
NNUE 独跑	20.063	19.463	每轮冷/暖各 200 样本
NNUE 与语音并发	44.556	44.352	三轮，语音 ready 后有效区间

表 3-3 官方 NNUE 评估

局面	实际节点	bestmove	独跑(ms)	语音并发(ms)
0	173	b2e2	2283.000	5210.667
1	132	h9g7	1481.000	3394.000
2	134	i0h0	1142.000	2674.333

表 3-4 三局面固定节点搜索（三轮均值）

（3）语音命令路径与并发。测试输入为 16 kHz、S16 的固定 1 s WAV，采用常驻 worker，非实时文件读取；边界为请求发出至 IDLE，排除每进程首次预热。独跑 60 样本均值 755.557 ms，与 NNUE/搜索并发分别为 1624.857/1648.559 ms。

场景	样本数	请求至 IDLE (ms)	CNN 路径(ms)
语音独跑	60	755.557	202.733
语音+ NNUE	84	1624.857	419.860
语音+固定节点搜索	39	1648.559	428.548

表 3-5 固定 WAV 常驻语音路径

（4）棋局图像模型。视觉路径保留检测、棋盘定位、棋子分类三个模型。本轮以相同固定整数输入运行 640 检测图（166 个作业），三个驱动模式各测三次。模式 2 均值 51.657730 s，相对同版模式 0 的 90.382175 s 降低 42.845%。graph 时间不含模型加载、输入文件读取、输出导出、相机采集及棋盘业务后处理；硬件时间是设备作业周期/49.5 MHz，包含设备内部装载和写回，不是纯 MAC 计算。

I/O 模式	检测图均值(s)	硬件区间(s)	图时间减硬件(s)
0（对照）	90.382175	16.994269	73.387906

I/O 模式	检测图均值(s)	硬件区间(s)	图时间减硬件(s)
1	53.359113	17.004751	36.354362
2（默认）	51.657730	17.005036	34.652694

表 3-6 检测图三轮同版复测

（5）首轮 CoreMark 关键算法流水线效率的 ILA 分析。使用 Fabric Inserter 在同一 CPU 实现的后综合网表插入调试核。探针包括两路有效提交、对应 PC[31:2]、冲刷及提交异常，共 64 位，以 CPU 时钟上升沿连续采样。三组实测均为 1024 点，触发位置为采样序号 256（从 0 计数），采用 All Data，不筛掉零提交周期。后综合网表已核对探针真实驱动；未使用为常量的 debug0 与 ws_valid 外部端口。

地址均为十六进制：

链表：1C00E5E0 矩阵：1C00EBB4 状态转换：1C00F2E8

PC 按信号实际位号恢复，低两位补零；只有对应 valid=1 时才计为提交。每窗口连续采样的提交效率为

$$\mathrm{IPC} = \frac{\sum_{k=1}^{N}(v_{0,k} + v_{1,k})}{N}.$$


其中$N = 1024$，$v_{0,k}$、$v_{1,k}$为对应周期的两路有效提交信号。表 3-7 使用完整缓冲区，包含 256 个触发前样点及调用上下文.

触发窗口	零提交周期	单提交周期	双提交周期	提交数	窗口 IPC
链表	623	240	161	562	0.548828
矩阵	308	65	651	1367	1.334961
状态机	689	125	210	545	0.532227


表 3-7 ILA 完整窗口统计（每组 1024 个连续 CPU 周期）

矩阵窗口中双提交占$651/1024 = 63.57\%$，IPC 超过 1，表明该执行区间实际使用了双提交能力；链表与状态机窗口的双提交占比分别为 15.72%和 20.51%。三组窗口均未观察到提交异常，flush 为高的样点分别为 6、1、10 个。零提交仅表示该周期没有有效提交。


图 3-6、图 3-7 为 PDS 实际波形与设置截图；图 3-8 用中文重绘局部提交信号，便于逐周期阅读。状态机原图选择的 PC 字地址范围为 07003CBA–07003D01，是完整函数范围的子区间。



链表




矩阵乘法




状态转换


图 3-6 三类算法的 PDS 波形



链表



矩阵乘法



状态转换

图 3-7 三类算法的 PDS 触发设置（单次触发、深度 1024、位置 256、全数据采样；触发条件为 TU0 与 TU2 同时成立）




图 3-8 三类算法入口的 ILA 局部提交波形




图 3-9 完整采样窗口的零、单、双提交周期占比

图 3-9 将完整窗口中的周期按提交数分类，横向色块长度表示周期占比；矩阵的双提交部分为 63.57%，可直接与链表和状态转换对照。

（6）分支预测与 Cache 事件的专用 ILA 测试。采样仍采用 CPU 80 MHz、SYS/CLINT 49.5 MHz，连续 1024 周期、位置 256、All Data。探针加入两路已提交分支类型、预测/实际方向、所选分支总体误预测，以及 I/D-Cache 的查询状态、命中、请求接收、非缓存、维护和取消事件。后综合网表和实际布线网表逐路核对，所有探针统一经过三级 CPU 寄存器。复位探针 cpu_rst_pipe[2]实为低有效复位释放信号，高电平表示运行；分析工具按此极性处理。




图 3-10 专用 ILA 实测的窗口分支预测准确率

I-Cache 只计可缓存、未失效的行查询，包含推测取指。D-Cache 用前一拍的请求接收脉冲定位每个事务的首次主 Tag 查询，避免等待多拍被重复计数；排除非缓存和维护查询，不覆盖双读次端口与重放。Tag 命中与响应完成不同，已取消的硬件访问保留在查询口径中；链表窗口有 5 次取消或清除的读。






图 3-11 专用 ILA 实测的 I-Cache 行查询与 D-Cache 主请求首次 Tag 命中率


三窗的条件分支方向正确率为 91.73%、99.41%、95.97%，I-Cache 行命中率为 95.74%、97.90%、92.74%。矩阵窗口表现出较少的方向错误和较高的查询命中率。



链表窗口




矩阵窗口




状态机窗口


图 3-12 本次专用 ILA 的 PDS 波形原图



链表设置



矩阵设置



状态机设置

图 3-13 专用 ILA 触发设置

（7）AI 加速。图像卷积算子、五层语音 CNN 子图及棋盘推理 MLP 路径的平均耗时分别由 2028.128、704.945、139.036 ms 降至 53.881、300.582、17.751

ms，加速比分别为37.64 ×、2.35 ×、7.83 ×。计时包含每次布局与打包、驱动传输及完整输出读回，语音项还包含 CPU 重量化。上述指标对应图示输入规模下的算子、子图和推理路径。



图 3-14 AI 加速实板测量指标

第四部分　总结

4.1　可扩展之处

后续工作可从五个方向扩展。一是语音实时性：把定点 FFT/对数梅尔前端进一步硬件化并压缩模型规模，向 10 ms 级端到端响应推进；二是图像实时化：将检测流水线整体移入卷积加速器并优化 DDR 带宽调度，走向相机到棋局识别的端到端 30 fps；三是处理器频率与存储层级：在更高分频档候选上收敛时序，并实例化二级缓存以降低访存压力；四是交互完备性：把语音驱动走棋与实体棋盘视觉闭环产品化，补齐开机自启的自动语音对局服务；五是并发能力：在固定输入并发数值一致的基础上补齐真实持续采音，按测量结果优化缓冲与调度隔离。

4.2 心得体会

本作品最深的体会是“从处理器到系统”的全链路协同。处理器微架构的每一个取舍都会在系统层放大：缓存行宽与 AXI 突发拍数决定了加速器取权重的效率；分支预测的恢复策略影响的不只是跑分，还有图形界面走棋时搜索的确定性；时钟域划分看似只是物理实现问题，却直接决定了外设与处理器能否各自运

行在最优频率。我们在 CPU 与 SYS 双域、五通道跨时钟域的设计上反复迭代，才让 80 MHz 处理器与 49.5 MHz 外设域在同一芯片上稳定协作。第二个体会是国产工具链的完整闭环。设计从 SystemVerilog 出发，再由紫光同创 PDS 完成综合、布局布线与时序分析，全流程上板验证。这条链路上没有现成的“一键成功”：约束需要逐时钟域梳理，DDR PHY 等 IP 需要按手册仔细集成，时序收敛需要在候选档位之间反复权衡——CPU75 与 CPU80 的交叉实验就是在这样的权衡中完成的，以完整正确性、最终时序和每兆赫兹效率共同确定本报告工作档位。第三个体会是验证方法论的价值。我们没有依赖单次“看起来能跑”的结果，而是建立了模块级与集成级共百余个仿真环境，板级采用 A/B/A/B 交叉、冷暖态对照、CRC 一致性校验与软件参考对齐等方法，让每一个性能数字都有可复核的口径。同样重要的是如实记录失败：历史版本重载采音溢出与当前真实采音待验边界、测试程序的退出码问题、外部 I/O 约束缺口，我们都原样保留在记录中。这些“不完美”的记录在后续定位与改进中提供了最可靠的基线，也让我们对已通过的结论更有信心。最后是无障碍设计带来的触动。当我们以“不方便使用键鼠的用户能否独立完成一局棋”为标准审视系统时，语音交互不再是锦上添花的演示功能，而成了必须闭环的主通道：命令覆盖对局全环节、复述确认防误操作、播报反馈代替屏幕注视。工程能力的价值最终体现在它服务的具体的人身上，这是本作品除了技术指标之外最重要的收获。

第五部分　参考文献

[1] Waterman A, Asanović K, eds. The RISC-V Instruction Set Manual, Volume I: Unprivileged ISA, Document Version 20191213[R]. RISC-V Foundation, 2019.

[2] EEMBC.CoreMark v1.0[EB/OL][2026-10-30]. https://www.eembc.org/coremark/.

[3] The Pikafish developers. Pikafish[EB/OL][2026-10-30]. https://github.com/official-pikafish/Pikafish.

[4] Graves A, Fernández S, Gomez F, et al. Connectionist Temporal Classification: Labelling Unsegmented Sequence Data with Recurrent Neural Networks[C]// Proceedings of the 23rd International Conference on Machine Learning. ACM, 2006: 369–376.

[5] Jacob B, Kligys S, Chen B, et al. Quantization and Training of Neural Networks

for Efficient Integer-Arithmetic-Only Inference[C]// Proceedings of the IEEE Conference on Computer Vision and Pattern Recognition. 2018: 2704－2713.

[6] CIRCT Project. CIRCT: Circuit IR Compilers and Tools[EB/OL][2026-10-30]. https://circt.llvm.org/.

[7] 深圳市紫光同创电子有限公司. Logos2 系列 FPGA 器件数据手册：DS04001，V1.5[Z]. 2020.

[8] 深圳市紫光同创电子有限公司. Pango Design Suite 用户手册：V1.5[Z]. 2022.

[9] ARM Ltd. AMBA AXI and ACE Protocol Specification: ARM IHI 0022E[S]. ARM Ltd., 2013.

[10] 深圳市紫光同创电子有限公司. Fabric Inserter 用户手册：V1.0[Z]. 2022.

[11] 深圳市紫光同创电子有限公司. Fabric Debugger 用户手册：V1.1[Z]. 2023.

附录 A　AI 测评补充

加速单元运行于 SYS 时钟域，工作频率为 49.5 MHz，时钟周期为 20.202 ns。资源按综合报告中的模块层级统计。

加速单元	LUT	FF	LUTRAM	APM	DRM
图像 Vision32	5769	2021	1357	44	0
语音加速器整体	2455	1576	137	16	6
NNUE 计算核	2897	1791	64	37	14
PFF1 Gather	573	299	0	0	1

表 A-1　AI 加速单元综合资源用量

语音加速器整体包含 CNN 核与特征提取模块。NNUE 计算核与 PFF1 Gather 分别列示。

时序角	Setup 最差裕量（ns）	Hold 最差裕量（ns）
慢角	+3.542	+0.282
快角	+9.101	+0.181

表 A-2　SYS 时钟域时序裕量