

第十届全国大学生集成电路创新创业大赛 “竞业达”企业命题初赛、分赛区决赛比赛 要求补充说明

说明：为帮助团队更好备赛，顺利完成赛程，命题企业针对原赛题的相关要求做出更详细的补充说明，供团队参考。

1 指令集实现要求

1.1 初赛要求

我们需要实现的 RV32I 指令集标准以 2024.04 版为准，文档[下载地址](#)。（我们提供已下载完成的 PDF[unpriv-doc.pdf](#)）

我们要求选手最低实现 RV32I 指令集中的 37 条指令。对于 37 条指令集要求：
2024.04spec 中 RV32I 共有 40 条指令，我们测试的 37 条除外 fence, ebreak 和 ecall
（我们不对这三条指令测试，你可以将其实现为空指令）

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
funct7				rs2		rs1		funct3		rd		opcode		R-type
imm[11:0]						rs1		funct3		rd		opcode		I-type
imm[11:5]				rs2		rs1		funct3		imm[4:0]		opcode		S-type
imm[12:10:5]				rs2		rs1		funct3		imm[4:1:11]		opcode		B-type
				imm[31:12]						rd		opcode		U-type
				imm[20:10:1:11:19:12]						rd		opcode		J-type

RV32I Base Instruction Set													
imm[31:12]						rd		0110111		LUI			
imm[31:12]						rd		0010111		AUIPC			
imm[20:10:1 11 19:12]						rd		1101111		JAL			
imm[11:0]						rs1		000		rd	1100111	JALR	
imm[12:10:5]				rs2		rs1		000		imm[4:1:11]	1100011	BEQ	
imm[12:10:5]				rs2		rs1		001		imm[4:1:11]	1100011	BNE	
imm[12:10:5]				rs2		rs1		100		imm[4:1:11]	1100011	BLT	
imm[12:10:5]				rs2		rs1		101		imm[4:1:11]	1100011	BGE	
imm[12:10:5]				rs2		rs1		110		imm[4:1:11]	1100011	BLTU	
imm[12:10:5]				rs2		rs1		111		imm[4:1:11]	1100011	BGEU	
imm[11:0]						rs1		000		rd	0000011	LB	
imm[11:0]						rs1		001		rd	0000011	LH	
imm[11:0]						rs1		010		rd	0000011	LW	
imm[11:0]						rs1		100		rd	0000011	LBU	
imm[11:0]						rs1		101		rd	0000011	LHU	
imm[11:5]				rs2		rs1		000		imm[4:0]	0100011	SB	
imm[11:5]				rs2		rs1		001		imm[4:0]	0100011	SH	
imm[11:5]				rs2		rs1		010		imm[4:0]	0100011	SW	
imm[11:0]						rs1		000		rd	0010011	ADDI	
imm[11:0]						rs1		010		rd	0010011	SLTI	
imm[11:0]						rs1		011		rd	0010011	SLTIU	
imm[11:0]						rs1		100		rd	0010011	XORI	
imm[11:0]						rs1		110		rd	0010011	ORI	
imm[11:0]						rs1		111		rd	0010011	ANDI	
0000000				shamt		rs1		001		rd	0010011	SLLI	
0000000				shamt		rs1		101		rd	0010011	SRLI	
0100000				shamt		rs1		101		rd	0010011	SRAI	
0000000				rs2		rs1		000		rd	0110011	ADD	
0100000				rs2		rs1		000		rd	0110011	SUB	
0000000				rs2		rs1		001		rd	0110011	SLL	
0000000				rs2		rs1		010		rd	0110011	SLT	
0000000				rs2		rs1		011		rd	0110011	SLTU	
0000000				rs2		rs1		100		rd	0110011	XOR	
0000000				rs2		rs1		101		rd	0110011	SRL	
0100000				rs2		rs1		101		rd	0110011	SRA	
0000000				rs2		rs1		110		rd	0110011	OR	
0000000				rs2		rs1		111		rd	0110011	AND	
fm		pred		succ		rs1		000		rd	0001111	FENCE	
000000000000						00000		000		00000	1110011	ECALL	
000000000001						00000		000		00000	1110011	EBREAK	


1.2 提交材料：

见大赛官方发布的初赛通知内要求。

2 分赛区决赛要求

2.1 zicsr 测试和 trap 机制

我们会测试 zicsr 指令集，包含以下指令，[文档参考](#)。



CSR 指令集测试中测试的所有 CSR 寄存器仅包含 M 模式下最基础的 CSR 寄存器，包括 mstatus，mepc，mtvec 和 mcause。

trap 机制测试：我们将会测试 CPU 的异常处理能力，测试程序会主动调用 ecall 指令，并执行一段事先写好的 trap_handle 代码后执行 mret，在执行过程中测试上述 CSR 寄存器的修改情况。

对于 mstatus 寄存器，我们仅测试读写时 MIE 和 MPIE 两个位的情况，请保证 CPU 执行测试程序时处在 M 模式。

对于 mepc 寄存器，当 trap 发生时需要保存触发 trap 指令的地址，测试中会检查。

对于 mtvec 寄存器，我们会设置 exception 处理方式为 Direct，并且设置 trap_handle，会测试该寄存器是否保存 trap_handle 函数的地址。

对于 mcause，由于我们仅仅测试 ecall 指令，至少需要保证 ecall 指令的支持。

trap 处理时，选手至少需要实现 ecall，mret 和 zicsr 指令集。

2.2 现场指令添加测试

我们会在比赛时，给同学们提供一条需要添加的指令，让同学们当场添加后进行测试。该指令的选取范围为指令集 zba, zbb, zbc, zbs, zbkx 和 zbkx。

2.3 M 扩展

选手安需要实现 RV32M 扩展，[文档参考](#)。

测评会同步提供带 M 扩展和未实现 M 扩展。

具体练习测评会在 5 月 7 号发布。

3 地址空间

IRROM 0x8000_0000~0x800F_FFFFH

0x8000_0000~0x8000_3FFF 16KB IROM vivado IP 核 只读

0x8000_4000~0x800F_FFFF 留空，待扩展

DRAM 0x8010_0000~0x801F_FFFFH

0x8010_0000~0x8013_FFFF 256KB DRAM vivado IP 核 读写

0x8014_0000~0x801F_FFFF 留空，待扩展

外设地址空间 0x8020_0000~0x8020_00FFFH

0x8020_0000~0x8020_0007 SW 区域，只读，其中低 32 位可读取 sw[31:0]，高 32 位

可访问 sw[63:32]，且只能 4 字节对齐访问


0x8020_0010~0x8020_0013 KEY 区域，只读，访问结果的低 8 位 KEY 按键的值，且只能 4 字节对齐访问

0x8020_0020~0x8020_0023 SEG 区域，读写，提供 32 位数据写入 7 段数码管显示，且只能 4 字节对齐访问

0x8020_0040~0x8020_0043 LED 区域，只写，提供 32 位数据写入 LED 显示，且只能 4 字节对齐访问


0x8020_0050~0x8020_0053 计数器区域，读写，当写入 0x8000_0000 时，表示计数开始。当写入 0xFFFF_FFFF 时，表示计数结束

下图为地址空间的映像图



4 工程模板使用说明

我们为同学们提供的工程代码结构如下图所示。



同学们可以修改的文件为 `Core_cpu` 和 `pll` 模块。在模板文件中 `Core_cpu` 是缺失的，同学们需要将自己实现的 CPU 接入进去。其中 CPU 的接口如下所示：

```
java
myCPU Core_cpu (
    .cpu_rst      (w_clk_rst),
    .cpu_clk      (w_cpu_clk),


    // Interface to IROM
    .irom_addr     (pc),
    .irom_data     (instruction),

    // Interface to DRAM & peripheral
    .perip_addr    (perip_addr),
    .perip_wen     (perip_wen),
    .perip_mask    (perip_mask),
    .perip_wdata   (perip_wdata),
    .perip_rdata   (perip_rdata)
);
```

含义如下：

控制信号名称	位宽	方向	功能
cpu_clk	1	input	系统时钟
cpu_rst	1	input	系统复位, 同步复位信号, 由锁相环locked信号产生
irom_addr	32	output	用于访问IROM的地址
irom_data	32	input	从IROM读出的指令
perip_addr	32	output	访问外设的地址
perip_wen	1	output	写使能信号, 1: 写操作, 0: 读操作/空操作
perip_mask	2	output	读写掩码, 00: 从perip_addr读/写1个字节 01: 从perip_addr读/写2个字节 10: 从perip_addr读/写4个字节
perip_wdata	32	output	写入外设的数据
perip_rdata	32	input	从外设读出的数据


我们为同学们提供了 cpu_clk 时钟，默认为 50Mhz，同学们可以自行设置 PLL 的 clk_out2 来修改 cpu_clk 时钟的频率。（尽量不超过 500Mhz）具体代码实现可以查看 top.sv。



5 外设读写时序


其中 IROM 为 Vivado IP 核 distribution ram。提供地址后可以当前周期直接获取数据。

IROM 读写时序：



perip 包括：LED 灯、七段数码管、DRAM、计数器 counter 和按键开关 KEY。测试程序中我们会按照地址空间部分来对外设进行读写（除了 DRAM 可进行 4，2，1byte 读写，对应 sw，sh，sb 等指令，其他外设都只能进行 4 字节读写）。其中，外设的读操作也可以在当前周期完成，但是写操作则会在下一个周期进行写入，we 信号对应接口的 perip_wen。


perip 读写时序：




6 分赛区决赛测试代码

在提供的测试程序为 irom.coe 和 dram.coe，同学们需要将其初始化到 irom 和 dram 中。（在示例工程中已经提前初始化成功）测试分为 4 个部分：rv32i 指令集测试和，选取的 z 扩展指令集测试，异常处理测试和性能测试。我们将先测 rv32i 指令集的实现情况，然后测试扩展指令和异常处理，最后性能测试，比赛所用的性能测试规模更大，我们赛前提提供的是简单的性能测试程序。

如果在数字孪生平台上显示下面图片，可能是指令集测试时 CPU 跑飞。




测试正常的图片如下：



与初赛相比我们做了一些调整，如下图所示：

1. 向左边移动了两排 LED 灯

2. 最右边的编号从 1-8 的 8 个灯分别对应 8 种测试用例
- a. 1 代表 RV32I 指令集测试，当且仅当两个测试都准确无误时，该灯才会亮起
 - b. 2 代表抽选的 Z 扩展指令集测试情况，当且仅当选中的指令测试无误才会亮起（该测试并不会对其他测试造成太大影响，在 CPU 没有跑飞的情况下，即便该测试没有通过也会继续执行其他测试）
 - c. 3-8 分别是性能测试和异常测试中的一种，其中性能测试包括矩阵乘法，CRC 校验，排序等等，一个灯对应一种测试，异常测试包含 CSR 指令和 trap 测试。
3. 左边的 当且仅当所有测试全部通过才会亮起，如果亮起，还可以通过右边的小灯查看错误的是那些程序（注意在跑程序的时候右边的小灯会依次亮起）。



右侧数码管区域的蓝色框代表 RV32I 指令集测试通过的跳数，满分为 37，所有小于 37 的情况表示没有完全通过。

绿色框代表测试时间开销，单位 ms。

6 测试设计说明

我们为大家提供的 test 文件，包含一个 dram.coe 和 irom.coe。需要分别放入上述对应的地址空间内的存储器，该测试仅仅要求当前 CPU 支持初赛 37 条指令+zicsr 指令集+ecall 和 mret，即可通过，主要用于快速验证孪生平台上 CPU 是否正确。

发布时间:2026 年 4 月 27 日