基于安路 PH1P35 的自适应 ISP 视觉预处理系统

摘要

本作品基于安路 PH1P35MDG324 FPGA，构建了一套全程无 CPU、无软件算法参与的纯硬件实时视觉预处理系统。系统以 Smartsens SC520CS 摄像头输出的 MIPI RAW10 原始数据为输入，在片内以流水线方式完成图像信号处理（ISP）与视觉算法，最终经 HDMI 实时输出，并叠加中文算法状态、毫秒级处理延迟等可视化信息。

图像质量方面，本方案在参考例程仅做去马赛克与白平衡的基础上，补齐了四通道黑电平校正（BLC）、Gamma 校正与色彩增强三级处理，并针对画质缺陷的成因逐项定位与取舍。自适应方面，本方案构建了三层递进的自适应机制：以逐帧亮度统计闭环驱动数字自动增益（画面过亮时自动压暗、过暗时自动提亮，档位量化构成死区抑制震荡）；以 Otsu 类间方差法实现逐帧自适应阈值；以全局光照突变抑制从机理上区分物体运动与自动曝光漂移，使系统在强光、暗光、混合光源等复杂光照场景下保持稳定可视。

运动检测采用分块均值帧差法，配合 20×20 像素分块的盒滤波结构，仅以 18 Kbit 片上存储完成 720p 全帧运动检测，检测到目标触及画面边缘（周界）时通过 LED 与蜂鸣器同步报警。

工程实现方面，本系统历时多轮时序迭代，将最差建立时间从 -6.315 ns 收敛至 +0.104 ns，最终 LUT 占用 78.2%、ERAM 占用 49%、DSP 占用 25%，全设计 0 时序违例，并已固化至板载 QSPI Flash，上电即可独立运行，无需 PC 干预。

关键词：FPGA；硬件流水线；自适应 ISP；自动增益闭环；大津法；运动目标检测；低延迟

第一部分 作品概述

1.1 功能与特性

系统支持五种工作模式，通过三路拨码开关一键切换，切换结果以中文字样实时叠加于画面：

表 1　五种工作模式与画面内容

拨码组合	模式	画面内容
全不拨	模式一	彩色原图（经 BLC、Gamma、色彩增强、对比度处理）
SW1	模式二	Scharr 边缘检测（黑底白边，固定阈值）
SW2	模式三	灰度化
SW1+SW2	模式四	直通画面 + 运动目标检测与周界报警
SW3	模式五	自适应图像（数字自动增益亮度闭环）

系统同时具备：毫秒级端到端处理延迟的屏幕量化显示、运动目标触及画面边缘时 LED 与蜂鸣器同步报警、中文算法状态叠加。全部功能集成于单一 FPGA 镜像，上电自动运行。

1.2 应用领域

本系统面向对实时性与确定性要求苛刻的嵌入式视觉场景：

1.工业视觉检测：产线边缘提取、缺陷轮廓识别。纯硬件流水线延迟固定且极低，适合与运动机构闭环配合。

2.周界与危险区域防护：以视觉替代传统安全光幕，可覆盖平面区域而非单条线；本方案的运动检测与周界报警输出可直接驱动警示设备。

3.视频监控与低照度增强：Gamma 与色彩增强可改善弱光画面的可视性；数

字自动增益使同一套参数在昼夜光照间无需人工调整。

4.教学与科研平台：完整的 ISP 流水线实现，可作为数字图像处理与 FPGA 设计的综合实践载体。

1.3 主要技术特点

（1）纯硬件流水线，零软件参与。 从 MIPI 采集到 HDMI 输出全部由 Verilog 时序逻辑实现，无处理器、无 RTOS、无 PC 参与，处理延迟固定可预测。

（2)补齐了参考例程缺失的画质环节。原厂例程仅实现去马赛克与白平衡，本方案补充了四通道黑电平校正、Gamma 校正与色彩增强，显著改善暗部发灰与色彩寡淡问题。

（3）三层递进的环境自适应机制。 其一，硬件逐帧统计全画面亮度均值，与目标区间比较后调整数字增益档位，过亮自动压暗、过暗自动提亮，档位量化构成天然死区，收敛平稳；其二，Otsu 引擎逐帧计算类间方差最优阈值，供二值化支路自适应分割；其三，运动检测引入全局光照突变抑制，在自动曝光/自动白平衡持续漂移的真实环境下不误报。

（4）针对自动曝光环境的运动检测。 采用分块均值帧差并引入光照突变抑制判据，解决了 AE/AWB 漂移导致的全屏误报。

（5）显示域算法状态叠加。 中文模式文字与延迟数据在显示时钟域绘制，位置严格锁定于视频时序，不随 MIPI 接收端相位抖动。

1.4 主要性能指标

表 2　系统主要性能指标

指标	数值
视频分辨率 / 帧率	1280 × 720 @ 60 fps
摄像头接口	MIPI CSI-2，2-lane，RAW10

指标	数值
显示接口	HDMI 1.4b（TMDS）
单帧端到端延迟	约 17 ~ 34 ms（受帧缓存约束，屏幕实时显示）
LUT 占用	16,583 / 21,216（78.2%）
ERAM 占用	53 / 108（49.1%）
DSP 占用	10 / 40（25.0%）
最差建立时间（slow corner）	+0.104 ns（0 违例）
最终综合时钟	MIPI_RX_BYTE_CLK，9.660 ns
上电启动	QSPI Flash 固化，无需 PC

1.5 主要创新点

1.逐帧亮度统计闭环驱动数字自动增益：全部以移位加法实现（1×/1.5×/3×/32× 四档），无乘法器；档位量化与单帧一次更新构成死区，既实现环境自适应又抑制收敛震荡。

2.全局光照突变抑制：以"变化块占比超过半数即判定为光照变化"的判据，从机理上区分物体运动与自动曝光漂移。

3.周界语义的报警判据：报警仅在目标外框触及画面最外圈块带时触发，画面中心活动不误报，匹配周界防护应用。

4.显示域绘制算法状态：解决了在 ISP 域绘图导致的文字随帧起始相位抖动问题。

5.完整的时序收敛工程方法：六次违例定位、四类典型故障（组合路径过长、布线拥塞、位宽截断、加法链不自动平衡）的系统性排查与修复。

1.6 设计流程

系统设计遵循"基线复现 → 逐级增强 → 仿真验证 → 上板迭代"的流程：

1.以官方 SC520 参考工程（MIPI + ISP + DDR + HDMI）为基线，确认采集与显示链路稳定；

2.依次接入统计引擎、边缘检测、运动检测、色彩增强、自动增益等模块，每级均先通过 ModelSim 仿真验证

3.每轮改动后重新综合，读取 final_timing.rpt 中的最差路径，定位并修复时序违例

4.功能与性能达标后固化至 QSPI Flash，验证上电自启动。

第二部分 系统组成及功能说明

2.1 整体介绍

系统数据流如图 1 所示（实线为像素数据流，虚线为旁路统计/控制通路）：

5.采集域（MIPI 接收时钟域）：SC520CS 输出 2-lane MIPI RAW10，经 D-PHY 硬核接收、CSI/RAW10 解包后，依次通过四通道黑电平校正（BLC）、去马赛克（Demosaic）、自动白平衡（AWB），进入自建的 vis_top 视觉处理链（Gamma 校正 → 色彩增强 → 对比度 → 模式分支）。

6.帧缓存域：96bit 像素流经位宽转换为 128bit 写入 DDR2，完成采集与显示两个时钟域的解耦。

7.显示域（HDMI 像素时钟域 75 MHz）：显示时序发生器 uivtc 产生时序，显示域 OSD 叠加中文模式、毫秒级延迟与运动外框，最后经 HDMI TX 输出。

8.旁路统计与自适应通路：vis_frame_stats 与 vis_motion_grid 与视频通路并联运行，仅在流水线空隙（消隐期）占用资源，不引入任何像素延迟；统计结果逐帧回写增益档位，构成环境自适应闭环。

各模块关系说明：模式选择信号由拨码开关经消抖后产生于 ISP 时钟域，经两级触发器同步后送往显示域，用于选择 OSD 文字。运动检测器常开运行，模式四仅决定是否显示外框与使能报警。




图 1　系统整体数据流与自适应闭环框图




图 2　系统电路架构与数据流细化图

2.2 硬件系统介绍

2.2.1 硬件整体介绍

1.主控：安路 PH1P35MDG324（LUT 38,189 / DFF 42,434 / ERAM 2,160 Kbit / DSP 40 / PLL 6），板载于 HX1P35A 开发板，内嵌 2 组 MIPI D-PHY 硬核（支持 D-PHY v2.0，单组最大 4-lane）与 RISC-V MCU 硬核（本方案未使用，以凸显纯硬件流水线）。

2.时钟：板载 50 MHz 有源晶振接入 FPGA 全局时钟脚，经片内 PLL 派生 MIPI 接收、ISP、DDR 与 HDMI 像素各时钟域。

3.图像输入：Smartsens SC520CS，500 万像素级 CMOS 图像传感器，主要参数如下（摘自数据手册 V1.6）：

表 3 SC520CS 图像传感器主要参数

SC520CS 参数	数值
像素尺寸	1.12 μm × 1.12 μm
镜头光学尺寸	1/5″
最大分辨率 / 帧率	2592 × 1944 @ 30 fps（10 bit）
典型高清模式	1920 × 1080 @ 60 fps
输出格式	RAW RGB（RAW10/RAW8）
输出接口	MIPI,10/8-bit,1/2-lane,速率 ≤ 1.0 Gbps
封装	CSP 29-pin
工作温度	-30 ℃ ~ +85 ℃

4.帧缓存：板载 DDR2，用于解耦采集与显示时钟域。

5.显示输出：HDMI 1.4b（TMDS）。

6.人机交互：三路拨码开关（模式选择）、四路 LED、蜂鸣器（经三极管驱动，低电平有效）。MIPI CSI 采用 42 脚 FPC 连接座接入摄像头。

2.2.2 电路各模块介绍

本方案未改动板卡硬件电路，全部功能由 FPGA 内部逻辑实现。新增的 FPGA 引脚约束如下：

表 4 新增 FPGA 引脚约束

信号	引脚	说明
I_key_sw1 A4	A4	模式选择（输入）
I_key_sw2 B4	B4	模式选择（输入）
I_key_sw3 E11	E11	模式五选择（输入）
O_led[3:0] D10 / E10 / C6 / D6	D10 / E10 / C6 / D6	报警指示（输出）
O_buzzer C12	C12	蜂鸣器（低电平有效，经三极管）

输入开关均经消抖模块（key_remove_shakes）后进入逻辑；LED 与蜂鸣器由运动报警信号直接驱动，报警路径不经过任何处理器。

2.3 软件系统介绍

2.3.1 软件整体介绍

本系统不包含 PC 端或云端软件，也不包含嵌入式处理器上运行的软件。

这是本方案的核心特征：全部算法由 Verilog 硬件描述语言实现，综合为纯组合逻辑与时序逻辑。系统上电后自动从 QSPI Flash 加载配置并运行，全程无需主机干预，亦不存在操作系统、驱动程序或调度延迟。用户交互界面即视频画面本身：模式中文字样、延迟毫秒数与运动外框直接叠加于显示域。

硬件模块自顶向下的分层结构如下：

表 5　硬件模块自顶向下分层结构

层级	模块	功能	关键接口
顶层	design_top_wrapper	时钟/PLL、MIPI 收发、DDR、HDMI 与 ISP 全链路集成	—
ISP 顶层	isp_top	集成 BLC、Demosaic、AWB 与视觉处理链	40bit RAW10 入 / 96bit RGB 出
视觉顶层	vis_top	五模式选择、流水线整合、统计与运动检测挂载	96bit 入 / 96bit 出
算法级	vis_frame_stats	逐帧 64 档亮度直方图与 RGB 统计（乒乓双缓冲）	96bit 流旁路
算法级	vis_auto_gain	数字自动增益，亮度闭环 + 死区档位	亮度总和 → 增益档位
算法级	vis_motion_grid	分块均值帧差运动检测 + 光照突变抑制	96bit 流旁路 → 外框/报警
算法级	vis_color_enh	Gamma 查表 + 色度增强，两级流水	96bit RGB
算法级	vis_edge_96	Scharr 边缘检测，三级流水	96bit RGB → 二值边缘
显示域	vis_text_osd_disp	中文状态、延迟与运动外框叠加	24bit RGB + 时序

2.3.2 软件各模块介绍

以下按数据流顺序给出各模块的具体设计说明与处理流程图。图中红色框为

自适应相关环节。

（1）四通道黑电平校正（BLC）

CMOS 传感器存在暗电流导致的直流偏置，若不校正，暗部会整体发灰且后续增益会把底噪同步放大。BLC 模块在 Bayer 域对每拍 4 个像素（对应 4 个 Bayer 通道）分别减去独立的黑电平偏移（默认 15，可按各通道实测分别整定），负值饱和截断为 0 以防数据回卷，如图 2 所示。该模块为原厂提供但参考例程未例化，本方案将其接入流水线并验证效果。




图 3　四通道黑电平校正

（2）去马赛克（Demosaic）

传感器输出的是 Bayer 排列（BGGR）的单色 RAW 图，每个像素只有 R/G/B 中的一个分量。Demosaic 模块通过 3×3 行缓存窗口（BRAM 行缓冲）重建每个像素的完整 RGB 值：先按像素位置判断其在 Bayer 阵列中的颜色相位，再对缺失的两个通道做双线性插值（同行/邻行加权平均，全部以移位加法实现），输

出每拍 4 个 RGB888 像素，如图 3 所示。行缓存结构使行间延迟固定、无帧缓存开销。




图 4　去马赛克（Demosaic）处理流程

（3）自动白平衡（AWB）

真实场景光源色温多变，固定增益必然偏色。AWB 模块基于灰世界假设实现逐帧闭环自适应：每帧累加 R/G/B 三通道和与像素计数，帧末用硬件除法器求三通道均值，以全图均值为目标计算 R、B 相对 G 的增益；增益经饱和限幅防止过补偿与通道间振荡，下一帧对每个像素生效，如图 4 所示。统计-计算-应用跨帧流水，不占用像素路径时延。




图 5　自动白平衡逐帧闭环流程

（4）逐帧统计引擎 vis_frame_stats 与 Otsu 自适应阈值

统计引擎挂在 96bit ISP 流旁路：以 Y = R/4 + G/2 + B/4（移位近似，无乘法器）求亮度，写入 64 档直方图，同时累加 R/G/B/亮度全帧和与像素计数，供自动增益与低照度判定使用，如图 5 所示。

直方图采用乒乓双缓冲：当前帧写入 A 组时，B 组保存上一帧结果供 Otsu 引擎读取；帧结束交换组指针，下一帧的写入组在垂直消隐期被逐档清零。该设计同时消除了每拍 4 像素的写冲突与跨帧累加污染。

Otsu 引擎在消隐期遍历 64 档直方图，按类间方差 $\sigma^2 = \omega_0\omega_1(\mu_0-\mu_1)^2$ 逐档累加比较，取最大值档作为该帧的自适应分割阈值。整条统计-阈值通路零像素延迟，其结果可用于自适应二值化（强光/弱光下固定阈值分割会失效，Otsu 阈值随内容自动调整）；当前版本模式五以自动增益为主，二值化支路保留为可扩展点。




图 6　逐帧统计与 Otsu 自适应阈值流程




图 7　基于 64 档直方图的 Otsu 自适应阈值仿真结果

（5）数字自动增益 vis_auto_gain——自适应核心

这是模式五的核心，也是全系统环境自适应能力的主要来源，处理流程如图 8 所示

1.帧级亮度提取：取统计引擎输出的全帧亮度总和，右移 20 位得到 8bit 帧平均亮度 mean8；

2.逐帧判档（每帧仅一次）：帧结束信号锁存判档结果——mean8 ≥ 145 判为过亮，档位 0（增益 1×）；≥ 90 正常，档位 1（1.5×）；≥ 20 偏暗，档位 2（3×）；否则判为极暗，档位 3（32×，并对非零暗像素叠加 +16 底值抬升）；

3.全流增益：对每一像素 R/G/B 三通道同步施加所选档位增益，全部以移位与加法实现（1.5× = c + c>>1，3× = 4c − c，32× = c<<5），无乘法器；

4.钳位输出：结果钳位至 0~255，强光下只裁剪不回卷；

5.闭环收敛：档位在下一帧全程生效并再次参与统计——画面过亮则档位自动下调压暗，过暗则自动上调提亮。

自适应要点：四档判定边界 145/90/20 把连续的亮度空间量化为离散档位，均值落在档内时增益保持不变，构成死区，避免亮度在目标点附近来回抖动；同时由于是数字增益，它不会像模拟增益那样放大噪声链路，暗场画质更稳定。实测该闭环在手电筒直射、遮挡镜头等极端工况下均能平稳收敛，档位切换无可视跳变。




图 8　数字自动增益闭环流程（自适应核心）




图 9　数字自动增益闭环强光/暗光阶跃响应仿真结果

（6）分块运动检测 vis_motion_grid——抗光照干扰的帧差法

720p 全帧亮度图约 7.4 Mbit，无法装入 2,160 Kbit 片上 RAM，因此采用分块均值帧差：把 1280×720 划分为 20×20 像素的块（64×36 = 2,304 块网格），仅缓存各块 8bit 均值（约 18 Kbit），流程如图 7 所示：

6.每拍 4 像素求亮度并累加进所在列的块累加器；

7.块结束时两级流水求块均值（和 >> 8），与上一帧同位置块均值比较，|Δmean| > 12 判为运动块，同时把当前均值写回参考帧；

8.逐帧更新运动块计数与全局外框坐标；

9.光照突变抑制(自适应关键):帧末若运动块数超过网格半数(1,152 块)，判定为 AE/AWB 引起的整体亮度漂移而非物体运动，放弃本帧报警——该判据从机理上区分了"整幅画面在变亮/变暗"与"局部物体在移动"，解决了自动曝光环境下帧差法全屏误报的行业通病；

10.周界报警语义：目标外框触及画面最外圈块带（进入/离开视场）时才置位报警，驱动 LED 与蜂鸣器，画面中心活动不误触发。

盒滤波式的块均值还天然抑制了传感器噪声引起的单像素抖动。



图 10　分块运动检测与光照突变抑制流程

（7）Gamma 校正与色彩增强 vis_color_enh

传感器线性响应与人眼非线性感知不匹配，直出画面暗部发灰、色彩寡淡。本模块分两级处理，如图 11 所示

11.Gamma 查表：12 路 Gamma ROM 并行（每拍 4 像素 × 3 通道），把线性数据映射到显示参考域；

12.色度增强：先求像素亮度 Y，再把每个通道沿"偏离亮度的方向"推远 1.25 倍（out = Y + 1.25×(c − Y)），饱和度提升但亮度不变；1.25 用 d + (d>>2) 实现，无乘法器；

13.钳位与两级流水：结果符号判断后钳位 0~255；查表与色度运算分两拍寄存，解决时序收敛问题。

自适应/取舍说明：饱和度增益刻意限制为 1.25×——镜头径向色彩阴影与

去马赛克伪彩会被增益同步放大，1.25 是"色彩鲜艳度"与"缺陷可见度"之间的量化折中；全图绿色偏置属径向分布，全局 G 衰减会让边角偏品红，故最终关闭全局绿修正，留待 LSC 镜头阴影校正解决。




图 11　Gamma 校正与色彩增强两级流水




图 12　Gamma 校正查找表与对比度增强色调映射

（8）Scharr 边缘检测 vis_edge_96

边缘检测为模式二提供黑底白边的轮廓图，三级流水结构如图 13 所示




图 13　Scharr 边缘检测三级流水

2.4 自适应机制设计（重点）

本方案的自适应不是单一功能，而是贯穿 ISP、算法与系统决策的三层递进机制，全部以纯硬件实现：

表 6　自适应机制设计与实现要点

层级	机制	感知量	执行动作	防抖/防误设计
画质层	自动白平衡 AWB	逐帧 R/G/B 均值	下一帧 R/B 通道增益	增益饱和限幅，防过补偿振荡
画质层	数字自动增益	逐帧亮度均值 mean8	四档增益 1×/1.5×/3×/32×	档位量化死区（145/90/20）+单帧一次更新
算法层	Otsu 自适应阈值	逐帧 64 档直方图	类间方差最优分割阈值	乒乓直方图，消隐期计算零延迟

层级	机制	感知量	执行动作	防抖/防误设计
决策层	光照突变抑制	变化块占比	占比过半判为光照变化，放弃运动报警	盒滤波块均值抗噪
决策层	低照度判定	亮度均值 < 35	置位低照度标志（OSD 提示/策略输入）	帧级滞回

设计原则可归纳为三点：

7.感知与执行跨帧解耦：所有统计在消隐期完成、所有参数在帧边界生效，像素路径零附加延迟，自适应不牺牲实时性。

8.全移位加法实现：亮度近似、增益、插值全部避开乘法器与除法器（除 AWB 复用原厂除法器 IP），DSP 资源仅 25%，为关键路径留足时序余量。

9.自适应必须配防抖：任何闭环都存在震荡风险——增益用档位死区、白平衡用限幅、运动检测用"半数判据"，三者共同保证参数在复杂光照下单调收敛而非反复跳变。

第三部分 完成情况及性能参数

3.1 整体介绍

系统已完整实现并于 HX1P35A 开发板上稳定运行。整机由 HX1P35A 开发板、SC520CS 摄像头模块（42 脚 FPC 排线连接）、HDMI 显示器构成，无任何外部处理器或 PC 参与。




图 3.1.1　正面整体图




图 3.1.2　斜 45° 整体图

3.2 工程成果

3.2.1 电路成果

开发板与摄像头连接实物照片



图 3.2.1 MIPI FPC 座





图 3.2.2 拨码开关特写

3.2.2 软件成果

系统无独立软件界面；算法状态直接叠加于视频画面，作为"界面"呈现。五种模式的画面截图均可见中文状态字样与延迟数值：


模式一：



模式二：




模式三：



模式四：



模式五：



3.3 特性成果

（1）画质改进对比

表 7　画质改进对比

处理阶段	画面表现
参考例程（仅 Demosaic + AWB）	暗部发灰、色彩寡淡
本方案（+BLC +Gamma +色彩增强）	暗部更沉、对比度提升、色彩饱满

（2）复杂光照鲁棒性对比（自适应闭环验证）

表 8　复杂光照鲁棒性对比

光照条件	模式一（无自动增益）	模式五（数字自动增益）
强光（手电筒直射）	画面整体过亮，高光区域饱和	亮度均值超上限，档位自动下调，画面压暗
暗光（遮挡镜头）	画面整体偏暗，细节难以分辨	亮度均值低于下限，档位自动上调提亮
正常室内光	—	亮度落在死区内，档位保持不变，无可见抖动
档位切换瞬间	—	单帧一次更新，无可视跳变

（3）运动检测抗干扰验证

在开启自动曝光/自动白平衡的环境下，用开关灯制造全局亮度突变：传统帧差判据会全屏误报，本方案的光照突变抑制正确将其判为光照变化、不报警；人体目标从画面边缘进入时触发周界报警，LED 与蜂鸣器同步动作。

（4）时序收敛过程

表 9　时序收敛迭代过程

迭代轮次	最差建立时间	主要问题
初始	-6.315 ns	Otsu 打分逻辑单周期串两次乘法
第 2 轮	-1.308 ns	Otsu 累加路径串乘法与加法
第 3 轮	-0.500 ns	除法器前级减链路过长
第 4 轮	+0.114 ns	乘加拆分完成，收敛
边缘链接入	-2.137 ns	Scharr 全组合路径过长
三级流水后	+0.112 ns	灰度/梯度/输出三级寄存
Gamma 接入	+0.009 ns	查表与色度运算同周期

迭代轮次	最差建立时间	主要问题
插流水后	+0.101 ns	查表与色度运算分周期
最终版本	**+0.104 ns**	0 违例




图 14　器件资源占用与九轮时序收敛过程

（5）处理延迟量化

系统在显示时钟域（75 MHz）构建毫秒计数器（75,000 周期 = 1 ms），分别于 ISP 帧起始与显示帧起始锁存时间戳，二者之差即"采集到显示"的端到端延迟，并以两位数字加 "ms" 实时叠加于画面。实测数值稳定在 17 ~ 34 ms 区间，与帧缓存延迟（1 ~ 2 帧）相符。

第四部分 总结

4.1 可扩展之处

本方案已实现完整的采集、ISP、视觉算法与显示链路。以下环节为完整的工业 ISP 应有而本版未纳入的部分，其取舍原因一并说明：

表 10　未纳入环节及取舍原因

环节	作用	未纳入原因
LSC 镜头阴影校正	补偿镜头径向亮度与 R/G/B 衰减不一致	需 32×32×3 通道增益表与双线性插值，约 800~1200 LUT；当前 LUT 占用 78.2%，无余量
CCM 色彩校正矩阵	将传感器原生色域映射至标准 sRGB	每拍需 36 次乘法（4 像素 × 9 系数），新关键路径风险极高
分区自动白平衡	解决混合光源下全局白平衡顾此失彼	需分区统计与加权融合，约 1,500 LUT
自适应降噪	平坦区高斯滤波、边缘区中值滤波平滑切换	需行缓冲与排序网络，约 1,000 LUT
CLAHE 限制对比度自适应直方图均衡	分块直方图均衡，提升局部对比度	需分块直方图、限幅重分配与双线性插值，约 2,000 LUT 及大量 BRAM，超出器件容量

经实测，画面存在从中心向四周的色彩渐变，判断为镜头色彩阴影，完整补偿需上述 LSC；本版已通过全局色度修正部分补偿，并将色彩增强的饱和度增益限制在 1.25 倍以抑制该缺陷被放大。已实现并仿真验证的 Otsu 自适应二值化支路亦为后续升级预留：恢复其显示分支即可获得内容自适应的二值化与边缘阈值。

4.2 心得体会

回顾整个研发过程，最深的体会是：在真实的硬件系统里，"能不能做"往往不是问题，"装不装得下、跑不跑得快"才是。

项目初期，我们的方案书里罗列了一长串算法名称。真正动手后才发现两件事。第一，官方参考例程已经实现了其中的自动白平衡、曝光配置与 OSD 叠加，把这些当作创新点是不成立的；第二，像素并行意味着每增加一级运算，代价要乘以每拍的像素数——每拍 4 个像素、每个像素 3 个通道，一个看似简单的"每像素一次乘法"在硬件里就是每拍 12 个乘法器。

整个项目最耗时的部分不是写算法，而是与时序搏斗。我们先后六次遭遇建立时间违例，最差达到 -6.315 ns。前四次全部定位在同一个模块、同一个病根：

组合路径上串了乘法与加法。Verilog 的加法是左结合的，a+b+c+d 综合出来就是一条串行加法链，工具不会自动帮你平衡；而把乘法结果寄存、把加法独立成拍之后，最差路径立刻从 -6.315 ns 收敛到 +0.114 ns，且 LUT 减少了 621 个——长组合路径消失后，综合器不再需要复制逻辑去抢时间。

还有一次教训更为深刻：加上 Gamma 查表后，余量从 +0.101 ns 骤降至 +0.009 ns。我们最初试图通过手工平衡加法树来修复，结果只回收了 0.005 ns，几乎无效。直到重新阅读时序报告，才注意到 net delay 占了路径延迟的 41%——瓶颈不是逻辑级数，而是布局拥塞：LUT 占用已达 76%，工具没有空间就近摆放，信号被迫在芯片上绕远路。最终的解法是切断路径、插入流水级，而不是继续优化逻辑结构。这件事让我明白：读时序报告要读到底，而不是只看 slack 数字。

另有一类故障特别隐蔽：位宽截断。我们在项目中四次踩到同一个坑——3'd8 因为 8 需要 4 位而被截断成 0，导致位置比较恒为假、模式文字完全不显示；pos 计数器只有 3 位却要寻址 12 个字符位；模式同步器是 2 位却要传递 5 个模式值；字模索引移位后映射表未同步更新。这类错误不报错、不中断，只给一条容易忽略的警告，最终表现为"逻辑明明对但就是不工作"。

算法层面最有价值的发现，是自动曝光与帧差法运动检测之间的根本矛盾。方案书里把 AE/AWB 当作卖点，但它们恰恰是运动检测最大的干扰源：传感器与白平衡持续微调，画面整体亮度缓慢漂移，帧差法会把整幅画面判为"运动"，外框覆盖全屏、报警常亮。我们最终的解法是引入全局光照突变抑制——当一帧内变化的块数超过总数的一半时，判定为光照变化而非物体运动。这个判据简单、几乎不耗资源，却从原理上区分了两类变化。这也让我意识到：真正有工程价值的创新，往往不是更复杂的算法，而是对问题机理的准确把握。

最后是关于取舍。随着功能叠加，器件资源逼近上限，我们不得不在多个候选模块之间做选择。最终砍掉了已经调试通过的 USM 锐化——不是因为它不好，而是因为它恰好落在关键路径上，而它带来的收益（边缘更锐）远小于时序不收敛的风险。在工程项目里，"知道什么该不做"和"知道什么该做"同样重要。

第五部分 参考文献

[1] 刘颖,陈谨女. 自适应中值滤波算法在图像处理中的应用[J].物联网技术,2013,3(3):51-52+54.DOI:10.16667/j.issn.2095-1302.2013.03.024.

[2] 潘梅森,肖政宏. 用于图像处理的自适应均值滤波算法[J].微计算机信息,2006,(33):309-311.

[3] 雷浩东.基于 FPGA 的图像采集和预处理系统设计[D].电子科技大学,2019.

[4] 李晓军.基于 FPGA 的实时图像边缘检测系统设计及实现[D].广东工业大学,2022.DOI:10.27029/d.cnki.ggdgu.2022.000136.

[5] 霍光尧,佃松宜,武伟让,等. 基于暗通道先验和自适应颜色校正的水下图像处理[J].电光与控制,2019,26(11):70-74.

[6] 刘伟,孙丽媛,王汝梅. 自适应中值滤波在数字图像处理中的应用[J].河北理工大学学报(自然科学版),2007,(4):111-113+120.

[7] 刘泽皓.基于 FPGA 的一种改进 Canny 算法图像边缘检测实现和应用研究[D].盐城工学院,2023.DOI:10.44381/d.cnki.gycit.2023.000125.

[8] 吴奇.基于 FPGA 的视频图像采集处理系统的设计与实现[D].西安电子科技大学,2022.DOI:10.27389/d.cnki.gxadu.2022.002909.

[9] 朱磊.基于自适应邻域概念的视频图像处理技术研究[D].中国科学技术大学,2007.

[10] 王思齐.基于 FPGA 图像处理边缘检测算法的改进与实现[D].安徽建筑大学,2024.DOI:10.27784/d.cnki.gahjz.2024.000348.

[11] Chaowalittawin V ,Krungseanmuang W ,Sathaporn P , et al. Duck Egg Crack Detection Using an Adaptive CNN Ensemble with Multi-Light Channels and Image Processing[J].Applied Sciences,2025,15(14):7960-7960.DOI:10.3390/APP15147960.

[12] Saday A ,Özkan A İ . FPGA-based adaptive fuzzy speed control of welding robots with image processing techniques[J].Welding in the World,2025,70(8):1-21.DOI:10.1007/S40194-025-02153-9.

[13] Image and Video Processing; Study Data from A. Aguilar-Gonzalez et al Provide New Insights into Image and Video Processing (Fpga Implementation of an

Efficient Similarity-based Adaptive Window Algorithm for Real-time Stereo Matching)[J].Mathematics Week,2019,

[14] Image Processing; Findings from University of Central Florida Has Provided New Data on Image Processing (Adaptive extended piecewise histogram equalisation for dark image enhancement)[J].Computers, Networks & Communications,2015,

[15] Science; Technical University Valencia Researchers Target Science (Improving lifespan automation for Caenorhabditis elegans by using image processing and a post-processing adaptive data filter)[J].Science Letter,2020,

[16] Image and Video Processing; Findings on Image and Video Processing Detailed by Investigators at University of Calcutta (FPGA-accelerated adaptive projection-based image registration)[J].Computer Weekly News,2020,