```
1
     library ieee;
    use ieee.std logic 1164.all;
 3
 4
    entity detseg is
    port(clk, rst: in std logic;
 5
 6
    x: in std logic vector(2 downto 0);
 7
     y: out std logic);
 8
    end detseq;
 9
10
    architecture arq of detseq is
11
     type estado is (estado A, estado B, estado C, estado D);
12
    signal pr st, nx st: estado;
13
     --circuito sequencial
14
15
    process(clk, rst)
16
    begin
17
    if(rst = '1') then pr st <= estado A;</pre>
    elsif(clk'event and clk = '1') then
18
19
    pr st <= nx st;
20
    end if;
21
    end process;
22
     ______
23
     --circuito combinacional
24
   process(pr st, x)
25
    begin
26
    case pr st is
27
28
    when estado A =>
29
     y <= '0';
30
     if (x = "001") then nx st \le estado B;
31
    else nx st <= estado A;
32
     end if;
33
34
    when estado B =>
35
    y <= '0';
36
    if (x = "011") then nx st \le estado C;
37
    elsif(x = "001") then nx st <= estado B;
38
     else nx st <= estado A;</pre>
39
     end if;
40
41
    when estado C =>
    y <= '0';
42
43
    if (x = "111") then nx st \le estado D;
    elsif(x = "011") then nx st <= estado C;
44
45
     elsif(x = "001") then nx st <= estado B;
46
    else nx st <= estado A;</pre>
47
     end if;
48
49
    when estado D =>
50
     y <= '1';
     if (x = "001") then nx_st \le estado_B;
51
     elsif(x = "111") then nx st <= estado D;
52
53
    else nx st <= estado A;</pre>
54
     end if;
55
56
   end case;
57
    end process;
```

Tue Dec 10 19:09:47 2019

58 end arq;