```
# SAIDA DE 4 BITS
net reset loc = G12;
net mclk loc = B8; #FPGA na BASYS2 que recebe o sinal do oscilador

#arquivo ucf do circuito seleciona-display
net anodos(3) loc= k14;
net anodos(2) loc= m13;
net anodos(1) loc= j12;
net anodos(0) loc= f12;

# SAIDA LEDS DISPLAY
net catodos(7) loc= n13;
net catodos(6) loc= m12;
net catodos(5) loc= l13;
net catodos(4) loc= p12;
net catodos(3) loc= n11;
net catodos(2) loc= n14;
net catodos(1) loc= h12;
net catodos(0) loc= l14;
```