

Hardwa	re Review	HW-Version:	
Projektname:		Reviewer:	
Projektpfad:		Datum:	
1 HW-Revie Notwendige Än	w Zusammenfassung		
Notwellarge 71	iderungen.		
2 Schematic 2.1 Allgemeine 2.1.1 (advisory) 2.1.2 (required)		srichtung (A3 oder naltplan-Blätter ver-	Approved Approved
2.1.3 (required)	Der Autor und die Abteilung	/Institut ist auf je-	Approved
•	dem Schaltplan-Blatt aufgeführ		



2.1.4 (required)	Der Projektname ist auf jedem Schaltplan-Blatt aufgeführt	Approved
2.1.5 (advisory)	Alle Schaltplan-Blätter haben einen top-to-bottom oder left-to-right Datenfluss	Approved
2.1.6 (advisory)	Beschriftungen überdecken keine Leitungen oder Bauteile	Approved
2.2 Komponent	en und Designators	
2.2.1 (required)	Alle Komponenten verfügen über einen eindeutigen Designator (eindeutig innerhalb des Projektes) und einen sichtbaren Komponentenwert (Einheit oder IC-Typ)	Approved
2.2.2 (required)	Alle Komponenten verfügen über einen zum Komponent passenden Footprint	Approved
2.2.3 (advisory)	Schematische Symbole werden nicht für unterschiedliche Funktionen verwendet (z.B. Widerstand als Jumper)	Approved
2.2.4 (required)	Bevorzugte Komponenten Prefix-Referenzen werden eingehalten	Approved
	Prefix Funktion R Festwiderstand RN Widerstandsnetzwerk RV Variabler Widerstand C Kondensator L Induktivität Q Transistor - FET, SCR, TRIAC D Diode, Gleichrichter, LED VR Spannungsregler, Zener Diode U Integrated Circuit J Jack, socket (female) P Plug (male) JP Jumper Y Crystal, Quartz S Switch F Sicherung, Fuse BT Batterie, Solar Zelle TP Test Point	
2.2.5 (advisory)	Status LED vorgesehen?	Approved
2.3 Speisung		
2.3.1 (required)	Polarisierte Komponenten überprüft	Approved



2.3.2 (required)	Power nets (z.B. VCC, GND,) sind global über das gesamte Projekt und nicht lokal pro Schaltplan-Blatt	Approved	
2.3.3 (required)	Genügende Kapazität für LDO-Regler	Approved	
2.3.4 (required)	Reverse-Speisungen durch Schutzdiode verhindert	Approved	
2.3.5 (required)	Ausreichende Dimensionierung der Spannungs- regler bezüglich der notwendigen Leistung in Ab- hängigkeit der Temperatur	Approved	
2.4 IC's			
2.4.1 (required)	Stimmen die Pin-Beschriftungen mit den Pin- Nummern überein	Approved	
2.4.2 (required)	Alle nicht benutzten Pins sind als solche markiert (NC) oder abgeschlossen (über Widerstand nach GND oder VCC)	Approved	
2.4.3 (required)	Sind die Power-Pins mit der korrekten Speisung verbunden	Approved	
2.4.4 (required)	Wurde für jeden Power-Pin des IC's ein Decoupling-Kondensator vorgesehen	Approved	
2.4.5 (required)	Spannungsauslegung des IC's überprüft	Approved	
2.4.6 (required)	Alle IC's haben eine sichtbare Verbindung zu GND und Power	Approved	
2.4.7 (required)	Pullups/Pulldowns an den notwendigen Pins	Approved	
2.4.8 (required)	Pullups/Pulldowns Widerstandswert sinnvoll gewählt	Approved	
2.4.10 (required)	Genauer IC-Typ ist aus Beschriftung ersichtlich (die Suche innerhalb einer Suchmaschine sollte den eingesetzten Typ direkt finden)	Approved	
2.4.11 (required)	Pinmux für μ Controller überprüft	Approved	



2.5 Connectors / Schnittstellen **2.5.1** (required) Pinout der Connector stimmen (nicht Spiegelver-Approved [kehrt) Alle Connector haben einen eindeutigen/beschrei-Approved 2.5.2 (required) benden Namen (z.B. JTAG) Approved 2.5.3 (required) Pinbelegung der Connector stellt keine Gefahr für Device dar (z.B. kein Connector VCC-Pin direkt neben Connector GND-Pin) Leitungsverbindungen sind mit einem Dot mar-Approved **2.5.4** (required) kiert *I*²*C* Pullup Widerstände vorgesehen Approved **2.5.5** (required) Alle I^2C Devices haben eine eindeutige Adresse Approved **2.5.6** (required) zugewiesen UART: TX \rightarrow RX; RX \rightarrow TX; CTS \rightarrow RTS; RTS \rightarrow Approved **2.5.7** (required) **CTS** JTAG: Pullup für TDO, TDI, und SWO; Pulldown Approved 2.5.8 (required) für CLK vorgesehen 3 PCB 3.1 Allgemeine Regeln Approved **3.1.1** (advisory) PCB beinhaltet falls möglich Projektname, Version, Firmenlogo und Kürzel des Erstellers **3.1.2 (advisory)** Alle Beschriftungen lesen sich in eine oder zwei Approved Richtungen Approved 3.1.3 (required) Design Rules überprüft (korrespondieren diese mit jenen des PCB Herstellers) Approved [**3.1.4** (required) Design Rule Check durchlaufen/bestanden



3.1.5 (advisory)	Montagelöcher vorgesehen	Approved
3.1.6 (required)	Vorgegebene maximale Abmessung nicht überschritten	Approved
3.1.7 (required)	Bestückbarkeit (Platzierung/Lötbarkeit der Bauteile)	Approved
3.1.7 (advisory)	Bestückungshilfe/-druck vorhanden und mit Schaltplan korrespondierend	Approved
3.1.7 (required)	Anordung der Komponenten mit Auftraggeber abgesprochen	Approved
3.2 Traces, Plan	es, Test Pads und Vias	
3.2.1 (required)	Test Pad oder Test Via für jedes kritische Netz in- nerhalb des Designs vorgesehen	Approved
3.2.2 (required)	GND Plane wo immer möglich	Approved
3.2.3 (required)	Traces und Planes haben genügend Abstand zum Rand des PCB's	Approved
3.2.4 (required)	Keine Traces unter "noisy" oder sensitiven Komponenten?	Approved
3.2.5 (required)	Kritische Signalpfade so kurz als möglich (inkl. Return Pfad direkt unter dem Signal)	Approved
3.2.6 (required)	Leiterbahnbreite entsprechend den maximalen Strömen ausgelegt	Approved
3.2.7 (required)	Leiterbahn-Abstand entsprechend den Spannungen ausgelegt	Approved
3.2.8 (required)	Keine Vias innerhalb von Pads	Approved
3.2.9 (required)	Keine Vias unter Metal-Film-Widerständen, Batterien, IC's mit Masseflächen oder schlecht isolierenden Komponenten	Approved



3.2.10 (required)	Vias falls nötig mit Abdeckfolie abgedeckt	Approved
3.2.11 (required)	Minimale Via-Durchmesser eingehalten	Approved
3.2.12 (required)	Wärmebrücken für Plane-Pad Verbindungen vorgesehen	Approved
3.3 Komponente	en	
3.3.1 (required)	 Komponenten Footprint: Pad zu Pin 1 markiert Kontrolle des Footprints mit Datenblatt (Zeichnung aus Top-View oder Bottom-View) Keep-Out Area gemäss Komponenten Datenblatt spezifiziert 	Approved
3.3.2 (required)	Anzahl Pins der IC's im Schaltplan stimmen mit jenen im PCB überein	Approved
3.3.3 (required)	Vom Komponenten-Hersteller im Datenblatt vorgeschlagenes Layout umgesetzt	Approved
3.3.4 (required)	 Decoupling Kondensatoren: Leitungen so kurz als möglich halten Loop zwischen IC und Kondensator so kurz als möglich halten 	Approved
3.3.5 (required)	Quarze und Crystals: • Fläche der Schaltung reduzieren • Verbindungen kurz halten • Möglichst weit von I/O Connectors entfernt	Approved









3.3.6 (advisory)	Potentiometer erhöht die kontrollierte Grösse im Uhrzeigersinn	Approved
3.3.7 (advisory)	I/O Connectors sind am Rand des PCB's platziert	Approved
3.3.8 (required)	Alle polarisierten Komponenten überprüft	Approved