# Lab1-1 Report

葉承泓, 半導體研究學院碩士班(設計部), 112501538

- ✓ Due date: 2024/3/24 23:59
- Answers to the questions in the workbook
  - 1. Show the code that you use to program configuration address ['h3000\_5000].

為了將 AXI 相關訊號都 MUX 到 user\_project\_1 (FIR engine 所放之處) (原本 default 為 MUX 到 user\_project\_0,對應到題目已設計好的 Edge detect IP ),我們需要將 32′h3000\_5000 這個 address program 成「1」,因此在 testbench (tb\_fsic.v)中我參考原有的 testbench 中關於 SoC side 如何去 program value to some address 的方式,寫了底下的程式碼以達成「to program configuration address ['h3000\_5000]」的目的:

```
////// Enable user_project_1 (FIR engine) //////
soc_change_UP_configuration_write(32'h01);
```

其中呼叫了 soc\_change\_UP\_configuration\_write()這個 task,其定義如下:

其中的 input argument 為輸入一個 32 bit 的 data,作為要寫入到 3000\_5000 這個位置的值,由於是模擬 from SoC side 做 configuration write,也就是透過 CPU 去 write address (雖然實際上是由 Caravel SoC 的

CPU 去傳這些資料,但在此 lab 中只模擬並檢驗 FSIC 的行為是否正確,故在此 lab 中是透過 testbench 模擬給 WB 訊號,而非真正使用 CPU 去給),故為透過 WB interface,因此需要設定 address、write enable(WE)等訊號,由於此 task 是想要 write 3000\_5000 這個 address 的值,故設定 address 為 3000\_5000,且 WE 設定為 1。等待 WB\_ACK 回傳後表示對應的 address 接收到 write request 了,因此表示完成 configuration write 的任務,理論上就會自動將 AXI 相關訊號都 MUX 到 user project 1 了!

2. Explain why "By programming configuration address ['h3000\_5000], signal user\_prj\_sel[4:0] will change accordingly" ? (Hint: trace code in config ctrl.v)

觀察/lab\_1/fsic\_fpga/rtl/user/config\_ctrl/rtl/config\_ctrl.v 裡的 code 後,可發現下列幾個部分的程式碼與 configuration address ['h3000\_5000]以及 user\_prj\_sel 這個訊號有關: 當我們從 SoC side 送出 WB request 後 (且此時沒有未處理完畢的 FPGA side 的 request·即此時沒有 f\_axi\_request),從下圖的程式碼中可得知會將 axi grant o reg 的值改寫為 0。

由於 axi\_grant\_o\_reg 的值變為 0 · 故使得 m\_axi\_request\_add 的值變為 wb\_axi\_request\_add · 如下圖所示。

其中的 wb\_axi\_request\_add 可由下方程式碼得知其行為:

當 WB interface 在當下沒有 transaction (即 wb\_fsm\_reg 這個 FSM 正處於 wb\_fsm\_idle 的狀態)時,若有 WE request (即當 wbs\_cyc 和 wbs\_stb 這兩個訊號同時為 1 時)則會將 wbs\_addr 寫到 wb\_axi\_request\_add 這個訊號線上。也就是說,由於我們在此要 program 3000\_5000 的值,因此這個 WB request 會將 wb\_axi\_request\_add 寫入 wbs\_addr (在此即為3000\_5000)的值。

綜合以上的說明,可知當 WB request 來臨時,會將 wb\_axi\_request\_add的值寫為 3000\_5000,並進一步變為 m\_axi\_request\_add 的值。

接著由於此時 m\_axi\_request\_add 的值滿足 m\_axi\_request\_add[31:12] = 20' h30005, 因此由下圖可知 cc enable 的值會變為 1。

而經過下圖中的 assign 指令,又因為 cc\_enable 訊號為 1,使得 cc\_axi\_awvalid 的值變為與 axi\_awvalid 相同,且 cc\_axi\_wvalid 的值變為與 axi\_wvalid 相同。由於此時我們透過 WB request 要執行 configuration write 3000\_5000 這個 address 的值,故 axi\_awvalid、axi\_wvalid 皆應為 1,進而導致 cc\_axi\_awvalid、cc\_axi\_wvalid 的值也為 1, respectively。

```
assign cc_axi_awvalid = axi_awvalid && cc_enable;
assign cc_axi_wvalid = axi_wvalid && cc_enable;
```

接著由於 cc\_axi\_awvalid、cc\_axi\_wvalid 的值皆為 1 · 又因為 program 的位址是 3000\_5000 · 使得此時的 axi\_awaddr[11:0]為 12' h000 · 故由下圖的程式碼可知會使得 user\_prj\_sel\_o 的值變為 axi\_wdata[4:0] · 也就是我們所輸入的「1」。(由此部分程式碼也可看出在 reset phase 時 · user\_prj\_sel\_o的 default 值設定為 0 · 也就是 default 使用的是 user\_project\_0 · 除非我們有在 reset 後特別去 program 3000\_5000 位址的值 · 才會改變所 access 到

的 user project 編號,並且一旦改變後,就會因為 user\_prj\_sel\_o <=user\_prj\_sel\_o 這段程式碼而持續下去,不會立刻又變回 user\_project\_0)。

最後,由下圖程式碼可知 user\_prj\_sel 訊號與 user\_prj\_sel\_o 是接線在一起的,故當 program address 3000\_5000 的值為 1 時,user\_prj\_sel 訊號會變為 1,進而傳遞給其他 module 做 MUX select 使得相關的 AXI 訊號都 access 到 user\_project\_1。

```
assign user_prj_sel = user_prj_sel_o;
```

3. <u>Briefly describe how you do FIR initialization (tap parameter, length)</u> from SoC side (Test#1).

參考 tb\_fsic.v 中原有的各 task 的寫法,我依據目標需求 ( program 並檢測 FIR engine ) 稍作修改得到如下的 testbench about **Test#1**:

(1)首先如同 workbook 中所述的要先做 reset: 透過呼叫 test0\_initialization() 這個 task 即可:

```
////// SoC & FPGA reset //////
test0_initialization();
```

其中 test0\_initialization() 即如同 workbook 中的寫法·也如同參考程式碼中各 test00X()中的 reset 寫法:

主要是將 SoC 及 FPGA side 皆做 reset, 並透過 configuration write 寫入 IS (io-serdes)使 SoC 與 FPGA side 的 Tx 和 Rx 皆開啟,才能開始與 FSIC 內部互相傳遞資料。

(2)由於經過 reset,故所選擇的 user project 編號回到 default 值 user\_project\_0 , 因此要再透過第 1. 題的回答中所述的 soc\_change\_UP\_configuration\_write(32'h01); 來將 user\_prj\_sel 訊號 值重新 program 成 1。

```
////// Enable user_project_1 (FIR engine) //////
////soc_change_UP_configuration_write(0, 4'b1111, 32'h01);
soc_change_UP_configuration_write(32'h01);
```

(3)在開始 program tap parameter 以及 data\_length 之前,要先檢查 FIR engine 是否正在運作,若仍正在運作,則要一直等到 FIR engine 回復到 IDLE 狀態才能開始 program。這個部分可透過從 SoC side 用 WB interface 來 read 0x3000\_0000 位址( 存放 ap 相關資訊·包括 ap\_start、ap\_done、ap\_idle ) 的值,其中回傳值的 bit 2 會是 ap\_idle,因此可藉

由此 bit 的值來判斷 FIR engine 是否正在運作或是呈現 idle 狀態。若尚未 idle,則再不斷 read 0x3000\_0000 直到 idle 為止。程式碼如下圖所示:

```
////// Check FIR is idle, if not, wait until FIR is idle //////
soc_up_cfg_read(12'd0, 4'b1111);
while (cfg_read_data_captured[2]==0) begin // which means "ap_idle_done_start[2]==0"
    soc_up_cfg_read(12'd0, 4'b1111);
end
```

其中 soc\_up\_cfg\_read()這個 task 的定義如下:

其中 UP 表示 user project·因此對應到 0x30000000 的位址·透過 offset 這個 input argument 可以決定要 program 到 user project 內部的哪個位址·例如 12'h000 就代表 ap register·12'h010 就代表 data\_length等等。同樣因為是 from SoC side·故為透過 WB interface 送資料·而address 即為 UP\_BASE=0x30000000 再加上 offset·WE 設定為 0 (因為要 read)·一直等到傳回 ACK 後·還必須等到 soc\_cfg\_read\_event 這個 event 發生,以確保 data 有成功被放入 cfg\_read\_data\_captured 這個暫存用的訊號線中。soc\_cfg\_read\_event 的來源如下,其實就是當 FIR 回傳 ACK 時·將附帶的資料 wbs\_data 存到 cfg\_read\_data\_captured,再送出 event 告知 data 已順利被存起來了:

因此 FIR 回傳 ACK 後且 soc\_cfg\_read\_event 發生後,cfg\_read\_data\_captured 即為回傳的 data,也就是 ap register 所存的值,故可藉由第 2 bit 來判斷是否 idle,若 idle 則再重發 request,直到不 idle 後即可進入下一步。

(4)確認 FIR engine 正在 idle 後,即可從 SoC side 輸入 data\_length 及各 tap parameter 至 configuration address map 中的相對應 address (data\_length 寫到 0x30000010,故 offset 填入 12' h10; tap parameters 寫到 0x30000020~0x30000048, 故 offset 填入 12' h20~12' h48, respectively):

```
///// Program length, and tap parameters /////
soc_up_cfg_write(12'h10, 4'b1111, DATA_LENGTH);
soc_up_cfg_write(12'h20, 4'b1111, 32'd0);
soc_up_cfg_write(12'h24, 4'b1111, -32'd10);
soc_up_cfg_write(12'h28, 4'b1111, -32'd9);
soc_up_cfg_write(12'h2C, 4'b1111, 32'd23);
soc_up_cfg_write(12'h30, 4'b1111, 32'd56);
soc_up_cfg_write(12'h34, 4'b1111, 32'd56);
soc_up_cfg_write(12'h38, 4'b1111, 32'd56);
soc_up_cfg_write(12'h3C, 4'b1111, 32'd23);
soc_up_cfg_write(12'h40, 4'b1111, -32'd0);
soc_up_cfg_write(12'h44, 4'b1111, -32'd10);
soc_up_cfg_write(12'h48, 4'b1111, 32'd0);
```

其中 soc\_up\_cfg\_write()這個 task 的定義如下:

此 task 的寫法與第 1.題中的 soc\_change\_UP\_configuration\_write()很類似,只是在此因為要 program 的位址是 user project (即 FIR ) 內部的訊號,因此 address 應為 UP\_BASE=0x30000000,並且加上 offset 這個input argument 以便在 parent function 細部更改要 program 的位址(可在 parent function 更動最後 3 bytes)。同樣是等到接收到 FIR 索回傳的 ACK 後表示有成功接收到,即可完成此 task 的定義。

(5)在 program 寫入 data\_length 及各 tap parameter 後,要檢查是否成功寫入,我們可透過 read 這些位址的值並與 golden values 比對得知是否有成功傳給 FIR engine,相關 testbench 程式碼如下:

```
///// read-back and check /////

soc_UP_configuration_read_and_check(12'h10, 4'b1111, DATA_LENGTH);

soc_UP_configuration_read_and_check(12'h20, 4'b1111, 32'd0);

soc_UP_configuration_read_and_check(12'h24, 4'b1111, -32'd10);

soc_UP_configuration_read_and_check(12'h28, 4'b1111, -32'd9);

soc_UP_configuration_read_and_check(12'h2C, 4'b1111, 32'd23);

soc_UP_configuration_read_and_check(12'h30, 4'b1111, 32'd56);

soc_UP_configuration_read_and_check(12'h34, 4'b1111, 32'd56);

soc_UP_configuration_read_and_check(12'h38, 4'b1111, 32'd56);

soc_UP_configuration_read_and_check(12'h3C, 4'b1111, 32'd23);

soc_UP_configuration_read_and_check(12'h40, 4'b1111, -32'd9);

soc_UP_configuration_read_and_check(12'h44, 4'b1111, -32'd10);

soc_UP_configuration_read_and_check(12'h48, 4'b1111, 32'd0);
```

其中 soc\_UP\_configuration\_read\_and\_check() 這個 task 的定義如下:

在呼叫此 task 時要傳入的第 3 個 input argument 為 golden value · 用來比對 FIR 的回傳值是否正確。在此 task 內部會呼叫第(3)小點中說明的 soc\_up\_cfg\_read()函式,並將 offset 輸入進去,當 soc\_up\_cfg\_read()執行完畢後,此時的 cfg\_read\_data\_captured 即為回傳值 (如第(3)小點的說明),因此將其與 golden value 比對,並將結果 print 在螢幕上。同時因為有進行與 golden value 的比對,因此將 check\_cnt 加 1,若比對結果為兩者不同則表示 FIR 回傳的結果錯誤,此時將 error\_cnt 的值加 1,以便最終 report 統計資料。

(6)最後,當 data\_length 及各 tap parameter 皆正確被 program 後,即可將 ap\_start program 為 1,以告知 FIR engine 可開始接收 data\_in 與 data out 並開始計算。

```
////// Program ap_start = 1 //////
$display(" Start FIR engine");
soc_up_cfg_write(12'h0, 4'b1111, 32'd1);
```

而「將 ap\_start program 為 1」是透過 soc\_up\_cfg\_write()這個 task 去 寫入 1 到 address 0x30000000 來達成。soc\_up\_cfg\_write()在第(4)小點中有相關說明。

4. <u>Briefly describe how you do FIR initialization (tap parameter, length)</u> from FPGA side (Test#2).

參考 tb\_fsic.v 中原有的各 task 的寫法,我依據目標需求 ( program 並檢測 FIR engine ) 稍作修改得到如下的 testbench about **Test#2**:

(1)如同第 3. 題的流程, 先做 reset:

```
////// SoC & FPGA reset //////
test0_initialization();
```

(2)如同第 3.題的流程·透過 soc\_change\_UP\_configuration\_write(32'h01); 來將 user\_prj\_sel 訊號值重新 program 成 1。

```
///// Enable user_project_1 (FIR engine) //////
soc_change_UP_configuration_write(32'h01);
```

(3)參考原本 testbench 中的流程,發現此時應先確認 AA (AXIS-AXIL) 的 internal register 在 reset 後的 default 值是否正確。如下圖所示,首先 將 fpga\_as\_is\_tready 這個訊號寫為 1,表示可以接收回傳的訊號,接著 去 read AA internal register 的位址的值,並與 golden value ( default 值的 golden value 為 32'h0)比對,將結果 print 在螢幕上。

其中會用到 soc\_aa\_cfg\_read()這個 task,其寫法與第 3. (3)小點的 soc\_up\_cfg\_read()非常類似,只是寫入的位址不同(為 AA\_BASE= 32'h3000\_2000):

(4)如同第 3.(3)小點,在開始 program tap parameter 以及 data\_length 之前,要先檢查 FIR engine 是否正在運作——不斷 read 0x3000\_0000 直到 idle 為止。程式碼如下圖所示:

```
/// step 2. FPGA issues FPGA-to-SoC configuration read/write request to SoC
////// Check FIR is idle, if not, wait until FIR is idle /////
fpga_axilite_read_req(FPGA_to_SOC_UP_BASE + 32'd0); // or {4'b0000,FPGA_to_SOC_UP_BASE}
@(soc_to_fpga_axilite_read_cpl_event); //wait for FPGA get the read completion
while (soc_to_fpga_axilite_read_cpl_captured[2]==0) begin // which means "ap_idle_done_start[2]==0"
    fpga_axilite_read_req(FPGA_to_SOC_UP_BASE + 32'd0);
    @(soc_to_fpga_axilite_read_cpl_event); //wait for FPGA get the read completion
end
```

其中 fpga\_axilite\_read\_req()這個 task 的定義如下:

```
ask fpga_axilite_read_req;
   input [31:0] address;
       fpga_as_is_tdata <= address;</pre>
       $strobe($time, "=> fpga_axilite_read_req in address req phase = %x - tvalid", fpga_as_is_tdata);
        ifdef USER_PROJECT_SIDEBAND_SUPPORT
            fpga_as_is_tupsb <= 5'b000000;</pre>
       fpga_as_is_tstrb <= 4'b0000;</pre>
       fpga_as_is_tkeep <= 4'b0000;</pre>
       fpga_as_is_tid <= TID_DN_AA;</pre>
       fpga_as_is_tuser <= TUSER_AXILITE_READ_REQ;
fpga_as_is_tlast <= 1'b0;</pre>
       fpga_as_is_tvalid <= 1;
       @ (posedge fpga_coreclk);
       while (fpga_is_as_tready == 0) begin
                                                        // wait util fpga is as tready == 1 then change data
                @ (posedge fpga_coreclk);
       $display($time, "=> fpga_axilite_read_req in address req phase = %x - transfer", fpga_as_is_tdata); fpga_as_is_tvalid <= 0;
```

這裡使用的傳輸 protocol 是類似 AXI-Stream,只是 tdata 的部分傳的是是 address (因為 FPGA side 只有 AXI-Stream 的傳輸方式,並無 AXI-Lite,因此若要傳 address 也必須透過 AXI-Stream 傳送;甚至若同時有 data 和 address 需要傳 (例如 write request),則要分兩次分別傳送 data 及 address,到 FSIC 內部會再轉換成 AXI-Stream 或 AXI-Lite 的 protocol 再進一步傳給 FIR engine )。當 fpga\_is\_as\_tready 仍為 0 時表示對方仍無法接收,要等到 fpga\_is\_as\_tready 為 1 才表示 handshake 完成,此時可將 fpga\_as\_is\_tvalid 拉回 0 並 return。

直 到 fpga\_is\_as 完 成 handshake 後 · 還 必 須 等 到 soc\_to\_fpga\_axilite\_read\_cpl\_event (其中 cpl 表示" completion" )

這個 event 發生,以確保 data 有成功被放入 soc\_to\_fpga\_axilite\_read\_cpl\_captured 這個暫存用的訊號線中。 soc\_to\_fpga\_axilite\_read\_cpl\_event 的來源如下圖所示,其實就是當fpga\_is\_as 完成 handshake 時,將回傳的資料 fpga\_is\_as\_tdata 存到 soc\_to\_fpga\_axilite\_read\_cpl\_captured,再送出 event 告知 data 已順利被存起來了:

因 此 fpga\_is\_as 完 成 handshake 後 且 soc\_to\_fpga\_axilite\_read\_cpl\_event 發 生 後 , soc\_to\_fpga\_axilite\_read\_cpl\_captured 即為回傳的 data,也就是 ap register 所存的值,故可藉由第 2 bit 來判斷是否 idle,若 idle 則再重發 request,直到不 idle 後即可進入下一步。

(5)如同第 3.(4)小點的步驟,確認 FIR engine 正在 idle 後,即可從 FPGA side 輸入 data\_length 及各 tap parameter 至 configuration address map 中的相對應 address( data\_length 寫到 0x30000010,故 offset 填入 12'h10; tap parameters 寫到 0x30000020~0x30000048,故 offset 填入 12'h20~12'h48, respectively):

```
///// Program length, and tap parameters /////
FPGA_to_SoC_configuration_write(28'h10, DATA_LENGTH);
FPGA_to_SoC_configuration_write(28'h20, 32'd0);
FPGA_to_SoC_configuration_write(28'h24, -32'd10);
FPGA_to_SoC_configuration_write(28'h28, -32'd9);
FPGA_to_SoC_configuration_write(28'h2C, 32'd23);
FPGA_to_SoC_configuration_write(28'h30, 32'd56);
FPGA_to_SoC_configuration_write(28'h34, 32'd63);
FPGA_to_SoC_configuration_write(28'h38, 32'd56);
FPGA_to_SoC_configuration_write(28'h3C, 32'd23);
FPGA_to_SoC_configuration_write(28'h40, -32'd9);
FPGA_to_SoC_configuration_write(28'h44, -32'd10);
FPGA_to_SoC_configuration_write(28'h44, 32'd10);
FPGA_to_SoC_configuration_write(28'h48, 32'd0);
```

#### 其中 FPGA\_to\_SoC\_configuration\_write() 這個 task 的定義如下:

```
//task FPGA_AXI_Lite_write_request;
task FPGA_to_SoC_configuration_write;
input [27:0] offset;
input [31:0] data;

begin
    @ (posedge fpga_coreclk);

    /// FPGA issues FPGA-to-SoC configuration write request to SoC
    fpga_axilite_write_req(FPGA_to_SOC_UP_BASE + offset , 4'b0001, data);

    /// FPGA waits for write to soc
    repeat(100) @ (posedge soc_coreclk);    //TODO FPGA waits for write to soc
end
endtask
```

此 task 內部是透過呼叫 fpga\_axilite\_write\_req()這個 task 並輸入相對應的 address 以及 data 來達成。由於此 task 主要是用來從 FPGA side 去寫入 FSIC,故 address 為 FPGA\_to\_SOC\_UP\_BASE + offset,即為28' h00000000+ offset。而 fpga\_axilite\_write\_req()這個 task 的定義如下:

如同第(4)小點中所述,由於 FPGA side 只有 AXI-Stream 的 interface,故需要將 request 的 address 與 data 分開傳,再經由 FSIC 內部將其重

新整合成 AXI-Lite 的 request 送至 user project 中,故圖中可看出先傳 address,待達成 handshake 後,再傳 data。

(6)如同第 3.(5)小點的步驟,在 program 寫入 data\_length 及各 tap parameter 後,要檢查是否成功寫入,我們可透過 read 這些位址的值並 與 golden values 比對得知是否有成功傳給 FIR engine,相關 testbench 程式碼如下:

```
///// read-back and check /////
FPGA_to_SoC_configuration_read_and_check(32'h10, DATA_LENGTH);
FPGA_to_SoC_configuration_read_and_check(32'h20, 32'd0);
FPGA_to_SoC_configuration_read_and_check(32'h24, -32'd10);
FPGA_to_SoC_configuration_read_and_check(32'h28, -32'd9);
FPGA_to_SoC_configuration_read_and_check(32'h2C, 32'd23);
FPGA_to_SoC_configuration_read_and_check(32'h30, 32'd56);
FPGA_to_SoC_configuration_read_and_check(32'h34, 32'd63);
FPGA_to_SoC_configuration_read_and_check(32'h38, 32'd56);
FPGA_to_SoC_configuration_read_and_check(32'h3C, 32'd23);
FPGA_to_SoC_configuration_read_and_check(32'h40, -32'd9);
FPGA_to_SoC_configuration_read_and_check(32'h44, -32'd10);
FPGA_to_SoC_configuration_read_and_check(32'h44, -32'd10);
FPGA_to_SoC_configuration_read_and_check(32'h48, 32'd0);
```

其中 FPGA\_to\_SoC\_configuration\_read\_and\_check()這個 task 的定義如下:

```
//task FPGA_tot_Soc_configuration_read_and_check;

task FPGA_tot_Soc_configuration_read_and_check;

input [31:0] golden_value;

begin

### (posedge fpga_coreclk);

////fpga_as_is_tready <= 1;

//step 1. FPGA issues configuration read request to Soc
soc_tof_fpga_axilite_read_cpl_expect_value = golden_value;

fpga_axilite_read_req(FPGA_to_Soc_Un_PASE + offset); //read_address = h0000_3000 ~ h00000_3000 for io_serdes

//step 2. FPGA wait for read_completion from Soc

//step 3. FPGA_to_Soc_com_fpga_axilite_read_cpl_expect_value
//step 3. FPGA_to_Soc_com_fpga_axilite_read_cpl_captured);

//outa part

check_cnt <a href="https://complex.org/documents/">https://complex.org/documents/</a>

//outa particle.

//outa particle.

//outa particle.

//
```

在呼叫此 task 時要傳入的第 2 個 input argument 為 golden value,用來比對 FIR 的回傳值是否正確。在此 task 內部會呼叫第(4)小點中說明的fpga\_axilite\_read\_req()函式,並將 FPGA\_to\_SOC\_UP\_BASE+offset 這

個位址輸入進去,當 fpga\_axilite\_read\_req()執行完畢且 soc\_to\_fpga\_axilite\_read\_cpl\_event 這個 event 發生後,此時的 soc\_to\_fpga\_axilite\_read\_cpl\_captured 即為回傳值(如第(4)小點的說明),因此將其與 golden value 比對,並將結果 print 在螢幕上。同時因為有進行與 golden value 的比對,因此將 check\_cnt 加 1,若比對結果為兩者不同則表示 FIR 回傳的結果錯誤,此時將 error\_cnt 的值加 1,以便最終 report 統計資料。

(7)最後,當 data\_length 及各 tap parameter 皆正確被 program 後,即可將 ap\_start program 為 1,以告知 FIR engine 可開始接收 data\_in 與 data out 並開始計算。

```
////// Program ap_start = 1 //////
$display(" Start FIR engine");
FPGA_to_SoC_configuration_write(28'h0, 32'd1);
```

而 「 將 ap\_start program 為 1 」 是 透 過 FPGA\_to\_SoC\_configuration\_write()這個 task 去寫入 1 到 address 0x30000000 來達成。FPGA\_to\_SoC\_configuration\_write()在第(5)小點中有相關說明。

5. Briefly describe how you feed in X data from FPGA side.

首先透過呼叫 test1\_fpga\_axis\_req(),以方便未來 maintain 有關 AXI-Stream 的程式碼:

如下圖所示為 test1\_fpga\_axis\_req()這個 task 內部的行為,它主要是將 FIR 運算的 input 及 output 計算出來,並作為 golden value 存在相對應的 register "soc\_to\_fpga\_axis\_expect\_value" 中。接著將 input data x[j]=j,

for j=0,1,2,...,63 依次輸入至 fpga\_axis\_req\_modified() task 中,直到輸入 完 64 筆 data\_in。

在 fpga\_axis\_req\_modified() 這個 task 內部·主要是將上層傳進來的 input argument "data" 從 FPGA side 透過 AXI-Stream interface 傳給 FSIC。 其中的 tdata 即為上層所傳來的 input argument "data",而當最後一筆 data\_in ( 即當 data= DATA\_LENGTH-1 ) 時,會將 tlast 設為 1。當 data 準 備好且其他設定皆完成後,就將 fpga\_as\_is\_tvalid 拉成 1·直到對方(FSIC 的 IO serdes)的 fpga\_is\_as\_tready 為 1 時表示 handshake 成功建立,數據成功傳輸,因此可再將 fpga\_as\_is\_tvalid 拉回 0,即完成此次的 data\_in 傳輸。

6. <u>Briefly describe how you get output Y data in testbench, and how to</u> do comparison with golden values.

在 test1\_fpga\_axis\_req()這個 task 中:

```
reg [31:0] polden_output_data;
task_test__fpga_axis__req;

page [31:0] polden_output_data;
task_test__fpga_axis__req;

page [31:0] polden_output_data;

task_test__fpga_axis__req;

page [31:0] polden_output_data;

page [31:0] polden
```

由於在這次 lab 中我們定義 data\_in x[j]=j, with j=0,1,2,...,63 · 因此相對應的 data\_out 可計算為

```
「y_golden[j]=0*j+(-10)*(((j-1)<0)? 0:(j-1))+(-9)*(((j-2)<0)? 0:(j-2))+23*(((j-3)<0)? 0:(j-3))+56*(((j-4)<0)? 0:(j-4))+63*(((j-5)<0)? 0:(j-5))+56*(((j-6)<0)? 0:(j-6))+23*(((j-7)<0)? 0:(j-7))+(-9)*(((j-8)<0)? 0:(j-8))+(-10)*(((j-9)<0)? 0:(j-9))+0*(((j-10)<0)? 0:(j-10));」。
將每筆 data_in 以及相對應的 golden data_out,還有一些相關訊號(fpga_as_is_tupsb、fpga_as_is_tstrb、fpga_as_is_tkeep、fpga_as_is_tlast)全部合併起來並存在 soc_to_fpga_axis_expect_value[j]這個 register 中,以便之後與 FIR 所計算出並回傳給 FPGA side 的 output data 做比對。
```

執行完 test1\_fpga\_axis\_req()這個 task 後,代表 64 筆 data 的相關資訊都已被儲存在 soc\_to\_fpga\_axis\_expect\_value[]陣列中。在 Stream-in data\_in的同時,FIR 也會吐出已計算好的 data\_out 在 output AXI-stream 中,由於 input stream 與 output stream 是分開的 interface,所以兩者是可以同

時並行運作的,因此 feed in data\_in 的同時,也可偵測是否有 data out 出現,這個部分是透過下方程式碼來進行偵測及記錄:

(註:此 initial block 中有裁去`ifdef USE\_EDGEDETECT\_IP 的那個部份,因為我並無 define USE\_EDGEDETECT\_IP,故不會執行到那個部分的程式碼) 此部分程式碼主要是偵測當 fpga\_is\_as\_tvalid 為 1 時,也就是當 FSIC 欲吐出 output data 給 FPGA side 時,會將吐出來的資訊(含 fpga\_is\_as\_tupsb、fpga\_is\_as\_tstrb、fpga\_is\_as\_tkeep、fpga\_is\_as\_tlast、以及 output data) 收集起來並存到 soc\_to\_fpga\_axis\_captured[] 這個 register/array 中,並將 soc\_to\_fpga\_axis\_captured\_count 的值增加 1.表示多收到一筆 output data。當 soc\_to\_fpga\_axis\_captured\_count 的值為 DATA\_LENGTH(在此 lab 中為 64)時,表示已接收到所有 data,因此 trigger soc\_to\_fpga\_axis\_event表示已完成 output data 的接收及儲存。

當執行完 test1\_fpga\_axis\_req()的 task 後(表示已將 64 筆 golden data 寫在 soc\_to\_fpga\_axis\_expect\_value[]中),並發生 soc\_to\_fpga\_axis\_event 後 (表示已成功接收並儲存 64 筆 FIR 運算所得到的結果在 soc\_to\_fpga\_axis\_captured[]中),即可開始進行兩筆資料的比對:首先先 比對是否 soc\_to\_fpga\_axis\_expect\_count 為 64,若不為 64 則表示 golden data 在儲存的過程中出現錯誤;而 soc\_to\_fpga\_axis\_captured\_count 並不

需要在此測試,因為若不到 64 則就不會 trigger soc\_to\_fpga\_axis\_event 了;接下來依序比對 64 筆 output data 的正確性,並將結果 report 在螢幕上,以及記錄 error count 即可。

最後再 check 是否 FIR engine 有到 DONE 的狀態(ap\_start=0 ap\_done=1 ap\_idle=1) · 即完成從 FPGA side 輸入 data\_in/輸出 data\_out 至 FPGA side 的任務:

```
///// check ap_done = 1 && ap_idle = 1 //////
soc_UP_configuration_read_and_check(12'd0, 4'b1111, 32'b110);
```

註:在/lab\_1/fsic\_fpga/rtl/user/user\_subsys/user\_prj1/user\_prj1/rtl/user\_prj1.v 中,由於每個 input data 到 output data 輸出的過程會需要運算時間而需要約14個 cycle 的 delay,當 output 時會因為已經轉換為下一筆 input data 而有不同的 tupsb、tkeep、tstrb 訊號、故為了能回傳在 input 當下的 tupsb、tkeep、tstrb 資訊、因此我透過下圖的方式將 input 當下的這些資訊先 buffer 起來,待 stream out (sm)輸出時再將之前 input 時相對應的 ss 訊號傳回去,才 能 使 得 soc\_to\_fpga\_axis\_captured[] 中 的 相 關 資 訊 與 soc\_to\_fpga\_axis\_expect\_value[]完全相同,以避免出現 error。

```
USER PROJECT SIDEBAND SUPPORT
 reg [pUSER_PROJECT_SIDEBAND_WIDTH-1: 0] sm_tupsb_reg;
reg [3:0] sm_tkeep_reg;
ifdef USER_PROJECT_SIDEBAND_SUPPORT
 assign sm tupsb = sm tupsb reg;
assign sm tstrb = sm tstrb reg;
assign sm_tkeep = sm_tkeep_reg;
always@(posedge axis_clk or negedge axis_rst_n) begin
    if(~axis_rst_n) begin
   `ifdef USER_PROJECT_SIDEBAND_SUPPORT
           sm_tupsb_reg <= 5'b0;
        sm_tstrb_reg <= 4'b0;
sm_tkeep_reg <= 0;</pre>
    else if(ss_tvalid & ss_tready) begin
          ifdef USER_PROJECT_SIDEBAND_SUPPORT
sm_tupsb_reg <= ss_tupsb;</pre>
         sm_tstrb_reg <= ss_tstrb;
sm_tkeep_reg <= ss_tkeep;</pre>
         `ifdef USER PROJECT SIDEBAND SUPPORT
          sm_tupsb_reg <= sm_tupsb_reg;</pre>
         sm_tstrb_reg <= sm_tstrb_reg;</pre>
         sm_tkeep_reg <= sm_tkeep_reg;</pre>
```

7. Screenshot simulation results printed on screen, to show that your Test#1 & Test#2 complete successfully

在順利完成 Test#1 後,會執行下圖的\$display,以在螢幕上告知我們執行成功與否:

在順利完成 Test#2 後,亦會執行下圖的\$display:

```
///// All pass!!! /////

if (error_cnt != 0 ) begin

$display($time, "=> [Test 2 FAILED], check_cnt = %04d, error_cnt = %04d, please search [ERROR] in the log", check_cnt, error_cnt);
end
else begin

$display("------");
$display("-----"[Success] Congratulations! Pass test 2 !! -----");
$display("-----");
end
```

在 執 行 完 test1\_initialization\_from\_SoC\_side() 與 test2\_initialization\_from\_FPGA\_side() 兩個 Test# 後,會執行下圖的 \$display:

利用 "./run\_xsim " 執行模擬後, 可在螢幕上得到下圖(由於 print 出的資訊 實在太多, 故只截取其中一部份):

```
47] = 1e0000001e06
                                                                          48, soc_to_fpga_axis_expect_value[
                                                                          48] = 200000001ebd
49, soc_to_fpga_axis_expect_value[
                                                                                               49] = 2200<u>0</u>0001f74
                                                                          50, soc_to_fpga_axis_expect_value[
                                                                          50] = 24000000202b
51, soc_to_fpga_axis_expect_value[
                                                                                                     = 2600000020e2
                                                                          52, soc_to_fpga_axis_expect_value[
                                                                          52] = 28000000219
53, soc_to_fpga_axis_expect_value[
                                                                                                     = 280000002199
                                                                                                     = 2a0000002250
                                                                          54, soc_to_fpga_axis_expect_value[
                                                                          54] = 2c0000002307
55, soc_to_fpga_axis_expect_value[
55] = 2e00000023be
                                                                          56, soc_to_fpga_axis_expect_value[
56] = 300000002475
                                                                          57, soc_to_fpga_axis_expect_value[
57] = 32000000252c
58, soc_to_fpga_axis_expect_value[
                                                                                               58] = 3400000025e3
                                                                          59, soc_to_fpga_axis_expect_value[
                                                                                               59] = 36000000269a
                                                                          60, soc_to_fpga_axis_expect_value[
60] = 380000002751
                                                                          61, soc_to_fpga_axis_expect_value[
                                                                          61] = 3a0000002808
62, soc_to_fpga_axis_expect_value[
                                                                          62] = 3c00000028bf
63, soc_to_fpga_axis_expect_value[
63] = 3e0100002976
                                                                                                     = 3c00000028bf
                   46645⇒ soc_up_cfg_read : got soc_cfg_read_event
46645⇒ Soc_configuration check: [PASS] cfg_read_data_expect_value=00000006, cfg_read_d
ata_captured=00000006
    --- [Success] Congratulations! Pass test 1 !! ----
++++++++++ Test 2: Initialize FIR from FPGA side ++++++++++
test0: initialization
SoC & FPGA reset
                   46785⇒ soc POR Assert
46785⇒ fpga POR Assert
46785⇒ fpga reset Assert
                   46825⇒ soc POR De-Assert
                   46825⇒ fpga POR De-Assert
```


由此部分可知 Test#1 成功,並無 error!

```
51, soc_to_fpga_axis_expect_value[
                                                                                                             51] = 2600000020e2
52, soc_to_fpga_axis_expect_value[
                                                                                                            52] = 280000002199
53, soc_to_fpga_axis_expect_value[
                                                                                                            53] = 2a000000225
54, soc_to_fpga_axis_expect_value[
                                                                                                                                                    = 2a0000002250
                                                                                                            54] = 2c0000002307
55, soc_to_fpga_axis_expect_value[
55] = 2e00000023be
                                                                                                             56, soc_to_fpga_axis_expect_value[
                                                                                                                                           56] = 300000002475
                                                                                                             57, soc_to_fpga_axis_expect_value[
                                                                                                            58, soc_to_fpga_axis_expect_value[
58] = 320000002525
58, soc_to_fpga_axis_expect_value[
59, soc_to_fpga_axis_expect_value[
                                                                                                            59] = 36000000269a
60, soc_to_fpga_axis_expect_value[
                                                                                                            60] = 38000000275
61, soc_to_fpga_axis_expect_value[
                                                                                                                                                    = 3800<del>0</del>0002751
                                                                                                            61] = 3a0000002808
62, soc_to_fpga_axis_expect_value[
62] = 3c00000028bf
63, soc_to_fpga_axis_expect_value[
                                                                                                                                                    = 3e0100002976
152485⇒ fpga_axilite_read_req in address req phase = 00000000 - tvalid
152525⇒ fpga_axilite_read_req in address req phase = 00000000 - transfer
152525⇒ wait for soc_to_fpga_axilite_read_cpl_event
153445⇒ get soc_to_fpga_axilite_read_cpl_captured be : soc_to_fpga_axilite_read_cpl_cap
tured =00000000, fpga_is_as_tdata=00000006
153445⇒ get soc_to_fpga_axilite_read_cpl_captured af : soc_to_fpga_axilite_read_cpl_cap
153445⇒ get soc_to_fpga_axilite_read_cpl_captured at : soc_to_fpga_axilite_read_cpl_captured =00000006, fpga_is_as_tdata=000000006
153445⇒ soc_to_fpga_axilite_read_cpl_captured : send soc_to_fpga_axilite_read_cpl_event
153445⇒ got soc_to_fpga_axilite_read_cpl_event
153445⇒ soc_to_fpga_axilite_read_cpl_captured=00000006
153445⇒ FPGA_to_SoC_configuration_read [PASS] soc_to_fpga_axilite_read_cpl_expect_value =00000006, soc_to_fpga_axilite_read_cpl_captured[27:0]=0000006
            [Success] Congratulations! Pass test 2 !!
                          153845⇒ Final result [PASS], check_cnt = 0160, error_cnt = 0000
    inish called at time : 153845 ns : File "/home/ubuntu/Advanced_SoC/lab_1/fsic_fpga/rtl/user/testbenc
h/tb_fsic.v" Line 480
INFO: [Common 17-206] Exiting xsim at Sun Mar 24 11:28:00 2024...
```

由此部分可知 **Test#2 成功·並無 error**! 且最終統計結果為總共執行了 **160** 次的與 golden value 的比對,而**錯誤數目為 0 次**!

### 8. Screenshot simulation waveform:


(1) Configuration cycle (when we program ['h3000\_5000] = 32'h01, signal user\_prj\_sel changes accordingly)



由圖中可看出當 WB 傳入 1 要寫到 address 為 0x30005000 時,第 1.題中所述的相對應訊號會改變,並且最終使得  $user_prj_sel$  的值變為 1。

## (2) AXI-Lite transaction cycles (feed in tap parameters, data\_length)





如上圖所示,可看出 fir.v 有成功接收到 AXI-Lite 的 write 訊號並成功達成 handshake。


(AXI-Lite read)



如上圖所示·可看出 fir.v 有成功接收到 AXI-Lite 的 read 訊號並成功達成 handshake。當 capture 的值與 expected 的值相同時,會馬上進入下一個 read,因此圖中 expected 的值會立刻發生改變。


#### (3) Stream-in, Stream-out





由圖中可看出有成功透過 FPGA side 將 input data 從 AS 傳送到 FSIC 的 IO,而使 fir.v 的 ss 收到 input 訊號。

#### (stream-out)



由圖中可看出有成功透過 FPGA side 將 output data 從 FSIC 的 IO 傳送 到 FPGA 的 AS,而使 fir.v 的 sm 送出 output 訊號。

## 9. (optional) Debug experience (bug found, and how to fix it)

寫在 <a href="https://hackmd.io/@whywhytellmewhy/r15D2Ao56">https://hackmd.io/@whywhytellmewhy/r15D2Ao56</a> 中,主要是關於 MUX 的部分。

## Github link for my work about this lab

https://github.com/whywhytellmewhy/Advanced-SoC-design

在上述 Github 連結中的 README.md 有更多關於其中的檔案的相關說明。