

# درس طراحی سیستمهای دیجیتال

جبرانی پایان ترم – سوال ۷ (پردازنده آرایهای)

استاد

مهندس امين فصحتى

دانشجو

محمد عماد چنگیزی آشتیانی ۴۰۱۱۰۵۸۲۶

> دانشگاه صنعتی شریف بهار ۱۴۰۳

## فهرست

٣	مقدمه
	پردازنده آرایی
٣	پیادهسازی
٣	طراحی رجیستر فایل
	طراحی memory
λ	طراحی ALU
	طراحی ماژول vector_processor
17	آزمون مدار
١۵	نتيجه:

#### مقدمه

قرار است پردازنده آرایه ای را بسازیم. در این پروژه ابتدا به صورت اجمالی درباره مفهوم پردازنده آرایهای صحبت کرده و در ادامه با توصیف این پردازنده در زبان وریلاگ آن را به طریقی مناسب طراحی می کنیم. برای این پروژه لازم است که بخشهای مختلفی که یک پردازنده نیاز دارد مانند رجیستر فایل، واحد ALU را جداگانه طراحی کنیم و همچنین یک حافظه نیز باید برای این پردازنده در نظر بگیریم. همچنین برای خود پردازنده باید یک ISA طراحی کنیم تا بتوانیم دستورات مختلف را روی آن اجرا کنیم.

## پردازنده آرایی

پردازنده آرایی (vector processor) نوعی پردازنده است که در آن یک تک پردازنده است که یک دستور واحد را بر روی آرایه از دادهها به صورت همزمان اجرا می کند.

### پیادهسازی

طراحي رجيستر فايل

لازم است که در ابتدا register-file را در زبان وریلاگ توصیف کنیم.

```
end
        if(set) begin
            reg_file[0] <= {1'b1, 511'b0};
            reg file[1] <= {1'b1, 511'b0};
            reg_file[2] <= 1000;
           reg file[3] <= 2000;
        if (write_enable) begin
             reg file[2] <= A3;</pre>
             reg_file[3] <= A4;</pre>
        end
        if(read) begin
            A1 <= reg_file[0];
             A2 <= reg file[1];
        end
        if(load) begin
         reg_file[load_addr_reg] <= load_data;</pre>
        end
        if(store) begin
             store_data <= reg_file[store_addr_reg];</pre>
        end
    end
endmodule
```

توضیح: همانطور که در سوال خواسته شده است، این رجیستر فایل از ۴ رجیستر ۵۱۲ بیتی تشکیل شده است. برای این ماژول پورت های آدرس دهی برای نوشتن روی رجیستر فایل و همچنین خواندن از روی رجیستر فایل را در نظر گرفتیم. بقیه پورت ها نیز ورودی و خروجیهای لازم این ماژول هستند.

به منظور نشان دادن عملکرد این مدار در ابتدا با سیگنال set میتوانیم مقادیر از پیش تعیین شدهای را در این ماژول قرار دهیم که برای تست مقادیر مرزی مورد استفاده قرار می گیرند.

#### طراحی memory

در این بخش قصد داریم حافظه خواسته شده در پروژه را نیز طراحی کنیم. این حافظه از ۵۱۲ کلمه ۳۲ بیتی ساخته شده است بنابراین حافظه را بدین صورت طراحی می کنیم:

```
module memory (
   input clk, write_enable, reset, read_enable,
   input [8:0] read_address, write_address,
   input [511: 0] data,
```

```
output reg [511:0] out
);
    reg[31:0] single_port_mem[0:511];
    integer i;
    integer j;
    always @(*) begin
        if (reset) begin
            for (i = 0; i < 512; i = i + 1) begin
                 single port mem[i] <= 0;</pre>
        end
        else if(write enable) begin
            j = 0;
            for (i = write address; i < write address + 16; i = i + 1) begin
                 single_port_mem[i] <= data[j +: 32];</pre>
                 j = j + 32;
            end
        end
        else if(read enable) begin
            for (i = read address; i < read address + 16; i = i + 1) begin
                 out[j +: 32] <= single_port_mem[i];</pre>
                 j = j + 32;
            end
        end
    end
endmodule
```

توضیح: برای آدرس دهی به این حافظه از آنجا که ۵۱۲ خانه است از دو پورت آدرسدهی ۹ بیتی برای خواندن و نوشتن بر روی این حافظه انت و اطلاعاتی است که قرار است بر روی این حافظه بنویسیم. این حافظه استو و اطلاعات در فرمت که سیگنال ۵۱۲ بیتی به این ماژول داده می شود و در ادامه به روش مناسب از آدرسی که به این ماژول داده می میشود ۳۲ بیت ۳۲ بیت مقادیر این رجیستر را بر روی ۱۶ خانه متوالی از این حافظه می نویسیم.

برای خواندن اطلاعات نیز از آدرس شروع تا ۱۶ خانه مقادیر را میخوانیم و آن را در ۵۱۲ reg بیتی out قرار میدهیم.

برای اینکه صرفا از صحت عملکرد ماژول حافظه مطمئن شویم یک testbench برای آن مینویسیم و آن را در model sim اجرا می کنیم.

```
reg clk, reset, write enable, read enable;
reg [8:0] read_address, write_address;
reg [511:0] data;
wire [511:0] out;
memory uut(
    .clk(clk),
    .reset(reset),
    .write_enable(write_enable),
    .read_enable(read_enable),
    .read address(read address),
    .write_address(write_address),
    .data(data),
    .out(out)
);
always #5 clk = ~clk;
initial begin
    clk = 0;
    reset = 0;
    write_enable = 0;
    read enable = 0;
    read_address = 0;
    write address = 0;
    data = 0;
    #10;
    $display("Test 1: reset the memory!");
    reset = 1;
    #10;
    reset = 0;
    read enable = 1;
    read_address = 10;
    #10;
    $display("time: %0t, the output is: %b", $time, out);
    $display("Test 2: write some data on memory and read the data");
    #10;
    read enable = 0;
    write enable = 1;
    write_address = 10;
    data = 120;
    #10;
    read enable = 1;
```

```
write enable = 0;
        read address = 10;
        #10;
        $display("time: %0t, the output is: %b", $time, out);
        $display("Test 3: write another data on that location and read");
        #10;
        read enable = 0;
        write_enable = 1;
        write address = 10;
        data = 15;
        #10;
        read enable = 1;
        write_enable = 0;
        read address = 10;
        #10;
        $display("time: %0t, the output is: %b", $time, out);
        $display("Test 4: reset the memory on that location");
        reset = 1;
        #10
        reset = 0;
        write enable = 0;
        read enable = 1;
        read address = 10;
        #10
        $display("time :%0t, the output is: %b", $time, out);
        $stop;
    end
endmodule
```

اکنون با شبیهسازی این آزمون میخواهیم مطمئن شویم که عملیات نوشتن و خواندن بر روی ۱۶ خانه متوالی از حافظه به درستی انجام میشود.

بنابراین از صحت عملکرد این ماژول به تنهایی اطمینان خاطر داریم.

#### طراحی ALU

در این بخش ALU را طراحی می کنیم. واحد محاسبات خواسته شده در سوال فقط لازم است از عملیات ضرب و جمع پشتیبانی کند:

```
module ALU (
    input clk, mul, add, reset,
    input[511:0] A1, A2,
    output [511:0] A3, A4
);
    reg[1023:0] alu_result;
    assign A3 = alu_result[511:0];
    assign A4 = alu_result[1023:512];
    always @(*) begin
        if (reset)
           alu_result = 0;
        else if (mul)
           alu_result = A1 * A2;
        else if (add) begin
            alu_result = A1 + A2;
        end
    end
endmodule
```

توضیح: در این ماژول همانطور که پیداست، ۵۱۲ بیت پرارزش در رجیستر A4 و ۵۱۲ بیت پرارزش و ۵۱۲ بیت کم ارزش حاصل از محاسبات در رجیستر A3 قرار می گیرد.

#### طراحی ماژول vector\_processor

اکنون که بخشهای مختلف این پردازنده را طراحی کردهایم، لازم است با در طراحی یک DataPath و یک ControlUnit و یک ControlUnit و با کنار هم قرار دادن ماژول های بالا، پردازنده آرایهای خود را بسازیم. پیش از آن لازم است که یک ISA برای این پردازنده طراحی کنیم.

در این پردازنده طبق خواسته سوال ۴ نوع دستور وجود دارد که عبارتند از:

۱. بارگذاری از حافظه بر روی یکی از رجیسترها

۲. ذخیره کردن مقادیر یکی از رجیسترها بر روی حافظه

٣. انجام عمليات جمع

۴. انجام عملیات ضرب

اکنون برای ۴ دستور بالا دستورات زیر را ارائه می دهیم:

بنابراین مجموعاً ۴ دستور داریم که طول همه آن ها یکسان و ۱۳ بیت است و به شرح بالا میباشد.

دقت شود که از آنجا که در سوال همواره برای عملیات جمع و ضرب دو رجیستر ثابت A1, A2 را به ترتیب جمع و ضرب می کنیم و در رجیسترهای A3, A4 مینویسیم، صرفا با داشتن opcode میتوانیم آنها را اجرا کنیم.

اكنون با اين توضيحات ماژول زير را تعريف مي كنيم:

```
module vector_processor (
    input clk, reset, set,
    input[12:0] instruction_set,
    output [511:0] mem_written, A3_out, A4_out, Register_out
);

reg[1:0] opcode;

// connections of the alu instance
    reg mul, add;
    wire[511:0] A1, A2;
    wire[511:0] A3, A4;
```

```
reg mem_read_enable, mem_write_enable;
reg[8:0] mem read address, mem write address;
wire [511:0] mem_data;
wire[511:0] out;
wire [511:0] regf A3, regf A4, load data;
wire [511:0] A1_regf, A2_regf, regf_store_data;
reg[1:0] load_addr_reg, store_addr_reg;
reg load_regf, regf_store, regf_write_enable, regf_read_enable;
register file reg f(
    .A3(regf_A3),
    .A4(regf_A4),
    .load_data(load_data),
    .clk(clk),
    .reset(reset),
    .load(load_regf),
    .store(regf_store),
    .set(set),
    .write_enable(regf_write_enable),
    .read(regf read enable),
    .load_addr_reg(load_addr_reg),
    .store_addr_reg(store_addr_reg),
    .A1(A1_regf),
    .A2(A2_regf),
    .store data(regf store data)
);
ALU alu(
    .clk(clk),
    .mul(mul),
    .add(add),
    .reset(reset),
    .A1(A1),
    .A2(A2),
    .A3(A3),
    .A4(A4)
);
memory mem(
    .clk(clk),
    .reset(reset),
```

```
.write_enable(mem_write_enable),
    .read enable(mem read enable),
    .read_address(mem_read_address),
    .write address(mem write address),
    .data(mem_data),
    .out(out)
);
// initialize the register file with random numbers
assign mem_written = regf_store_data;
assign mem_data = regf_store_data;
assign A3_out = A3;
assign A4 out = A4;
assign regf_A3 = A3;
assign regf_A4 = A4;
assign Register out = out;
assign load_data = out;
assign A1 = A1_regf;
assign A2 = A2_regf;
always @(posedge clk) begin
    opcode = instruction set[12:11];
    load_addr_reg = instruction_set[10:9];
    store_addr_reg = instruction_set[10:9];
    mem_read_address = 0;
    load regf = 0;
    mem read enable = 0;
    mem write enable = 0;
    regf_store = 0;
    add = 0;
    mul = 0;
    regf read enable = 0;
    regf_write_enable = 0;
    case (opcode)
        2'b00: begin // load from memory to register
            mem read enable = 1;
            mem_read_address = instruction_set[8:0];
            load regf = 1;
        end
        2'b01: begin // store register content in memory
            regf store = 1;
            mem_write_enable = 1;
            mem_write_address = instruction_set[8:0];
```

در این ماژول این امکان را فراهم کرده ایم که صرفا با دادن instruction به این ماژول تمامی دستورات خواسته شده به بهترین شکل اجرا شوند.

اکنون و در ادامه برای بررسی صحت عمل باید یک ماژول testbench برای پردازنده آرایی طراحی شده بنویسیم:

### ازمون مدار

در ادامه ماژول testbench را به شرح زیر در وریلاگ توصیف می کنیم:

```
module topModule_tb;
  reg clk, reset, set;
  reg [12:0] command;
  wire[511:0] mem_written, A3_out, A4_out, Register_out;

vector_processor proc (
    .clk(clk),
    .set(set),
    .reset(reset),
    .instruction_set(command),
    .mem_written(mem_written),
    .A3_out(A3_out),
    .A4_out(A4_out),
    .Register_out(Register_out)
);
```

```
always #5 clk = ~clk;
    initial begin
        clk = 0;
        reset = 0;
        #10
        reset = 1;
        #10
        reset = 0;
        set = 1;
        #10
        set = 0;
        $display("Test 1: store A3 value on memory location 0x00");
        command = 13'b0110000000000;
        #10
        $display("time: %0t, The content written on the memory location starting
from the adress 0x00 is: %b", $time, mem written);
        $display("Test 2: load the value on memory location 0x00 on register
A4");
        command = 13'b0011000000000;
        $display("time: %0t, the content written on register from memory location
0x00 is: %d", $time, Register_out);
        $display("Test3: add two register A1 and A2 and show the result");
        command = 13'b10000000000000;
        #10
        $display("time: %0t, A3 is: %b, A4 is: %b", $time, A3 out, A4 out);
        $display("Test 4: multiply two register A1 and A2 and show the result");
        command = 13'b1100000000000;
        $display("time: %0t, A3 is: %b, A4 is: %b,", $time, A3 out, A4 out);
        $stop;
    end
endmodule
```

در این ماژول در ۴ آزمون مختلف دستورات مختلف را مورد ارزیابی قرار میدهیم. هر بار صرفا دستور متفاوتی را به پردازنده میدهیم و پردازنده با پردازش ماشین کد داده شده، آن دستور را اجرا میکند.

اکنون با شبیه سازی کردن در نرم افزار model sim نتیجه زیر حاصل می شود:

توضیح: در آزمون اول همانطور که پیدا است، مقداری رو بر روی حافظه از رجیستر A3 مینویسیم. میدانیم مقدار اولیه رجیستر A3 عدد ۱۰۰۰ است و در اینجا عدد ۱۰۰۰ به صورت دودویی در حافظه نوشته شده است و در اینجا آن را نمایش دادهایم.

در آزمون دوم نیز محتوای نوشته در آن آدرس را مجددا بر روی رجیستر A4 مینویسیم و آن را نمایش میدهیم. که مقدار آن ۱۰۰۰ شده است. در صورتی که مقدار اولیه رجیستر A4، ۲۰۰۰ بود. دقت شود که عدد را در اینجا با فرمت دهدهی نشان دادهایم.

در آزمون سوم محتوای دو رجیستر A1 و A2 را با هم جمع کردهایم. در اینجا مستقیما از یک مقدار مرزی استفاده کرده ایم تا مطمئن شویم در صورتی که حاصل جمع بیشتر از ۵۱۲ بیت شود نیز جمع به درستی انجام می شود. در اینجا مقدار اولیه رجیستر A1 و A2 به توان ۵۱۱ بوده است. واضح است که جمع این دو رجیستر در ۵۱۲ بیت جا نمی شود. همانطور که در شکل هایلایت نیز شده است. کوچک ترین بیت رجیستر A4 یک شده است و مابقی بیت ها ۰ هستند. این یعنی که عملیات جمع به درستی انجام شده است زیرا بیت اول رجیستر A4 بیت ۵۱۳ ام است که ۱ باید در آن قرار می گرفت.

در آزمون چهارم نیز محتوای دو رجیستر A1 و A2 نیز در هم ضرب شده اند که نتیجه نیز واضحا درست است و آن را هایلات کرده ام.

حال برای اینکه نتایج را در مبنای دهدهی نیز ببینیم تا نمایش مرتبتری داشته باشیم. مجددا آزمون فوق را انجام میدهیم ولی در مبنای ذکر شده:

```
VSM38> run -all

# Test 1: store A3 value on memory location 0x00

# time : 40, The content written on the memory location starting from the adress 0x00 is: 1000

# Test 2: load the value on memory location 0x00 on register A4

# time: 50, the content written on register from memory location 0x00 is: 1000

# Test3: add two register A1 and A2 and show the result

# time: 60, A3 is: 0, A4 is: 1

# test 4: multiply two register A1 and A2 and show the result

# time: 70, A3 is: 0, A4 is: 3351951982485649274893506249551461531869841455148098344430890360930441007518386744200468574541725856922507964546621512713438470702986642486608412251521024,

# Break in Module topModule_tb at C:/altera/13.1/dsd/final/topModule_tb.v line 49
```

#### نتيجه:

در این پروژه توانستیم یک پردازنده آرایهای بسیار ساده را در زبان وریلاگ توصیف کنیم. در این پردازنده بسیار از موارد مانند موازی سازی، پایپلاین و ... که در یک پردازنده واقعی نیاز به طراحی شدن دارند، طراحی نشده است اما فریم و قالب کلی هر پردازنده که شامل یک رجیستر فایل و واحد ALU است طراحی شده اند. برای هر کدام از ماژول های جداگانه نیز testbench ای نوشته ام که آن را ضمیمه فایلها کرده و در سایت گیت هاب قرار داده ام.