

WILK COELHO MAIA

PROJETO DE UM *FRONT-END* ANALÓGICO PARA ETIQUETAS PASSIVAS *RFID*

WILK COELHO MAIA

PROJETO DE UM FRONT-END ANALÓGICO PARA ETIQUETAS PASSIVAS RFID

Trabalho de conclusão de curso apresentado como requisito parcial para a obtenção do título de Bacharel em Engenharia Elétrica, pelo curso de Engenharia Elétrica da Universidade Federal do Piauí - UFPI.

Orientador: Prof. Dr. Marcos Eduardo do Prado Villarroel Zurita

WILK COELHO MAIA

PROJETO DE UM FRONT-END ANALÓGICO PARA ETIQUETAS PASSIVAS RFID

Trabalho de conclusão de curso apresentado como requisito parcial para a obtenção do título de Bacharel em Engenharia Elétrica, pelo curso de Engenharia Elétrica da Universidade Federal do Piauí - UFPI.

Orientador: Prof. Dr. Marcos Eduardo do Prado Villarroel Zurita

Aprovado em 23 de janeiro de 2017.

BANCA EXAMINADORA

Prof. Marcos Eduardo do Prado Villarroel Zurita, Dr.

Prof. Otacílio da Mota Almeita, Dr.

Prof. Rafael Rocha Matias, Dr.

Agradecimentos

A Deus pelos caminhos que até aqui me trouxeram.

À minha família pelo apoio incondicional, pelo suporte sempre prestado e pelo amor a mim dedicado.

Aos professores do curso que me ajudaram e guiaram nos momentos de incerteza, em especial ao professor orientador pela ajuda nesta caminhada.

Aos colegas e amigos Francisco Victor e Andrei Carvalho. Sem vocês esta página estaria em branco.

Resumo

Por décadas, aplicações nos campos militar e civil demandam melhoria no desempenho de dispositivos eletrônicos. A constante evolução da sua tecnologia de desenvolvimento vem possibilitando o aumento significativo do desempenho alcançado por eles e, simultaneamente, a redução da energia demandada em seu funcionamento. A utilização de etiquetas passivas RFID já é uma realidade em diversos setores, com aplicações que variam do comércio ao setor de segurança. Este trabalho apresenta o projeto e resultados de simulação de um *front-end* analógico para etiquetas desse tipo. São projetados e implementados, em nível de simulação, os módulos responsáveis pela obtenção de energia a partir de um sinal de radiofrequência captado pela etiqueta e por alimentar seus demais módulos. Foi utilizada tecnologia CMOS IBM 8RF 130 nm para o projeto e simulação de um retificador, referenciais de tensão e corrente e retificadores. Os módulos são analisados e simulados individualmente e, posteriormente, em conjunto. O resultado final obtido foi um dispositivo genérico que pode ser utilizado em etiquetas para diversas aplicações.

Palavras-chave: RFID, Front-end, Etiqueta passiva.

Abstract

For decades, applications on military and civil fields demanded performance enhancements of electronic devices. The continual evolution on its development technology enables the significant growth on performance achieved by them and, simultaneously, a cutback on demanded energy. RFID passive tags are already a fact on many areas, with applications ranging from commerce to security. This work presents the project and simulation results of an analog front-end for such tags. The modules responsible for energy harvesting from incoming waves and for supplying power to specific modules of each tag are projected and implemented, on simulation level. CMOS IBM 8RF 130 nm technology was used for the project and simulation of a rectifier, voltage and current references and rectifiers. The modules are analyzed and simulated individually and, afterawrds, together. The result obtained was a generic device that can be used in many kinds of tags.

Keywords: RFID, Front-end, Passive tag.

Lista de ilustrações

Figura 1 – Máxima potência disponível para etiqueta RFID operando em 915 MHz	5
Figura 2 – Esquemas de fonte e dreno de corrente	9
Figura 3 – Esquemas de fonte e dreno de corrente com configuração em cascata	10
Figura 4 – Espelho de corrente com configuração em cascata	11
Figura 5 – Amplificador operacional de um estágio	12
Figura 6 - Amplificador operacional de um estágio em cascata	12
Figura 7 – Diagrama de blocos do sistema proposto	15
Figura 8 - Esquemático do circuito com todos os módulos propostos	16
Figura 9 - Esquemático da célula utilizada no retificador	18
Figura 10 – Esquemático do retificador implementado	19
Figura 11 – Circuito referencial de tensão implementado	20
Figura 12 – Circuito referencial de corrente implementado	21
Figura 13 – Circuito regulador de tensão implementado	23
Figura 14 – Simulação transiente da célula do retificador	25
Figura 15 – Simulação transiente do retificador sem ajuste externo	26
Figura 16 – Simulação transiente do retificador com ajuste externo	26
Figura 17 – Simulação CC do circuito referencial de tensão de $0,7\ V$	27
Figura 18 – Simulação CC do circuito referencial de tensão de $1,2\ V$	28
Figura 19 – Simulação de variação temperatura do circuito referencial de tensão	
$de\ 0, 7\ V \ \dots $	28
Figura 20 – Simulação de variação temperatura do circuito referencial de tensão	
$de\ 1,2\ V \ \dots $	29
Figura 21 — Possível topologia para geração do referencial de $0,7\ V$	30
Figura 22 – Resultado da simulação CC do referencial de corrente	31
Figura 23 - Resultado do teste de variação de temperatura do referencial de	
corrente	31
Figura 24 — Resultado da simulação CC do regulador de tensão de $0.7\ V$	33
Figura 25 — Resultado da simulação CC do regulador de tensão de $1,2\ V$	33
Figura 26 – Resultado da simulação de temperatura do regulador de tensão de	
$0.7\ V$	34
Figura 27 – Resultado da simulação de temperatura do regulador de tensão de	
$1,2\ V$	34
Figura 28 – Resultado da simulação transiente do sistema completo	36
Figura 29 – Corrente de saída do referencial de corrente na simulação completa	37
Figura 30 – Corrente de saída do referencial de corrente na simulação completa	
com <i>zoom</i> no eixo Y	38

Lista de tabelas

Tabela 1 – Comparação da performance de retificadores	18
Tabela 2 - Valores observados na simulação do sistema completo	36
Tabela 3 - Valores de corrente fornecidas aos módulos	38

Lista de siglas e abreviaturas

RFID Radio-Frequency Identification

EPC Electronic Product Code

TTL Transistor-Transistor Logic

ECL Emitter-Coupled Logic

CMOS Complementary MOS

BiCMOS Bipolar-Complementary MOS

MOS Metal Oxide Semiconductor

NMOS Transistor MOS de canal N

PMOS Transistor MOS de canal P

CC Corrente Contínua

CA Corrente Alternada

PTAT Proportional To Absolute Temperature

CTAT Complementary To Absolute Temperature

Sumário

1	INTRODUÇÃO 1
1.1	Relevância e Motivação
1.2	Descrição do Trabalho
1.3	Revisão da Literatura
1.3.1	Tecnologia RFID
1.3.2	Colheita de Energia
1.3.3	Tecnologia CMOS
1.3.4	Módulos Projetados
1.3.4.1	Retificador
1.3.4.2	Referenciais de Corrente e Tensão
1.3.4.3	Regulador de Tensão
1.4	Metodologia
1.5	Objetivos
1.5.1	Objetivo Geral
1.5.2	Objetivos Específicos
1.6	Estrutura do Trabalho
2	PROJETO DOS MÓDULOS
2.1	Introdução
2.2	Retificador
2.3	Referencial de Tensão
2.4	Referencial de Corrente
2.5	Regulador de Tensão
2.6	Síntese
3	RESULTADOS OBSERVADOS
3.1	Introdução 24
3.2	Retificador
3.3	Referencial de Tensão
3.4	Referencial de Corrente
3.5	Regulador de Tensão
3.6	Sistema Completo
4	CONSIDERAÇÕES FINAIS
4.1	Conclusão
4.2	Trabalhos Futuros

REFERÊNCIAS	41
-------------	----

1.1 Relevância e Motivação

A ideia de transmissão de energia sem fio foi proposta inicialmente por Nikola Tesla, no início do século XX, para alimentar lâmpadas remotamente (TESLA, 2010). Segundo Yeager (2009), implementações modernas de sistemas de transmissão de energia remota são implementados de duas formas: indutiva ou radioativa.

Sistemas com acoplamento indutivo utilizam o campo magnético para transmissão de energia. Sistemas desse tipo podem ser observados em aplicações como implantes médicos (SCHUDER, 2002), carregamento de eletrônicos (WELLS, 2005), e a fabricação de salas limpas, utilizadas, por exemplo, no processo de fabricação de *chips* eletrônicos (SALIMIAN; HELLER; LI, 1997).

Sistemas radioativos, por sua vez, utilizam propagação de ondas de radiofrequência para transmitir energia. Esse método é utilizada para enviar dados em praticamente todos os sistemas de comunicação sem fio (YEAGER, 2009).

A principal motivação para o uso desse tipo de método está no alcance da transmissão. Segundo Yeager (2009), sistemas indutivos possuem melhor rendimento, porém seu alcance está restrito a alguns centímetros, à medida que sistemas radioativos chegam a dezenas de metros. A implementação desse tipo de aplicação é, geralmente, chamada RFID. Algumas aplicações desse tipo de sistema são identificação em sistemas de segurança e pagamento (WEINSTEIN, 2005), monitoramento de animais (YEAGER et al., 2010a), assistência social para idosos (PHILIPOSE et al., 2004), monitoramento de objetos (RANASINGHE et al., 2005), entre outros.

Etiquetas RFID passivas somente podem operar com a existência de circuitos que desempenhem o papel de colheita de energia remotamente. A principal motivação deste trabalho é a criação de um circuito que possa permitir o desenvolvimento de etiquetas de forma simples e genérica, contribuindo para a evolução das pesquisas e de trabalhos nessa área.

1.2 Descrição do Trabalho

O trabalho desenvolvido consistiu no projeto teórico e na simulação, a nível de esquemático, de seis módulos que, em conjunto, receberam a denominação de *front-end* analógico. A função desse sistema é coletar energia proveniente de ondas transmitidas por um leitor, em frequência específica, para alimentar um circuito passivo.

Os módulos desenvolvidos são, a seguir, listados e, brevemente, descritos.

 Retificador: Responsável por ampliar o sinal CA recebido na entrada e retificá-lo, de modo a fornecer a tensão apropriada aos demais módulos, que operam em CC. A tensão aqui fornecida não é regulada e seu valor não é preciso;

- Referencial de Corrente: Estabelece níveis de corrente de 50 nA utilizados na polarização de transistores que operam como fonte de corrente;
- Referencial de Tensão de 0,7 V: Responsável por fornecer um nível de tensão fixo de 0,7 V para o regulador de tensão;
- Referencial de Tensão de 1,2 V: Responsável por fornecer um nível de tensão fixo de 1,2 V para o regulador de tensão;
- Regulador de Tensão: Módulo que servirá como fonte de tensão no valor do referencial utilizado;

1.3 Revisão da Literatura

Esta seção apresenta uma breve revisão de pontos importantes para a compreensão do trabalho realizado. São tratados, de forma superficial, a tecnologia RFID, a teoria sobre colheita de energia sem fio e a tecnologia CMOS. No fim, são apresentados os módulos fundamentais para um *front-end* analógico.

1.3.1 Tecnologia RFID

Sistemas RFID consistem, tipicamente, de um leitor que emite um sinal de radiofrequência e de um transceptor, comumente chamado etiqueta. Estas, por sua vez, são dispositivos tipicamente pequenos e de baixo custo, que usam o sinal para alimentação e comunicação. As etiquetas são fixadas aos pontos de interesse e as informações necessárias são obtidas e retransmitidas ao leitor quando assim requisitado.

As etiquetas possuem uma antena para capturar energia de radiofrequência, um retificador para extração de potência CC e circuitos de processamento e comunicação que são alimentados dessa potência CC (MANDAL; SARPESHKAR, 2007). Essas etiquetas são classificadas, principalmente, de acordo com a alimentação. Elas podem ser ativas, quando alimentadas por uma fonte dedicada, semi-passivas, se assistidas por uma fonte não totalmente independente, ou passivas, quando não contam com fonte dedicada de alimentação. Este trabalho foca em etiquetas passivas e as análises e comentários doravante realizados referem-se a esse tipo de dispositivo.

Atualmente, etiquetas e leitores radioativos de longo alcance disponíveis no mercado utilizam, principalmente, o padrão *Class 1 Generation 2 UHF Air Interface Protocol Standard*, da *Electronic Product Code* (EPC) (EPCGLOBAL, 2009). Anteriormente conhecido como ISO/IEC 18000-6 Tipo-C e, informalmente, chamado de *Gen2*, esta especificação define as camadas de rede e de protocolo para comunicação RFID (YEAGER, 2009). Outras especificações são fornecidas pela EPCGlobal, como a organização dos dados das etiquetas e a comunicação entre elas e os leitores. Essas especificações têm o objetivo de prover interoperabilidade entre fabricantes e uniformidade aos usuários.

Etiquetas passivas costumam requerer pelo menos $-20\ dBm$ de potência de entrada para gerar energia suficiente para operar. Segundo Yeager (2009) os leitores tipicamente transmitem sinais de radiofrequência no limite da regulação de $1\ W$ ($30\ dBm$). Isso permite até $50\ dBm$ de perda no caminho. Assumindo a mesma perda na retransmissão do sinal, o leitor recebe o sinal retransmitido com $-70\ dBm$. Tipicamente se constroem leitores com sensibilidade de $-80\ dBm$, a fim de garantir performance. Como esses dispositivos são fixos e possuem alimentação garantida, é possível que isso aconteça, ao contrário das etiquetas passivas que dependem das ondas incidentes para alimentação.

A baixa potência retransmitida pelas etiquetas unida à baixa sensibilidade de seus receptores torna impraticável a comunicação entre etiquetas. Por outro lado, como leitores possuem emissores de alta potência e sensibilidade elevada, a comunicação entre eles é viável. Ao mesmo tempo, caso dois leitores diferentes estejam utilizando o mesmo canal de comunicação, um pode bloquear o outro de interpretar os sinais de resposta de etiquetas. É importante, portanto, que leitores localizados próximos utilizem canais diferentes na comunicação. EPCglobal (2009) apresenta a largura de banda dos canais no padrão.

As etiquetas são dispositivos simples. A comunicação entre elas e leitores ocorre através de retroespalhamento do sinal incidente, proveniente do leitor. Portanto, a resposta das etiquetas é dada no mesmo canal do sinal incidente. Consequentemente, os leitores somente se comunicam em seu próprio canal. Outra característica devida à simplicidade no desenvolvimento das etiquetas é que elas são incapazes de distinguir leitores. Como os sinais de radiofrequência recebidos são misturados na entrada e passam por um processo de retificação, não há como a etiqueta diferenciar os sinais pela frequência de canal utilizada. O processo de diferenciação pode ser implementado com técnicas específicas para este fim, como a utilização de sessões diferentes ou a inclusão desta informação na mensagem transmitida.

A comunicação nessa tecnologia é sempre iniciada pelo leitor. Em alguns casos, a etiqueta sequer responde, somente quando assim requisitado. Para casos em que há

constante troca de informações entre leitor e etiqueta, como em sensoriamento, essa técnica é ineficiente, devido à grande necessidade de requisições por parte do leitor.

A comunicação entre leitor e etiqueta é realizada através de códigos únicos de identificação (IDs). A cada etiqueta é atribuído um ID e esse é informado ao leitor na primeira comunicação entre eles. Caso o leitor já conheça o ID de alguma etiqueta, ele pode se comunicar diretamente com ela. O descobrimento de novas etiquetas é um processo estocástico (YEAGER, 2009).

1.3.2 Colheita de Energia

Colheita de energia é o processo pelo qual a energia elétrica é extraída de fontes externas (solar, eólica, térmica, cinética etc), capturada e utilizada para alimentar dispositivos eletrônicos autônomos de baixa potência (BEEBY, 2010) (PRIYA, 2009).

Etiquetas RFID passivas operando na faixa UHF recebem energia através do campo eletromagnético irradiado. A distância limite entre os campos próximo e distante para essas etiquetas, operando entre 868 MHz e 915 MHz, é de pouco mais de 5 centímetros. Devido à pequena diferença de alcance observada, etiquetas RFID UHF operam, quase sempre, em campo distante. Esse modo de operação significa dizer que a frequência da portadora é a máxima possível. A potência total recebida na antena da etiqueta pode ser calculada a partir da Equação da Transmissão de Friis, apresentada em (1.1).

$$P_{etiqueta} = P_{leitor} \cdot G_{leitor} \cdot G_{etiqueta} \cdot \left(\frac{\lambda}{4\pi d}\right)^2$$
(1.1)

Nessa equação, d é a distância entre as antenas do leitor e da etiqueta, λ o comprimento de onda da portadora, P_{leitor} a potência transmitida pelo leitor e G_{leitor} e $G_{etiqueta}$ os ganhos das antenas do leitor e da etiqueta, respectivamente.

Considerando o produto $P_{leitor} \cdot G_{leitor}$ igual a 33~dBm, que é a máxima potência radiada equivalente (PERP) permitida pelas regulamentações americana e europeia, $G_{etiqueta}$ igual a -3~dBi, 0~dBi e +3~dBi e f=915~MHz ($\lambda=0.3276~m$), pode-se estimar a potência disponível para uma etiqueta UHF distante entre 0 e 30 m da antena do leitor conforme representado na Figura 1.

A análise do gráfico permite estimar a faixa de energia disponível para o funcionamento de uma etiqueta RFID UHF operando a uma dada distância da antena do leitor. A 18 metros, por exemplo, a potência recebida na etiqueta será, no melhor dos casos ($G_{etiqueta} = +3 \ dBi$), igual a $-20,783 \ dBm$, ou seja, cerca de $8,35 \ \mu W$.

O projeto de um sistema de colheita de energia capaz de operar satisfatoriamente com potências dessa magnitude requer tecnologia, técnicas e abordagens




Figura 1 – Máxima potência disponível para etiqueta RFID operando em 915 MHz

Fonte: autor

apropriadas para que o próprio circuito de colheita não consuma por si mesmo a energia captada. Várias soluções para esse problema têm sido propostas na literatura científica nos últimos anos. A solução que se pretende implementar neste trabalho é baseada na proposta por Yeager (2009).

1.3.3 Tecnologia CMOS

Nas últimas cinco décadas, circuitos digitais evoluíram drasticamente, passando desde algumas portas por *chip* nos anos 60 a centenas de milhões de transistores por *chip* hoje (RAZAVI, 2008). Existem, atualmente, diversas soluções para a produção de circuitos integrados, como TTL, ECL, CMOS e BiCMOS. Dentre elas, o CMOS - *Complementary MOS* - é, de longe, a tecnologia mais popular para a implementação de sistemas digitais (SMITH, 2007). Alguns dos motivos que levaram à larga utilização dessa tecnologia são:

- Menor dissipação de potência por aquecimento (efeito Joule), possibilitando a redução das áreas dos circuitos integrados;
- Alta impedância de entrada, permitindo o armazenamento temporário de informações para aplicações em circuitos lógicos e memórias;
- A dimensão mínima dos componentes MOS tem diminuído muito ao longo dos anos. Hoje já existem processadores no mercado que utilizam tecnologia de

produção de 14 nm (INTEL, 2015).

A tecnologia CMOS, como leva a induzir por seu nome, é caracterizada pela utilização de NMOS e PMOS simultaneamente no circuito. No que diz respeito a esse tipo de dispositivo, um importante conceito é o de tensão de limiar, comumente representada por V_T . Segundo Allen (2002), quando a diferença de tensão entre o porta e o fonte do transistor alcança esse valor, o substrato abaixo do porta é invertido, isto é, ele muda de tipo-p para tipo-n. Consequentemente, um canal tipo-n existe entre o fonte o dreno, permitindo a passagem dos condutores de carga. Segundo Johns e Martin (1997), à medida que v_{GS} aumenta, a densidade desses portadores aumenta, proporcionalmente a $v_{eff} = v_{GS} - V_T$, comumente chamada de tensão porta-fonte eficaz. Essa condição é conhecida como inversão forte, ou região ativa, e é a região de operação preferível para a maior parte de aplicações de transistores tipo MOS.

Os processos de fabricação de dispositivos CMOS são classificados, dentre outros critérios, de acordo com o limite inferior de comprimento de canal. À medida que os valores de comprimento (L) e largura (W) de canal se aproximam dos limites da tecnologia, a previsão do comportamento do dispositivo passa a ser menos trivial. Quando os valores de L e W são grandes (tipicamente a partir de cerca de 10x maiores que os valores mínimos da tecnologia), pode-se utilizar, segundo Allen (2002), (1.2) para prever o comportamento do dispositivo, quando operando em inversão forte.

$$i_D = \frac{\mu_o C_{ox} W}{L} \left[(v_{GS} - V_T) - \left(\frac{v_{DS}}{2} \right) \right] v_{DS}$$
 (1.2)

Nessa equação, as os símbolos utilizados dizem respeito a:

- i_D corrente que atravessa o transistor
- μ_o mobilidade de superfície de canal, para o dispositivo de canal N ou canal P $(\frac{cm^2}{V+s})$
- C_{ox} capacitância por unidade de área do óxido do porta $(\frac{F}{cm^2})$
- W largura de canal efetiva
- L comprimento de canal efetivo
- v_{GS} diferença de potencial entre o porta e o fonte do dispositivo
- V_T tensão de limiar do dispositivo
- v_{DS} diferença de potencial entre o dreno e o fonte do dispositivo

Essa aproximação para a modelagem de dispositivos CMOS é aceitável para as primeiras etapas de planejamento. Contudo, ferramentas computacionais utilizam modelos com maior nível de precisão, a fim de garantir resultados com maior exatidão e confiabilidade. Essas ferramentas devem ser utilizadas para o projeto dos transistores e para sua simulação, à medida que o projeto avança.

Com a redução do comprimento de canal do transistor, aproximando-se do limite da tecnologia, um fenômeno passa a ser mais perceptível, conhecido como efeito de modulação de comprimento do canal. Como sugere o nome, o que se observa é que o comprimento efetivo de canal do dispositivo é alterado. Na prática, o transistor acaba tendo seu canal comprimido devido a uma maior concentração de portadores na região próxima do fonte do dispositivo. Segundo Johns e Martin (1997), uma equação que leva esse efeito em conta é apresentada em (1.3). Nela, λ é denominada constante de impedância de saída e tem unidade de V^{-1} e representa o efeito de modulação de comprimento do canal.

$$i_D = \frac{\mu_o C_{ox} W}{2L} (v_{GS} - V_T)^2 [1 + \lambda (v_{DS} - v_{eff})]$$
 (1.3)

A operação em região ativa, ou inversão forte, contudo, não é prática para situações onde energia é uma variável crítica. Para esses casos, é preferível que o dispositivo opere da forma mais econômica possível, de modo a evitar gastos desnecessários. Em situações assim, o comum é que se projete o transistor para que ele opere em região de sub-limiar, ou inversão fraca.

Se $v_{eff} < -100~mV$, o transistor está em inversão fraca e diz-se que ele está operando na região de sub-limiar. Nessa região, o transistor é mais precisamente modelado por uma relação exponencial entre sua tensão de controle e corrente, de forma similar a um transistor bipolar. Quando nessa região, a corrente de dreno é dada, aproximadamente, por (1.4) (JOHNS; MARTIN, 1997).

$$i_D = i_{D0} \left(\frac{W}{L}\right) e^{\left(\frac{qv_{GS}}{nKT}\right)} \tag{1.4}$$

Nessa equação, $n=\frac{C_{ox}+C_{depl}}{C_{ox}}$, onde C_{depl} remete à capacitância por unidade de área da região de depleção do canal do transistor. Para a tecnologia utilizada, testes realizados mostraram que os valores de n para os transistores básicos de canal N variam entre 1,09 e 1,2 e para os de canal P variam entre 1,25 e 1,45. Os testes foram feitos com transistores de largura de $10~\mu m$ e comprimento variando entre $10~\mu m$ e 120~nm.

1.3.4 Módulos Projetados

A seguir são apresentados os módulos primordiais para o projeto de um *front- end* analógico. Eles são responsáveis por coletar energia elétrica das ondas eletromagnéticas captadas pela antena do dispositivo. Essa energia é, então, fornecida aos dispositivos da etiqueta para a realização de suas funções.

1.3.4.1 Retificador

O primeiro passo para se fazer funcionar qualquer sistema remotamente alimentado é energizá-lo. O retificador, nesses sistemas, deve extrair potência CC suficiente de radiação eletromagnética incidente para que o dispositivo funcione. A retificação é difícil quando os níveis de potência incidente são baixos. Todos os retificadores possuem uma zona morta não-responsiva para baixa tensão de entrada e técnicas de redução dessa zona morta são difíceis de se implementar, uma vez que não há fonte de alimentação disponível. Fundamentalmente, isso acontece porque a retificação é uma operação não linear e todos os sistemas físicos e dispositivos parecem lineares para pequenos sinais.

O retificador consiste num módulo responsável por prover toda a potência necessária para o funcionamento da etiqueta. Alta eficiência, baixo custo no casamento de impedância entre antena e retificador, baixa resistência de saída e alta capacitância de entrada são importantes objetivos a serem alcançadas no projeto de um circuito retificador (BARNETT; LAZAR; LIU, 2006).

A potência de entrada disponível para etiquetas está, costumeiramente, entre $-10 \ dBm$ e $-20 \ dBm$. Retificadores operando nestes limites de potência estão entre a região linear (DICKSON, 1976), onde a tensão de saída da antena é proporcional à tensão de entrada, e a região quadrática (AGILENT, 1999), onde a tensão de saída da antena é proporcional à potência recebida. Uma análise da tensão de saída de um único diodo retificador é apresentada em Harrison (1992).

Segundo Barnett, Lazar e Liu (2006), há três métodos de casamento de impedância que podem ser utilizados para alcançar alta eficiência na retificação de um sinal de radiofrequência: casamento com transformador, casamento com indutor e ajuste de indutor *shunt*. O primeiro é difícil devido aos custos de implementação, que são muito elevados para aplicação em etiquetas RFID. O casamento com indutor utiliza um componente série e, possivelmente, elementos adicionais para ressonar a impedância de entrada do dispositivo. O método de casamento com indutância *shunt* necessita de apenas um componente indutivo. Contudo, esse método requer alta precisão na estimação da impedância de entrada do dispositivo.

Para aplicações RFID, um retificador multinível geralmente é necessário para obtenção de um nível CC aceitável. O alto número de componentes nessa configuração


faz variar consideravelmente as características de resistência e capacitância de entrada do elemento (BARNETT; LAZAR; LIU, 2006).

1.3.4.2 Referenciais de Corrente e Tensão

Uma fonte de corrente é um componente de dois terminais cuja corrente, em qualquer instante, é independente da tensão entre seus terminais. O fluxo de corrente nesse dispositivo segue do terminal positivo ao negativo. [...] Ao porta é atribuído o nível de tensão necessário para criar o valor desejado de corrente. [...] Nota-se que na região de não-saturação, um dispositivo MOS não é uma boa fonte de corrente. A tensão entre os terminais de uma fonte de corrente deve ser maior que sua tensão mínima de saturação. (ALLEN, 2002).

Circuitos CMOS que fornecem correntes em níveis específicos são chamados fontes e drenos de corrente. A Figura 2 apresenta as configurações básicas desses elementos. Nesses elementos, a tensão V_{ref} polariza os transistores de modo que a corrente desejada I_{sada} circule por seus terminais.

Figura 2 – Esquemas de fonte e dreno de corrente




Fonte: adaptado de Allen (2002)

Uma técnica utilizada para a redução da tensão de saturação do sistema e acréscimo na impedância da fonte de corrente é a utilização de configuração em cascata, como as apresentadas na Figura 3. Nesse esquema são necessárias duas referências V_{ref1} e V_{ref2} para a polarização dos transistores. A maior robustez dessa configuração é devida à menor oscilação no nível de I_{sada} pelo acréscimo do segundo estágio de polarização.

Espelhos de corrente são simplesmente extensões de fontes de corrente (AL-LEN, 2002). O princípio base desse tipo de circuito é o de que se os portas dos transistores estiverem sob o mesmo potencial, a corrente que fluirá sobre os dispositivos é a mesma. Um exemplo de espelho de corrente com configuração em cascata

Figura 3 – Esquemas de fonte e dreno de corrente com configuração em cascata



Fonte: adaptado de Allen (2002)

utilizando transistores de canal P é apresentada na Figura 4. Para essa configuração, os referenciais de tensão de M1 e M2 são fornecidos por M3 e M4, respectivamente, que são polarizados por uma corrente de referência I_{ref} . Idealmente, para esse circuito, $I_{sada} = I_{ref}$.

Um referencial de corrente é um circuito que estabelece níveis específicos de tensão a fim de polarizar transistores que conduzirão correntes em valores desejados. Uma vez alcançado este ponto, fontes podem ser geradas com a utilização de espelhos de corrente. Referenciais de corrente são, idealmente, independentes de temperatura e tensão de alimentação.

De forma análoga a um referencial de corrente, um referencial de tensão é um circuito responsável por estabelecer níveis específicos de tensão. A independência de fonte de alimentação e temperatura é uma característica desejável, também, nesses circuitos. O projeto desse tipo de circuito segue a mesma filosofia de um referencial de corrente, excetuando-se a polarização dos transistores que agiriam como fonte de corrente.

O princípio de independência da temperatura é bastante simples. Ele tem início com a identificação de uma tensão que aumente com a temperatura e outra que diminua. [...] A tensão que aumenta é chamada *Proportional to Absolute Temperature* ou PTAT e a que diminui é chamada *Complementary to Absolute Temperature* ou CTAT. Em seguida, a tensão com a menor inclinação de curva é multiplicada por uma constante K de modo que a inclinação resultante seja igual. Finalmente, se ambas forem somadas, a tensão resultante deverá ser independente

M3 M1 M2 I_saída

Figura 4 – Espelho de corrente com configuração em cascata

Fonte: adaptado de Allen (2002)

da temperatura. (ALLEN, 2002).


1.3.4.3 Regulador de Tensão

Reguladores de tensão são dispositivos responsáveis por fornecer níveis específicos de tensão para alimentação de outros equipamentos. Pode-se entendê-los como fontes de tensão no circuito.

Os circuitos referenciais de tensão são, de forma geral, incapazes de serem utilizados como fonte de alimentação. Seus projetos são realizados com alta impedância de saída em vista, impossibilitando sua aplicação nesse campo. Para esse objetivo, utilizam-se circuitos reguladores de tensão.


Circuitos reguladores necessitam de referenciais para gerar os valores desejados de tensão. Isso pode ser atingido com a aplicação de amplificadores operacionais. A utilização de um amplificador simples de um estágio, como o apresentado na Figura 5, operando em região de sub-limiar, deixa de ser prática a partir de um determinado nível de tensão de alimentação. Nesse tipo de circuito, o ganho é expresso como mostra (1.5), onde λ_{Dn} e λ_{Dp} representam constantes características dos transistores de canal N (M1 e M2) e de canal P (M3 e M4) da configuração do amplificador, respectivamente.

Figura 5 – Amplificador operacional de um estágio



Fonte: autor

Figura 6 – Amplificador operacional de um estágio em cascata



Fonte: autor

$$A_V = \frac{1}{\lambda_{Dn} + \lambda_{Dp}} \tag{1.5}$$

Para a tecnologia utilizada neste trabalho, o valor de λ_{Dn} decresce com o aumento da tensão entre os terminais do transistor até certo ponto. A partir desse ponto seu valor aumenta, reduzindo o ganho do sistema.

A fim de contornar esse problema, uma configuração em cascata, como a utilizada neste trabalho, pode ser implementada. Esse tipo de configuração é apresentado na Figura 6. Nela, devido à cascata, a queda de tensão entre a alimentação V_{dd} e o NMOS M1 é aumentada. Dessa forma, reduz-se a tensão que deve ser dividida entre os transistores de canal N do amplificador, reduzindo, portanto, o valor de λ_{Dn} .

1.4 Metodologia

O estudo realizado consistiu no projeto CMOS dos módulos necessários, utilizando como ponto de partida as análises feitas por Yeager (2009). A arquitetura escolhida para o desenvolvimento do núcleo analógico foi a mesma. Os módulos foram desenvolvidos seguindo os mesmos esquemáticos.

As dimensões dos transistores utilizados foram definidas a partir de análises teóricas, tendo como prioridade a minimização do consumo de energia, visto sua baixa disponibilidade para as etiquetas.

Uma vez projetados os módulos, foram realizadas simulações em ambiente Cadence Virtuoso a fim de validar os projetos propostos. Correções necessárias foram aplicadas durante as simulações.

Após as validações dos módulos de forma individual, foram realizados testes com todos em conjunto, a fim de validar o projeto como um todo.

1.5 Objetivos

A seguir são apresentados os objetivos desejados com o estudo realizado. É apresentado, inicialmente, o objetivo geral deste trabalho e, em seguida, listam-se objetivos específicos que se desejam alcançar.

1.5.1 Objetivo Geral

Desenvolver um *front-end* analógico para a colheita de energia eletromagnética, na faixa UHF, destinado a alimentar uma etiqueta RFID passiva.

1.5.2 Objetivos Específicos

Os objetivos específicos que se deseja alcançar com o trabalho são os seguintes:

 Dominar as ferramentas e recursos necessários ao projeto de sistemas de radiofrequência integrados em tecnologia IBM CMOS 8RF 130 nm para a faixa UHF (820 a 960 MHz);

 Desenvolver o sistema de forma genérica, para que ele possa, facilmente, ser integrado em futuras aplicações de áreas diversas.

1.6 Estrutura do Trabalho

Este trabalho é estruturado em quatro capítulos, conforme as descrições que seguem:

- Capítulo 01: Introdução acerca do tema tratado, motivação do estudo e contextualização do tema na sociedade atual;
- Capítulo 02: Neste capítulo são realizadas análises específicas sobre cada um dos módulos implementados e são apresentadas as informações presentes na literatura sobre eles;
- Capítulo 03: Apresenta os módulos projetados e os resultados observados em suas simulações, bem como observações pertinentes acerca desses resultados;
- Capítulo 04: São apresentadas, sucintamente, as principais conclusões observadas no trabalho, além de sugestões para futuros trabalhos nessa linha.

2 Projeto dos Módulos

2.1 Introdução

O projeto de uma solução para atendimento dos requisitos propostos neste trabalho exige atenção principalmente ao consumo de energia, dada a baixa disponibilidade desta por longos intervalos de tempo. É necessário que sejam projetados sistemas que executem suas funções de forma eficaz, rápida e com o mínimo consumo.

Na Figura 7 é apresentado o diagrama de blocos proposto. Nele são observados 8 módulos internos ao *chip* e um módulo externo, denominado *Ajuste Externo*. Esta solução é proposta com base nos trabalhos apresentados por Yeager (2009), Yeager et al. (2010a) e Yeager et al. (2010b). O módulo *Circuito de Casamento* apresentado não é tratado neste trabalho, uma vez que não é primordial para o circuito de alimentação da etiqueta.

Antena NÚCLEO ANALÓGICO Referencial de Regulador → AVdd 1,2 V Referencial de Circuito de Retificador Casamento Corrente Referencial de Regulador → DVdd 0.7 V Vnr Ajuste Externo

Figura 7 – Diagrama de blocos do sistema proposto

A região na área azul corresponde aos componentes em *chip* propostos para o núcleo analógico. Fonte: adaptado de Yeager (2009)

Na Figura 8 é exibido um esquemático mais detalhado do núcleo analógico e o relacionamento interno entre os componentes. A $Regi\~ao$ 1 diz respeito à antena e um circuito para ajuste de máxima transferência de potência, tema discutido por Vita e lannaccone (2005), que pode, ou não, já estar presente na antena. Dela o sinal é transmitido ao retificador, que eleva o nível de tensão do sinal de entrada, gerando o sinal V_{ret} .

A Região 2 é o bloco chamado de Ajuste Externo na Figura 7. Constituída

REGIÃO 1 REGIÃO 2 Vret Vnr RF N DC L1 D1 **RETIFICADOR** C2 ∨nr SAÍDA REFERENCIAL DE Bias DVdd TENSÃO DE 0.7 V vbp Vnr vbp REF 0.7 V Bias REGULADOR REFERENCIAL DE CORRENTE Vnr 50 nA Bias Bias Bias ∨nr SAÍDA REFERENCIAL DE Bias AVdd TENSÃO DE 1,2 V vbp Vnr vbp REF 1,2 V Bias REGULADOR

Figura 8 – Esquemático do circuito com todos os módulos propostos

Fonte: adaptação de Yeager (2009)

por um diodo schottky (D1), um diodo zener (D2) e um capacitor de valor elevado (Yeager (2009) utilizou 10 μ F), sua função é prover a fonte de tensão não-regulada, V_{nr} , que alimentará os demais módulos do sistema. Essa tensão é gerada a partir do ceifamento de V_{ret} e da carga do capacitor, que agirá como fonte da tensão não-regulada. D1, neste módulo, opera como uma resistência para controle da carga do capacitor C2. Já D2 serve dois propósitos: o primeiro de garantir o limite superior de V_{nr} ; e o segundo de servir como escoamento para o excedente de potência absorvido pelo retificador.

A justificativa para o uso de um capacitor com valor elevado é a de que ele agirá como fonte para o restante do circuito. Segundo Yeager (2009), os leitores comerciais costumam trabalhar com ciclo de trabalho inferior a 50%, tornando necessária

a existência de um dispositivo armazenador de energia. Caso um leitor com ciclo de trabalho unitário fosse utilizado, capacitores menores poderiam ser utilizados. Outra justificativa para o uso de um capacitor tão elevado é a de que ele também funcionaria como fonte de energia para o microcontrolador utilizado na aplicação. Neste trabalho não há abordagem específica acerca do núcleo analógico.

Todos os módulos apresentados na Figura 8 são alimentados pela tensão não-regulada. Correntes referência de 50~nA são utilizadas para polarizar os transistores operando como dreno de corrente nos referenciais de tensão e reguladores. Essas correntes são oriundas de um referencial de corrente do tipo $\frac{V_{GS}}{R}$. Os referenciais de tensão são obtidos a partir de circuitos do tipo bandgap, um para 1,2~V e outro para 0,7~V. Os reguladores foram modelados como amplificadores com ganho unitário (operando como buffers), drenando corrente de V_{nr} .

A metodologia utilizada consistiu em projetar os módulos individualmente e avaliá-los sob diferentes situações para, então, analisar o comportamento do sistema como um todo. As seções a seguir tratam da análise envolvida no projeto, desenvolvimento e testes de cada um.

2.2 Retificador

O retificador é um elemento crucial no desenvolvimento de um *front-end* analógico. Seu rendimento é um fator primordial para o funcionamento regular do sistema. Uma falha na modelagem deste módulo repercute em todos os demais.

Diversos trabalhos tratam da modelagem de retificadores e do estudo do seu impacto em etiquetas passivas. Karthaus e Fischer (2003), Umeda et al. (2006), Kocer, Walsh e Flynn (2004), Vita e lannaccone (2005), Yi, Ki e Tsui (2007), Le, Mayaram e Fiez (2008) e Barnett, Lazar e Liu (2006) utilizam uma topologia NMOS tradicional, adotada por Yeager (2009) e utilizada neste estudo. Barnett, Lazar e Liu (2006), especialmente, analisam as impedâncias de entrada e saída de dobradores de tensão e retificadores multiníveis, com ênfase na relação entre as dimensões dos transistores e na quantidade de estágios e como estas variáveis afetam as impedâncias e o custo do sistema. Mandal e Sarpeshkar (2007) propõem uma topologia CMOS e fundamentam a teoria com embasamentos matemático e de simulação. Nakamoto et al. (2006) apresentam resultados observados com topologias NMOS e CMOS distintas das anteriormente citadas.

Na Tabela 1 são expostos resultados comparativos entre diversas aplicações da mesma topologia utilizada neste trabalho. Os resultados alcançados por Nakamoto et al. (2006) e Le, Mayaram e Fiez (2008) possuem um ponto em comum: suas otimizações da topologia convencional buscam ajustar o valor da tensão limiar V_t dos transistores de

Medida

modo a melhorar a eficiência e sensibilidade do retificador. Eles alcançam os melhores resultados até o momento: $1\ V$ de saída é reportado com $-22,5\ dBm$ de potência de entrada. (YEAGER, 2009).

Autor	Le (2008)	Umeda (2006)	Nakamoto (2006)	Karthaus (2003)	Kocer (2004)
Tecnologia	0,25 μ m	0,30 μ m	0,35 μ m	0,50 μ m	0,25 μ m
Máximo Rendimento	60%	33%	24%	28%	11%
Potência RF Mínima	5,5 μ W	40 μ W	100 μ W	16,7 μ W	60 μ W
Distância Máxima	42 m	17 m	11 m	26 m	13 m
Teórica	@ 4 W	@ 4 W	@ 4 W	@ 4 W	@ 4 W
Distância Máxima	15 m	2 m	4,3 m	4,5 m	1,7 m

Tabela 1 – Comparação da performance de retificadores

Fonte: Le, Mayaram e Fiez (2008)

@ 4 W

@ 4 W

@ 1 W

@ 60 mW

A característica mais crucial no projeto de um retificador é a tensão limiar V_t dos componentes utilizados (YEAGER, 2009). A tecnologia utilizada possui transistores de V_t padrão, baixo e nulo. Levando-se em consideração os estudos supracitados, utilizouse transistores de V_t nulo. O dimensionamento foi feito segundo os critérios de Yeager (2009), com o intuito de otimizar a impedância de entrada do sistema.

Entrada RF

600 fF

M2

Entrada CC

Figura 9 – Esquemático da célula utilizada no retificador

Fonte: adaptação de Yeager (2009)

A célula utilizada é apresentada na Figura 9. Nela, transistores de V_t nulo são ligados como diodos e os capacitores servem como filtro co e armazenamento temporário de carga para o estágio de retificação. O retificador foi montado com a alocação




Figura 10 – Esquemático do retificador implementado

Fonte: autor

em série de seis células, como no diagrama da Figura 10. Foram realizadas simulações transientes com o intuito de avaliar as características de retificação e elevação de tensão.

2.3 Referencial de Tensão

A literatura no que diz respeito a circuitos que funcionam como referencial de tensão possui elementos já consolidados e amplamente utilizados. Este módulo não é crítico para o sistema, portanto uma topologia padrão de livro foi utilizada, a fim de se conseguir os níveis de tensão de $1,2\ V$ e $0,7\ V$ desejados para futura regulação.

Características desejadas para este circuito eram independência do nível de tensão e da temperatura do sistema. O nível CC da tensão não-regulada (V_{nr}) não pode ser previsto com precisão, devido às incertezas de distância do leitor, tempo de exposição ao sinal da fonte, dependências da temperatura do retificador e dos demais componentes. Essa, inclusive, é outra variável que não pode ser precisamente definida. Existe, nesse contexto, a necessidade de se buscar soluções de independência dessas variáveis para a tensão de referencial.

Circuitos com esse tipo de independência são conhecidos na literatura como bandgap references (ALLEN, 2002). Topologias para o projeto de circuitos assim existem em Johns e Martin (1997) e Allen (2002), em tecnologias CMOS, bipolar e BiCMOS. A modelagem aqui proposta é analisada por Allen (2002) e também utilizada por Yeager (2009).

O regulador implementado é apresentado na Figura 11. Segundo Yeager (2009), precisão na tensão de saída é garantida a partir de uma precisa relação entre as resistência utilizadas. Esta precisão pode ser alcançada a partir de um *layout* intercalado entre as resistências, de modo a garantir que as nuâncias de processo sejam homogeneamente aplicadas a ambas. Os transistores de junção utilizados são diodos de junção parasítica, caracterizados na tecnologia utilizada.

Vnr Vbp M3 Vref R1 S MΩ Q2 R2 S,5 M Ω Q3 1x

Figura 11 – Circuito referencial de tensão implementado

Fonte: adaptado de Yeager (2009)

No retificador em questão, as resistências R1 e R2 têm a função de ajustar

as curvas de variação da tensão em seus ramos com a temperatura, de modo que a diferença resultante do amplificador U1 seja independente dessa variável.

2.4 Referencial de Corrente

Para o desenvolvimento do sistema proposto, viu-se a necessidade de se gerar valores de corrente precisos para a polarização de transistores. Devido à imprecisão da fonte de tensão não-regulada, é importante que as correntes de referência sejam independentes da alimentação o máximo possível.

O circuito implementado para gerar os referenciais de 50~nA utilizados na polarização de fontes de corrente foi projetado a partir de um modelo apresentado por Johns e Martin (1997), como apresentado na Figura 12.

Figura 12 – Circuito referencial de corrente implementado

Fonte: adaptado de Johns e Martin (1997)

Os pares de transistores M19 e M20, bem como M21 e M22, representam as fontes de corrente do sistema. Na ordem, da esquerda à direita, estão os circuitos de espelho de corrente, polarização e inicialização. São utilizadas configurações de fonte de corrente devido aos baixos valores de corrente desejados. Segundo Yeager (2009),

os valores transientes levam um bom tempo para se estabilizarem, vulnerabilizando as tensões de referência. Outro fator que favorece o uso de fontes PMOS é o fato de circuitos chaveados, como moduladores, poderem injetar ruídos nas tensões de referência dos transistores NMOS.

É possível incorporar espelhos de corrente de alta largura em circuitos de polarização de transcondutância constante [...]. Essa modificação minimiza bastante a maioria das imperfeições de segunda ordem causadas pela impedância de saída finita dos transistores, sem restringir muito a oscilação de sinais. (JOHNS; MARTIN, 1997).

As fontes de corrente utilizam uma configuração em cascata para aumento da impedância de saída, garantindo maior estabilidade à corrente. Foram utilizados transistores de camada de óxido espessa neste módulo. Uma configuração similar foi utilizada por Yeager (2009).

Apesar do uso de dispositivos de camada de óxido espessa, o *bias generator* inicia confiavelmente com $0.6\ V$. A alta impedância de saída de dispositivos em cascata, mesmo em operação sub-limiar, mantém uma corrente de saída notavelmente constante de $0.6\ V$ a $3.6\ V$. (YEAGER, 2009).

2.5 Regulador de Tensão

A função do regulador de tensão é a de prover uma fonte de valor específico de onde se possa drenar a energia necessária para o funcionamento de dispositivos. Neste trabalho, propõe-se um circuito regulador para a criação de dois níveis distintos de tensão. Seguiu-se a topologia apresentada por Yeager (2009).

As fontes criadas são de $1,2\ V$ para circuitos analógicos e a de $0,7\ V$ para digitais. É possível se obter valores distintos de tensão regulada a partir da mudança do valor de referência, devido à realimentação do módulo.

O circuito implementado é apresentado na Figura 13. O regulador é proposto a partir de um comparador. A entrada não-inversora do amplificador é ligada ao valor de referência gerada pelo circuito referencial de tensão, V_{ref} , e a inversora é realimentada da saída, servindo como base para a estabilização do circuito. A utilização do esquema em cascata no comparador aumenta o ganho da estrutura, que é baixo devido à operação em região sub-limiar. A tensão V_{bp} , utilizada para polarizar os transistores da cascata, é proveniente dos circuitos referenciais de tensão. A polarização do comparador é feita com a utilização da saída do circuito referencial de corrente. O transistor M6 gera o nível de polarização para M5, funcionando como um espelho de corrente. O transistor M7, chamado por Yeager (2009) de transistor de passagem, deve possuir




Figura 13 – Circuito regulador de tensão implementado

Fonte: adaptado de Yeager (2009)

largura o suficiente para permitir que a corrente destinada à carga seja transmitida sem que haja muita dissipação de energia.

2.6 Síntese

Neste capítulo são abordadas as características de projeto dos módulos principais que compõem um *front-end* analógico. O Capítulo 3 segue com os resultados observados nas simulações de cada um dos módulos implementados e, em seguida, da união deles em um sistema completo. Discussões acerca desses resultados são feitas, bem como análises pertinentes a respeito dos consumos energéticos e rendimentos obtidos.

3 Resultados Observados

3.1 Introdução

Este capítulo apresenta os resultados observados e as análises realizadas a partir dos testes nos módulos implementados. A divisão das seções é a mesma anteriormente apresentada para a apresentação dos resultados individualmente. Finalmente, é realizada uma análise geral do sistema como um todo.

Nas simulações realizadas, algumas adaptações foram feitas no esquemático da Figura 8. A Região~1 foi modelada como uma fonte de sinal senoidal, simulando a portadora na frequência de 915~MHz, sem informação modulada. A temperatura de simulação, quando não informado diferente, é de $27~^{\circ}$. A Região~2 é externa ao chip, uma vez que a tecnologia utilizada não previa diodos dos tipos Schottky e Zener. Para simulá-los, foram utilizados modelos implementados em VerilogA, uma linguagem de descrição de hardware analógico. Finalmente, o valor de capacitância utilizado na maioria dos testes foi de 1 pF, a fim de permitir que as simulações fossem realizadas em tempo hábil. Caso o contrário não seja dito, esse valor deve ser assumido.

3.2 Retificador

O retificador foi implementado tal como é mostrado nas Figuras 9 e 10. Foi utilizada uma fonte senoidal de 1 V_{pp} e frequência de $915\ MHz$ para a simulação do sinal de entrada. Esse sinal é distribuído ao longo das células e é amplificado em cada ciclo de retificação.

Na Figura 14 é apresentado o resultado de simulação transiente realizado para uma célula do retificador, com uma carga de 1 pF. Nos primeiros ciclos de carga, o capacitor de 250 fF, inicialmente descarregado, recebe energia da onda incidente, carregando-se a cada ciclo, até a saturação. Neste caso, esse valor é o mesmo das quedas de tensão sobre os dois diodos MOS da célula.

Na simulação, observa-se que o sinal retificado converge a um valor médio superior ao nível AC da fonte de entrada. Ainda há, contudo, uma oscilação no sinal retificado. Nos instantes finais de simulação seus valores máximo e mínimo são, respectivamente, $0.6771\ V$ e $0.6590\ V$.

O nível de amplificação da célula é dependente das dimensões dos transistores e capacitores empregados. Segundo Allen (2002), a resistência desses dispositivos

3. Resultados Observados 25




Figura 14 – Simulação transiente da célula do retificador

Fonte: autor


é inversamente proporcional à relação $\frac{W}{L}$ do transistor, para baixos níveis de tensão v_{DS} . Um aumento nessa característica diminui a resistência da carga ativa e, portanto, a queda de tensão sobre os elementos.

Outra característica dependente das dimensões do transistor é a variação da amplitude do sinal de saída. À medida que a resistência dos elementos diminui, a impedância do sistema também é reduzida, permitindo maior excursão do sinal de saída.

O retificador foi desenvolvido com a implementação, em série, de 6 células de retificação, conforme apresentado na Figura 10. Na Figura 15 é mostrado o resultado da resposta transiente do retificador sem carga. É possível observar a convergência do sinal retificado a um nível médio de, aproximadamente, $3,74\ V$. O sinal retificado ainda apresenta oscilação, variando de $3,733\ V$ a $3,748\ V$ instantes finais. Na Figura 16 é possível observar a resposta do retificador com o ajuste externo, como mostrado no esquemático da Figura 8. O sinal retificado, nesse caso, possui maior excursão que o caso sem carga, devido à inserção dos elementos externos ao retificador, que diminuem a impedância de saída do módulo. Nos instantes finais o sinal retificado oscila de $3,677\ V$ a $3,747\ V$, implicando numa tensão média de, aproximadamente, $3,71\ V$, ligeiramente inferior ao caso sem carga. Finalmente, a tensão não regulada do sistema é observada constante e, na simulação realizada, tem o valor de $3,575\ V$. Um diodo zener é utilizado para evitar que níveis de tensão superiores a $3,6\ V$ sejam


alcançados.

Figura 15 – Simulação transiente do retificador sem ajuste externo



Fonte: autor

Figura 16 – Simulação transiente do retificador com ajuste externo



Fonte: autor

Um teste transiente realizado no retificador mostrou que para que o capacitor de carga atinja o nível de tensão nominal de 3.5~V, são necessários $239.1~\mu W$ na

entrada. Para a saída, são fornecidos $18,52~\mu W$. Isso implica num rendimento de, aproximadamente, 7,75% para o sistema. Esse valor está aquém do observado na literatura, indicando que melhorias podem ser feitas nesse módulo.

3.3 Referencial de Tensão

Os referenciais de tensão foram implementados como mostrado na Figura 11. Para minimização das correntes no circuito, foi utilizada largura mínima em todos os transistores. A variação de seus comprimentos permitiu a obtenção de distintos níveis de referência. Nas Figuras 17 e 18 são apresentados os resultados de simulações CC para os circuitos referenciais de tensão de $0.7\ V$ e $1.2\ V$, respectivamente.

Figura 17 – Simulação CC do circuito referencial de tensão de 0.7~V

Fonte: autor

Nos gráficos das simulações CC realizadas, é possível observar que as respostas dos módulos mudam de comportamento a partir de um certo nível. Para o referencial de $0.7\ V$ este ponto está em torno de $0.8\ V$. A partir daí a resposta assume um comportamento ainda crescente, porém com inclinação bastante reduzida, quase nula. Já para o referencial de $1.2\ V$ o ponto é, aproximadamente, $1.3\ V$. A inclinação da curva após este ponto é pequena, mas visivelmente existente. Contudo, numa simulação para V_{nr} até $3.8\ V$, a referência de tensão chega a um máximo de $1.241\ V$, apenas 3.42% superior ao valor desejado.

0.5


3.5


1.4 1.2 Referencial de Tensão (V)
0 0 0
7 9 8 1 0.2 0

Figura 18 – Simulação CC do circuito referencial de tensão de $1,2\ V$

Fonte: autor

Tensão Não-Regulada (V)






Fonte: autor

Nas Figuras 19 e 20 são apresentadas as respostas dos sistemas para simulações de variação de temperatura, sob a tensão não-regulada de $3,5\ V.$ Como

Figura 20 – Simulação de variação temperatura do circuito referencial de tensão de $1,2\ V$



Fonte: autor


esperado, os sistemas apresentam pouca variação com a temperatura, principalmente o referencial de 1,2~V. Esse resultado é observado devido à soma de componentes PTAT e CTAT, como explicado por Johns e Martin (1997). Contudo, em nenhuma das duas implementações se conseguiu independência completa da temperatura. Para o referencial de tensão de 0,7~V, houve uma variação percentual de, aproximadamente, 14,29~% em torno do valor desejado. Já para o referencial de 1,2~V, essa variação foi de 4.17~%.

Observou-se a potência necessária por cada um dos circuitos referenciais para seu funcionamento. As correntes observadas para o ponto de operação com $V_{nr}=3.5~V$ foram de, aproximadamente, 318~nA e 49~nA para os referenciais de 1.2~V e 0.7~V, respectivamente. Nesse caso, as potências dissipadas, tomadas como $V_{nr}\cdot I_{alimentao}$ são iguais a $1.113~\mu W$ e $0.172~\mu W$, respectivamente.

Uma possível implementação para o referencial de 0.7~V a partir do inicial de 1.2~V seria a utilização de um divisor de tensão com resistências precisas. Um possível circuito para este fim é apresentado na Figura 21. Os valores de resistência foram escolhidos de forma a minimizar a dissipação de potência por efeito Joule. Da forma apresentada, as perdas nos resistores seriam da ordem de $0.168~\mu W$. Essa dissipação é, virtualmente, igual à potência consumida pelo módulo referencial implementado. Devido à maior simplicidade desse sistema, a propensão a erros é menor, bastando

que haja cuidado na inserção dos resistores no *layout* do projeto e que sejam utilizados dispositivos de precisão. A área ocupada por ambos os modelos propostos é similar, tendo sua maior parte devida às altas resistências utilizadas.

Figura 21 – Possível topologia para geração do referencial de $0.7\ V$



Fonte: autor


A escolha da topologia utilizada para a implementação do referencial de tensão de $0.7\ V$ levou em consideração, também, o fato de que é necessária uma tensão de polarização para a configuração em cascata do regulador de tensão. Esse nível é o mesmo utilizado para polarizar os transistores do referencial de tensão.

3.4 Referencial de Corrente

O referencial de corrente foi implementado como mostrado na Figura 12. O circuito começa a fornecer a corrente de referencial quando a tensão não-regulada alcança o nível de, aproximadamente, $550\ mV$. A alta impedância do sistema em cascata é responsável pela manutenção da constância do valor de corrente de saída. Esse comportamento é ilustrado na Figura 22, que expõe o resultado da simulação CC do circuito gerador de referencial de corrente, com variação da tensão não-regulada de $0\ V$ a $3,8\ V$. O valor de corrente observado para $V_{nr}=550\ mV$ é de $49\ nA$. Para $V_{nr}=3,8\ V$, a esse valor é de $50,34\ nA$.


3. Resultados Observados 31

Figura 22 – Resultado da simulação CC do referencial de corrente



Fonte: autor

Figura 23 – Resultado do teste de variação de temperatura do referencial de corrente



Fonte: autor

Na Figura 23 é apresentado o resultado da simulação CC sob tensão constante, fazendo variar a temperatura de operação do sistema. O gráfico apresentado indica que não há independência de temperatura no sistema proposto. A variação foi de,

aproximadamente, 314~% em torno do valor desejado. Essa é uma característica não ideal e que deve ser melhorada em futuras abordagens do problema. A curva de relação com a temperatura indica que o sistema é do tipo PTAT. Uma possível forma de se obter independência da temperatura, como explicado por Johns e Martin (1997), é buscar um nível de tensão CTAT e utilizá-lo para neutralizar o incremento da saída com a temperatura.

O circuito implementado, na tensão de alimentação de 3.5~V consome $2.514~\mu A$, segundo a simulação CC realizada. Isso implica numa potência necessária de $8.799~\mu W$ para o funcionamento do módulo, com as cinco fontes de corrente operando em valor nominal.

3.5 Regulador de Tensão

Os reguladores de tensão utilizados neste trabalho foram implementados como exposto na Figura 13. Foram utilizados dois módulos, um para a regulação da tensão de 0.7~V e outro para 1.2~V. A única diferença de projeto entre os módulos se dá no transistor de passagem, que serve como queda de potencial entre a tensão de não-regulada e a saída do sistema. Para esse transistor foi utilizado um alto valor de largura, de modo a facilitar a passagem de corrente e reduzir as perdas por efeito Joule. Sua relação $\frac{W}{L}$ foi definida para cargas de $6~\mu A$ e $10~\mu A$, respectivamente. Esses valores foram arbitrariamente escolhidos e devem ser adaptados à aplicação, de acordo com a carga que será utilizada. Ajustes finos na simulação permitiram a obtenção de valores mais precisos.


Nas Figuras 24 e 25 são apresentados os resultados de simulação CC realizados com os módulos implementados. Como referencia de tensão, utilizou-se o módulo gerador de tal referencial, tratado neste capítulo. Foi, também, utilizado o módulo referencial de corrente, a fim de fornecer o nível de polarização do estágio amplificador para os reguladores.

Nos gráficos, observa-se o comportamento quase constante dos valores de tensão regulada, para $V_{nr} \geq 2.5~V$. É percebida uma tendência à queda abrupta da tensão regulada do regulador de 0.7~V para valores de tensão não-regulada superiores a 3.5~V. Em uma situação prática, o nível de tensão pode ser fixado em um valor arbitrário definido pelo projetista, como 3~V ou 3.3~V, onde os níveis regulados estão dentro do desejado.

Nas Figuras 26 e 27 são expostas as respostas dos sistemas para simulações de variação da temperatura, sob a tensão não-regulada de 3.5~V. O circuito de simulação foi o mesmo utilizado para a anteriormente apresentada. A variação da tensão com a temperatura foi de, aproximadamente, 100~% e 91.67~% para as regulações de


 $0.7\ V$ e $1.2\ V$, respectivamente. Contudo, observa-se que o comportamento com a variação da temperatura não é linear para toda a faixa de valores observada. Para valores muito baixos de temperatura, o comportamento do circuito é quase constante.

Figura 24 – Resultado da simulação CC do regulador de tensão de $0.7\ V$



Fonte: autor


Figura 25 – Resultado da simulação CC do regulador de tensão de $1,2\ V$



Fonte: autor


3. Resultados Observados

Figura 26 – Resultado da simulação de temperatura do regulador de tensão de $0.7\ V$



Fonte: autor

Figura 27 – Resultado da simulação de temperatura do regulador de tensão de $1,2\ V$



Fonte: autor

Para o regulador de 0.7~V, a partir dos $17~^{\circ}C$ percebe-se um aumento linear com o incremento da temperatura. Esse comportamento permanece até os $30~^{\circ}$, onde a curva muda de inclinação, permanecendo, porém, linear. Para o regulador de 1.2~V, o mesmo

comportamento geral é observado, com as mudanças de inclinação nas temperaturas de $13~^{\circ}$ e $27~^{\circ}$.

Tal como observado no referencial de corrente, os módulos aqui implementados apresentam comportamento PTAT, tendo seu valor aumentado com o aumento da temperatura. O comportamento desejado seria independência dessa variável, de modo que a previsão da saída do módulo fosse possível independentemente da circunstância em que o sistema se encontrasse. Uma possível solução para contornar esse problema seria análoga ao circuito referencial de tensão implementado. Seriam utilizados o sinal de polarização do transistor M7 e outro sinal com o mesmo tipo de variação em função da temperatura (PTAT ou CTAT) como entradas em um amplificador operacional. O efeito similar dos dois sinais com a variação de temperatura seria anulado pelo amplificador. Sua saída seria, então, utilizada para polarizar o transistor M7.

Para a tensão nominal de testes $V_{nr}=3.5~V$, observou-se que o módulo regulador de 0.7~V drenava uma corrente de $6.138~\mu A$ na entrada, resultando numa demanda de $21.483~\mu W$. O módulo regulador de 1.2~V, por sua vez, drenava $10.68~\mu A$, alimentado sob o mesmo nível de tensão, resultando numa demanda de $37.38~\mu W$.

3.6 Sistema Completo

O sistema exposto na Figura 8 foi montado a partir dos módulos básicos implementados, cujos comportamentos foram apresentados ao longo deste capítulo. A *Região 1* do esquemático foi modelada como uma fonte senoidal de $1\ V_{pp}$. O resultado obtido condiz, satisfatoriamente, com o esperado segundo a teoria e os projetos realizados. Algumas análises foram feitas em cima do sistema proposto. Elas são apresentadas a seguir.

Inicialmente, foram realizados testes com os componentes do circuito descarregados. Contudo, verificou-se que, devido à alta capacitância utilizada na Região~2, o tempo necessário para a carga inicial dos capacitores do circuito era muito alta, inviabilizando a simulação completa do sistema. Isso se deve à alta resistência do diodo schottky, que serve como elemento resistivo ao circuito de carga do capacitor. A resistência observada em simulação para esse elemento foi de, aproximadamente, $1,333~M\Omega$. Para uma capacitância de $10~\mu F$, a constante de tempo do sistema de carga seria, aproximadamente, 13,33s. Possíveis soluções para a diminuição do tempo necessário para a carga desse capacitor seriam a diminuição do valor de capacitância ou a redução da resistência série do circuito de carga, com a utilização de diodos schottky em paralelo, por exemplo. O tempo necessário para a carga das capacitâncias do sistema é reduzido após a primeira utilização. Os capacitores não são descarregados por completo, o que facilita o processo de cargas futuras.




Figura 28 – Resultado da simulação transiente do sistema completo

Fonte: autor

Uma vez obtida a tensão não-regulada que serve como fonte de alimentação para os demais módulos do sistema, o comportamento de cada módulo individualmente é o mesmo realizado nas seções anteriores deste capítulo. Na Figura 28 é apresentado o resultado da simulação transiente do sistema para $50~\mu s$. No gráfico apresentado é possível observar a constância dos valores de interesse. Para essa simulação, foram definidos os níveis de tensão iniciais para os nós do retificador e da fonte não-regulada. Para esta foi utilizado o valor de 3,5~V. Os valores de tensão dos nós do retificador foram coletados da análise transiente desse módulo isoladamente. O valor de capacitância utilizado para a fonte não-regulada foi de $10~\mu F$. A Tabela 2 apresenta os valores do gráfico numa forma mais direta.

Tabela 2 – Valores observados na simulação do sistema completo


Valor	Unidade
3,5	V
705,6	mV
1,224	V
690,1	mV
1,209	mV
	3,5 705,6 1,224 690,1

Fonte: autor

As correntes de polarização geradas pelo referencial de corrente estão, também, dentro dos limites definidos de projeto. Na Figura 29 é exposto o comportamento de

uma das correntes na simulação transiente realizada. É possível perceber que há uma certa oscilação no nível de corrente. Essa variação fica mais explícita na Figura 30, onde os limites do eixo Y do gráfico foram alterados. A oscilação observada é devida às características oscilatórias do sistema, principalmente provenientes da estreita faixa de polarização permitida aos transistores para que operem em região de sub-limiar. Contudo, a corrente fica dentro de limites aceitáveis e, para a aplicação em questão, essa tênue variação, com valor máximo observado de 0.268%, não representa problema para a aplicação.

Figura 29 – Corrente de saída do referencial de corrente na simulação completa




Fonte: autor

Outro ponto analisado nas simulações feitas foi a corrente fornecida a cada módulo pela fonte de tensão não-regulada. Esses valores são expostos na Tabela 3. Segundo os dados observados, a potência total exigida pelos módulos analisados é de, aproximadamente, $68,944~\mu W$, sob um total de, aproximadamente, $19,698~\mu A$ fornecidos em 3,5~V. Esses valores mostram que há viabilidade de se implementar os módulos projetados para aplicações em sistemas passivos, do ponto de vista energético.

O baixo rendimento observado no retificador representa um problema para os ciclos de carga e descarga do capacitor de carga. Dependendo da frequência com a qual ele seja descarregado e do quanto ele descarregue, é possível que o sistema apresente falhas. Contudo, dentro dos tempos de trabalho esperados para as etiquetas, na ordem de alguns microssegundos, um valor de capacitância de $1~\mu F$ ou $10~\mu F$ pode ser o suficiente para evitar oscilações desse tipo. Apenas as primeiras cargas dessas

Figura 30 – Corrente de saída do referencial de corrente na simulação completa com *zoom* no eixo Y



Fonte: autor

Tabela 3 – Valores de corrente fornecidas aos módulos

Módulo	Corrente	Unidade
Referencial de 0,7 V	48,851	nA
Referencial de 1,2 V	317,615	nA
Regulador de 0,7 V	6,1380	μA
Regulador de 1,2 V	10,6798	μA
Referencial de Corrente	2,5139	$\mu {\sf A}$

Fonte: autor

capacitâncias levariam muito tempo, na ordem de segundos.

4 Considerações Finais

4.1 Conclusão

O desenvolvimento de circuitos para a extração de energia de ondas de radiofrequência remotamente transmitidas proporciona a utilização de dispositivos que não necessitam de uma fonte de alimentação dedicada, seja ela uma bateria ou conexão direta com alguma rede de distribuição. Esse tipo de tecnologia é, particularmente, conveniente para aplicações de comunicação sem fio, como o RFID, aplicado em diversos setores.

O projeto e a implementação desse tipo de circuito exige criteriosa análise, principalmente do ponto de vista energético. Devido à grande dissipação de energia uma vez que a onda é transmitida, a porção que pode ser ativamente utilizada pelo dispositivo receptor é bastante limitada no tempo. Em termos práticos, a potência disponível para o receptor está na ordem de microwatts. Isso implica na necessidade de se modelar dispositivos bastante econômicos, o que, na maior parte dos casos, quer dizer que os transistores estão trabalhando em região de sub-limiar.

Através das simulações realizadas, observou-se que os módulos projetados apresentam consumo energético dentro dos limites esperados. A Tabela 3 sumariza os valores de corrente entregues pelo retificador a cada um dos demais módulos projetados. Considerando a tensão de alimentação nominal de $3,5\ V$ que foi utilizada no decorrer das análises, chega-se à conclusão de que o sistema como um todo exige uma potência de, aproximadamente, $68,944\ \mu W$ para funcionar. Considerando a eficiência observada em simulação para o retificador, de 7,75%, seria necessário que esse módulo recebesse, no mínimo $889,6\ \mu W$ da onda transmitida.

Na literatura, são encontrados estudos de retificadores com melhor rendimento que o utilizado neste trabalho. De forma direta, quanto maior o rendimento energético desse módulo, menor a potência exigida na entrada para alimentação dos demais, o que, em termos práticos, significa que a etiqueta pode ser alimentada a uma distância maior da fonte emissora. O retificador aqui apresentado foi escolhido por ser um dispositivo já consolidado na literatura.

As análises realizadas dos módulos de forma individual mostraram seu funcionamento independentemente dos demais. Essa análise é útil para mostrar que esses módulos podem ser utilizados em outras aplicações onde sejam necessários. Da mesma forma, o objetivo de se desenvolver um sistema genérico de fornecimento de energia para etiquetas passivas foi alcançado, uma vez que não há requisitos de

projeto que liguem módulos distintos. Outra característica que garante a generalidade do sistema proposto é o não desenvolvimento de um modulador ou de um demodulador. Esses módulos são dependentes da forma de comunicação utilizada no processo. Desta forma, um modulador e um demodulador quaisquer podem ser acrescentados de forma a garantir a comunicação da etiqueta com a fonte emissora de forma eficaz.s

As simulações dos módulos foram realizadas em nível de esquemático. É possível e esperado que haja diferenças dos valores observados caso eles sejam, de fato, implementados. Essas diferenças são devidas aos erros de processo e às resistências e capacitâncias parasitas que se formam nos pontos de conexão e em regiões diversas dos sistemas. Regulações nas dimensões dos transistores podem ser feitas para corrigir possíveis problemas que venham a surgir.

Os circuitos referencial de corrente e regulador de tensão implementados são dependentes da temperatura. Portanto, numa aplicação real, com efeitos de aquecimento e onde a temperatura não é controlada, o comportamento desses módulos seria diferente do esperado vide simulação.

4.2 Trabalhos Futuros

Para trabalhos futuros, sugerem-se os itens a seguir:

- Realizar teste com retificadores de melhor rendimento e verificar sua adaptação junto ao sistema projetado;
- Tornar os circuitos referencial de corrente e regulador de tensão independentes de temperatura;
- Implementar o leiaute dos módulos, de modo a extrair, ainda em simulação, os valores de capacitância e resistência parasitas, a fim de realizar simulações mais precisas;
- Construir o sistema completo proposto em silício e avaliar seu desempenho em aplicações reais.

Referências

AGILENT. Designing the Virtual Battery. [S.I.], 1999. Citado na página 8.

ALLEN, D. R. H. P. E. *CMOS Analog Circuit Design*. Illustrated. [S.I.]: Oxford University Press, 2002. (Oxford series in electrical and computer engineering). Citado 6 vezes nas páginas 6, 9, 10, 11, 20 e 24.

BARNETT, R.; LAZAR, S.; LIU, J. Design of multistage rectifiers with low-cost impedance matching for passive rfid tags. In: *IEEE Radio Frequency Integrated Circuits (RFIC) Symposium, 2006.* [S.I.: s.n.], 2006. p. 4 pp.—. ISSN 1529-2517. Citado 3 vezes nas páginas 8, 9 e 17.

BEEBY, N. W. S. *Energy Harvesting for Autonomous Systems*. [S.I.]: Artech House, 2010. Citado na página 4.

DICKSON, J. On-chip high-voltage generation in MNOS integrated circuits using an improved voltage multiplier technique. *IEEE Journal of Solid-State Circuits*, Institute of Electrical and Electronics Engineers (IEEE), v. 11, n. 3, p. 374–378, jun 1976. Citado na página 8.

EPCGLOBAL. *Class 1 Generation 2 UHF Air Interface Protocol Standard*. 2009. Citado na página 3.

HARRISON, R. Full nonlinear analysis of detector circuits using ritz-galerkin theory. In: 1992 IEEE Microwave Symposium Digest MTT-S. [S.I.]: Institute of Electrical and Electronics Engineers (IEEE), 1992. Citado na página 8.

INTEL. *Intel® Core™ i7-6700K Processor*. [S.I.], 2015. Disponível em: https://ark.intel.com/products/88195/Intel-Core-i7-6700K-Processor-8M-Cache-up-to-4_20-GHz. Citado na página 6.

JOHNS, D.; MARTIN, K. W. *Analog Integrated Circuit Design*. Illustrated. [S.I.]: John Wiley & Sons, Inc, 1997. Citado 7 vezes nas páginas 6, 7, 20, 21, 22, 29 e 32.

KARTHAUS, U.; FISCHER, M. Fully integrated passive uhf rfid transponder ic with 16.7- mu;w minimum rf input power. *IEEE Journal of Solid-State Circuits*, v. 38, n. 10, p. 1602–1608, Oct 2003. ISSN 0018-9200. Citado na página 17.

KOCER, F.; WALSH, P.; FLYNN, M. An RF powered, wireless temperature sensor in quarter micron CMOS. In: *2004 IEEE International Symposium on Circuits and Systems (IEEE Cat. No.04CH37512)*. Institute of Electrical and Electronics Engineers (IEEE), 2004. Disponível em: http://dx.doi.org/10.1109/ISCAS.2004.1329144>. Citado na página 17.

LE, T.; MAYARAM, K.; FIEZ, T. Efficient far-field radio frequency energy harvesting for passively powered sensor networks. *IEEE Journal of Solid-State Circuits*, v. 43, n. 5, p. 1287–1302, May 2008. ISSN 0018-9200. Citado 2 vezes nas páginas 17 e 18.

Referências 42

MANDAL, S.; SARPESHKAR, R. Low-power cmos rectifier design for rfid applications. *IEEE Transactions on Circuits and Systems I: Regular Papers*, v. 54, n. 6, p. 1177–1188, June 2007. ISSN 1549-8328. Citado 2 vezes nas páginas 2 e 17.

NAKAMOTO, H. et al. A passive uhf rfid tag lsi with 36.6% efficiency cmos-only rectifier and current-mode demodulator in 0.35/spl mu/m feram technology. In: 2006 IEEE International Solid State Circuits Conference - Digest of Technical Papers. [S.l.: s.n.], 2006. p. 1201–1210. ISSN 0193-6530. Citado na página 17.

PHILIPOSE, M. et al. Inferring activities from interactions with objects. *IEEE Pervasive Computing*, IEEE Educational Activities Department, Piscataway, NJ, USA, v. 3, n. 4, p. 50–57, out. 2004. ISSN 1536-1268. Disponível em: http://dx.doi.org/10.1109/MPRV.2004.7. Citado na página 1.

PRIYA, D. J. I. S. *Energy Harvesting Technologies*. [S.I.]: Springer, 2009. Citado na página 4.

RANASINGHE, D. et al. A distributed architecture for a ubiquitous RFID sensing network. In: *2005 International Conference on Intelligent Sensors, Sensor Networks and Information Processing*. Institute of Electrical and Electronics Engineers (IEEE), 2005. Disponível em: http://dx.doi.org/10.1109/ISSNIP.2005.1595548>. Citado na página 1.

RAZAVI, B. Fundamentals of Microelectronics. [S.I.]: Wiley, 2008. Citado na página 5.

SALIMIAN, S.; HELLER, C.; LI, L. *Dual-frequency capacitively-coupled plasma reactor for materials processing*. Google Patents, 1997. US Patent 5,656,123. Disponível em: https://www.google.com/patents/US5656123. Citado na página 1.

SCHUDER, J. C. Powering an artificial heart: birth of the inductively coupled-radio frequency system in 1960. *Artificial organs*, v. 26, p. 909–915, Nov 2002. ISSN 0160-564X. Citado na página 1.

SMITH, A. S. S. K. C. Microeletrônica. [S.I.]: Pearson Brasil, 2007. Citado na página 5.

TESLA, N. *The Tesla Papers: Nikola Tesla on Free Energy & Wireless Transmission of Power.* [S.I.]: Adventures Unlimited Press, 2010. Citado na página 1.

UMEDA, T. et al. A 950-MHz rectifier circuit for sensor network tags with 10-m distance. *IEEE Journal of Solid-State Circuits*, Institute of Electrical and Electronics Engineers (IEEE), v. 41, n. 1, p. 35–41, jan 2006. Disponível em: http://dx.doi.org/10.1109/JSSC.2005.858620. Citado na página 17.

VITA, G. D.; IANNACCONE, G. Design criteria for the rf section of uhf and microwave passive rfid transponders. *IEEE Transactions on Microwave Theory and Techniques*, v. 53, n. 9, p. 2978–2990, Sept 2005. ISSN 0018-9480. Citado 2 vezes nas páginas 15 e 17.

WEINSTEIN, R. RFID: a technical overview and its application to the enterprise. *IT Professional*, Institute of Electrical and Electronics Engineers (IEEE), v. 7, n. 3, p. 27–33, may 2005. Disponível em: http://dx.doi.org/10.1109/MITP.2005.69. Citado na página 1.

Referências 43

WELLS, B. *Series resonant inductive charging circuit*. Google Patents, 2005. US Patent 6,972,543. Disponível em: https://www.google.com/patents/US6972543. Citado na página 1.

- YEAGER, D. et al. A 9 μ a, addressable gen2 sensor tag for biosignal acquisition. *IEEE Journal of Solid-State Circuits*, Institute of Electrical and Electronics Engineers (IEEE), v. 45, n. 10, p. 2198–2209, oct 2010. Disponível em: http://dx.doi.org/10.1109/JSSC.2010.2063930. Citado 2 vezes nas páginas 1 e 15.
- YEAGER, D. et al. A 9.2 μ a gen 2 compatible UHF RFID sensing tag with -12dbm sensitivity and 1.25 μ vrms input-referred noise floor. In: *2010 IEEE International Solid-State Circuits Conference (ISSCC)*. Institute of Electrical and Electronics Engineers (IEEE), 2010. Disponível em: http://dx.doi.org/10.1109/ISSCC.2010.5434055>. Citado na página 15.
- YEAGER, D. J. Development and application of Wirelessly-Powered Sensor Nodes. Dissertação (Mestrado) University of Washington, 2009. Disponível em: https://wisp.wikispaces.com/file/view/yeager-thesis-final.pdf. Citado 13 vezes nas páginas 1, 3, 4, 5, 13, 15, 16, 17, 18, 20, 21, 22 e 23.
- YI, J.; KI, W. H.; TSUI, C. Y. Analysis and design strategy of uhf micro-power cmos rectifiers for micro-sensor and rfid applications. *IEEE Transactions on Circuits and Systems I: Regular Papers*, v. 54, n. 1, p. 153–166, Jan 2007. ISSN 1549-8328. Citado na página 17.