

# Progetto di Reti Logiche

William Zeni matricola 10613915 Cristina Urso matricola 10599689

Anno 2020/21

Progetto sostenuto presso il Politecnico di Milano - Dipartimento di Elettronica, Informazione e Bioingegneria. Corso diretto dal Prof. Gianluca Palermo.

# Indice

1	Introduzione							
	1.1	Scopo	del progetto				. 1	
	1.2	Specifi	che generali				. 1	
	1.3	Interfa	ccia del componente				. 2	
	1.4		Descrizione memoria					
2	Desing Pattern							
	2.1		Progettuali				. 3	
	2.2		Stati					
		2.2.1	START					
		2.2.2	INIT					
		2.2.3	ABILIT_READ					
		2.2.4	ABILIT_WRITE					
		2.2.5	WAIT_MEM				. 3	
		2.2.6	GET_RC					
		2.2.7	GET_DIM					
		2.2.8	READ_PIXEL				. 4	
		2.2.9	GET_MINMAX					
		2.2.10	GET_DELTA					
		2.2.11	CALC_SHIFT				. 4	
			GET_PIXEL					
			CALC_NEWPIXEL					
			WRITE_PIXEL					
			DONE					
			WAITINGPIC					
					-	-		
3	Risultati dei Test							
4	Cor	Conclusioni						


## 1 Introduzione

## 1.1 Scopo del progetto

Lo scopo del progetto è quello di creare un componente hardware sintetizzabile, in grado di equalizzare un immagine. L'algoritmo che ne prevede l'equalizzazione si ispira ad una versione semplificata del metodo di equalizzazione dell'istogramma, il quale prevede un aumento nel contrasto di un immagine su scala di grigi. In generale l'elaborazione digitale dell'immagine risulta più evidente specialmente quando i dati raccolti sono rappresentati da valori di intensità molto vicini. Per cui, se una immagine contenesse una scala di grigi molto ampia, l'effeto dell'equalizzazione risulterebbe pressochè nullo.

## 1.2 Specifiche generali

Si definisca un immagine dalle dimensioni variabili, ma di massimo  $128 \times 128$ , e si definisca una memoria lineare nella quale i primi due valori siano le dimensioni dell'immagine e i restanti i valori assegnati ad ogni pixel, il componente hardware dovrà scrivere in coda alla memoria l'immagine equalizzata pixel per pixel. Il risultato sarà una memoria complessivamente lunga  $2 \cdot N_{col} \cdot N_{row} + 2$ , dove  $N_{row}$  e  $N_{col}$  sono rispettivamente il numero di righe e di colonne dell'immagine. A partire dalla posizione 2, per ogni pixel si avrà il corrispettivo pixel equalizzato ad una distanza  $N_{col} \cdot N_{row}$  come mostrato in figura.



La memoria dialogherà in stretto contatto con il componente attraverso due segnali, che determineranno l'avvio della computazione, la sua terminazione e l'eventuale ripartenza. Si noti che la computazione di un immagine, una volta iniziata, non potrà mai essere interrotta, ma rimane possibile la computazione di più immagini.

Ogni pixel avrà un valore compreso tra 0 e 255 e verrà rielaborato dal componente nel seguente modo:

```
1: delta\_value \leftarrow max\_pixel\_value - min\_pixel\_value
2: shift\_level \leftarrow 8 - \lfloor \log_2(delta\_value + 1) \rfloor
3: temp\_pixel \leftarrow curr\_pixel\_value - min\_pixel\_value
4: temp\_pixel \leftarrow temp\_pixel << shift\_level
5: if temp\_pixel > 255 then
6: new\_pixel \leftarrow 255
7: else
8: new\_pixel \leftarrow temp\_pixel
9: end if
```

dove max\_pixel\_value e min\_pixel\_value sono rispettivamente il valore massimo e il valore minimo del pixel trovati all'interno dell'immagine, curr\_pixel\_value è il valore del pixel preso in considerazione e new\_pixel è il valore del pixel da scrivere in memoria.

## 1.3 Interfaccia del componente

```
entity project_reti_logiche is
   port (
2
      i_clk
                : in std_logic;
      i_rst
                : in std_logic;
4
              : in std_logic;
      i_start
5
                : in std_logic_vector(7 downto 0);
      i_data
6
      o_address : out std_logic_vector(15 downto 0);
      o_done : out std_logic;
      o_en
                : out std_logic;
9
      o_we
                : out std_logic;
10
      o_data
                : out std_logic_vector (7 downto 0)
11
  );
12
  end project_reti_logiche;
13
```

L'interfaccia del componente, per potersi relazionare con la memoria, deve essere come quella sopra riportata. I segnali di input vengono evidenziati dal prefisso 'i\_', mentre per i segnali di output è presente il prefisso 'o\_'. Nel dettaglio:

- i\_clk scandisce il ciclo di clock della memoria, registrando 1 sul rising\_edge.
- i\_rst
- i\_start
- i\_data
- o\_address
- o\_done
- o\_en
- o\_we
- o\_data

## 1.4 Dati e Descrizione memoria

Write somenthing here

# 2 Desing Pattern

## 2.1 Scelte Progettuali

La struttura del progetto è stata suddivisa in due process principali: UPDATE e STATES. Il primo ha il compito di relazionarsi con la memoria e il secondo contiene gli stati della macchina impiegati nella equalizzazione delle immagini. In questo modo una porzione di codice è adibita esclusivamente alla computazione dei pixel (process STATES), mentre la rimanente si occupa dei segnali di output della entity (process UPDATE). Per permette un corretto dialogo tra i due process è nata l'esigenza di avere dei segnali "duplicati". I segnali con suffisso '\_cp' sono stati introdotti per mantere in memoria i valori computati, mentre i segnali con suffisso '\_next' sono stati implementati allo scopo di permettere agli stati di far richieste alla memoria. Nel particolare, per ogni ciclo di clock, durante rising\_edge, il process UPDATE si risveglia, aggiornando i segnali. I segnali contenenti i valori da mantenere vengono reimpostati con i segnali '\_cp', mentre i segnali di output della entity sono aggiornati con i segnali '\_next'.

### 2.2 Elenco Stati

#### 2.2.1 START

Lo stato di START è stato pensato come stato di attesa iniziale. Questo stato viene invocato in due situazioni differenti: se il segnale di i\_rst viene portato alto, oppure quando il segnale i\_start viene riportato basso dopo la computazione di un immagine. Lo stato START non cambia fino a quando il segnale i\_start non viene portato alto. In quel momento lo stato successivo viene impostato INIT.

#### 2.2.2 INIT

Lo stato INIT è uno stato di transizione nel quale il processore si assicura che i segnali siano inizializzati con i valori opportuni. Successivamente imposta lo stato prossimo a ABILIT\_READ.

#### 2.2.3 ABILIT\_READ

Lo stato ABILIT\_READ è lo stato attraverso il quale abilitiamo la memoria alla sola lettura. Viene richiamato in momenti diversi del progetto e, in base allo stato chiamante, instrada lo stato prossimo a quello opportuno.

## 2.2.4 ABILIT\_WRITE

Lo stato ABILIT\_WRITE abilita la memoria alla scrittura. Viene invocato subito dopo aver computato il valore del nuovo pixel e in nessun altro momento. Instrada poi lo stato prossimo a WRITE\_PIXEL.

#### 2.2.5 **WAIT\_MEM**

Lo stato WAIT\_MEM è uno stato centrale durante la gestione del flusso di dati. Sostanzialmente "spreca" un ciclo di clock. Questo ci assicura sia in caso di scrittura, sia in caso di lettura, che i segnali in ingresso e in uscita siano letti o scritti correttamente. Nel caso specifico alla quale ci rifacciamo, alcune chiamate a questo stato potevano essere evitate. Questa informazione è emersa durante lo stress test a cui il processore è stato sottoposto. Tuttavia, si è preferito lasciarle per mantenere la stuttura del processore. Ciò dovrebbe permette una maggior robustezza, sebbene un aumento nella latenza della computazione.

#### 2.2.6 GET\_RC

Lo stato GET\_RC è uno stato in preparazione al calcolo della dimensione dell'immagine e dei punti in cui bisognerà scrivere all'interno della memoria. Lo stato GET\_RC viene invocato dopo l'abilitazione della memoria alla lettura. Questo stato si occupa del recuperare i valori dalla memoria e aggiornare i segnali n\_col e n\_row.

#### 2.2.7 **GET\_DIM**

Lo stato GET\_DIM è lo stato che si preoccupa di aggiornare il segnale dim\_address con il valore opportuno. Il calcolo  $n\_col \cdot n\_row + 2$  aggiorna il segnale al primo bit libero per la scrittura.

#### 2.2.8 READ\_PIXEL

Lo stato READ\_PIXEL è uno stato strettamente accopiato con lo stato GET\_MINMAX. Richiede alla memoria il valore del pixel e aggiorna il segnale curr\_address a quello successivo. In questo modo il valore del pixel sarà disponibile sul segnale i\_data al rising\_edge successivo.

#### 2.2.9 GET\_MINMAX

Write somenthing here.

#### 2.2.10 **GET\_DELTA**

Write somenthing here

#### 2.2.11 CALC\_SHIFT

Write somenthing here

#### 2.2.12 GET\_PIXEL

Write somenthing here

## 2.2.13 CALC\_NEWPIXEL

Write somenthing here

#### 2.2.14 WRITE\_PIXEL

Write somenthing here.

## 2.2.15 DONE

Write somenthing here

#### 2.2.16 WAITINGPIC

Write somenthing here

## 3 Risultati dei Test

Write somenthing here!

## 4 Conclusioni

Write somenthing here