

# Progetto di Reti Logiche

William Zeni matricola 10613915 Cristina Urso matricola 10599689

Anno 2020/21

Progetto sostenuto presso il Politecnico di Milano - Dipartimento di Elettronica, Informazione e Bioingegneria. Corso diretto dal Prof. Gianluca Palermo.

# Indice

1	Intr	duzione		1
	1.1	Scopo del progetto		1
	1.2	Specifiche generali		1
	1.3	Interfaccia del componente		2
	1.4	Dati e Descrizione memoria		3
2	Des	ng Pattern		4
	2.1	Scelte Progettuali		4
	2.2	Elenco Stati		4
		2.2.1 START		4
		2.2.2 INIT		4
		2.2.3 ABILIT_READ		4
		2.2.4 ABILIT_WRITE		4
		2.2.5 WAIT_MEM		5
		2.2.6 GET_RC		5
		2.2.7 GET_DIM		5
		2.2.8 READ_PIXEL		5
		2.2.9 GET_MINMAX		5
		2.2.10 GET_DELTA		5
		2.2.11 CALC_SHIFT		6
		2.2.12 GET_PIXEL		6
		2.2.13 CALC_NEWPIXEL		6
		2.2.14 WRITE_PIXEL		6
		2.2.15 DONE		7
		2.2.16 WAITINGPIC		7
	2.3	Schema process STATES		8
3	Rist	tati dei Test	!	9
4	Con	lusioni		9


## 1 Introduzione

## 1.1 Scopo del progetto

Lo scopo del progetto è quello di creare un componente hardware sintetizzabile, in grado di equalizzare un immagine. L'algoritmo che ne prevede l'equalizzazione si ispira ad una versione semplificata del metodo di equalizzazione dell'istogramma, il quale prevede un aumento nel contrasto di un immagine su scala di grigi. In generale l'elaborazione digitale dell'immagine risulta più evidente specialmente quando i dati raccolti sono rappresentati da valori di intensità molto vicini. Per cui, se una immagine contenesse una scala di grigi molto ampia, l'effeto dell'equalizzazione risulterebbe pressochè nullo.

## 1.2 Specifiche generali

Si definisca un immagine dalle dimensioni variabili, ma di massimo  $128 \times 128$ , e si definisca una memoria lineare nella quale i primi due valori siano le dimensioni dell'immagine e i restanti i valori assegnati ad ogni pixel, il componente hardware dovrà scrivere in coda alla memoria l'immagine equalizzata pixel per pixel. Il risultato sarà una memoria complessivamente lunga  $2 \cdot N_{col} \cdot N_{row} + 2$ , dove  $N_{row}$  e  $N_{col}$  sono rispettivamente il numero di righe e di colonne dell'immagine. A partire dalla posizione 2, per ogni pixel si avrà il corrispettivo pixel equalizzato ad una distanza  $N_{col} \cdot N_{row}$  come mostrato in figura.



La memoria dialogherà in stretto contatto con il componente attraverso due segnali, che determineranno l'avvio della computazione, la sua terminazione e l'eventuale ripartenza. Si noti che la computazione di una singola immagine, una volta iniziata, non potrà mai essere interrotta, ma rimane possibile la computazione di più immagini.

Ogni pixel avrà un valore compreso tra 0 e 255 e verrà rielaborato dal componente nel seguente modo:

```
1: delta\_value \leftarrow max\_pixel\_value - min\_pixel\_value
2: shift\_level \leftarrow 8 - \lfloor \log_2(delta\_value + 1) \rfloor
3: temp\_pixel \leftarrow curr\_pixel\_value - min\_pixel\_value
4: temp\_pixel \leftarrow temp\_pixel << shift\_level
5: if temp\_pixel > 255 then
6: new\_pixel \leftarrow 255
7: else
8: new\_pixel \leftarrow temp\_pixel
9: end if
```

dove max\_pixel\_value e min\_pixel\_value sono rispettivamente il valore massimo e il valore minimo del pixel trovati all'interno dell'immagine, curr\_pixel\_value è il valore del pixel preso in considerazione e new\_pixel è il valore del pixel da scrivere in memoria.

### 1.3 Interfaccia del componente

```
entity project_reti_logiche is
   port (
2
                  : in std_logic;
       i_clk
3
                  : in std_logic;
       i_rst
4
                  : in std_logic;
       i_start
5
                  : in std_logic_vector(7 downto 0);
       i_data
6
       o_address : out std_logic_vector(15 downto 0);
                 : out std_logic;
       o_done
8
                  : out std_logic;
       o_{en}
9
                  : out std_logic;
10
       o_we
                  : out std_logic_vector (7 downto 0)
11
       o_{data}
   );
12
   end project_reti_logiche;
13
```

L'interfaccia del componente, per potersi relazionare con la memoria, deve essere come quella sopra riportata. I segnali di input vengono evidenziati dal prefisso 'i\_', mentre per i segnali di output è presente il prefisso 'o\_'. Nel dettaglio:

- i\_clk scandisce il ciclo di clock della memoria, registrando '1' sul rising\_edge.
- i\_rst è il segnale di RESET, viene chiamato all'inizio della computazione di una o più immagini. Se si registra '1' su questo segnale la computazione deve essere terminata e ripristinata al momento di partenza.
- i\_start determina l'inizio della coputazione. Questo segnale rimane alto fino a quando la computazione non termina. La computazione può iniziare solo se il segnale è basso.
- i\_data raccoglie i dati inviati dalla memoria.
- o\_address è il segnale attraverso il quale facciamo richieste alla memoria. Sostanzialmente su questo segnale si pone l'indirizzo della memoria che si vuuole leggere o sulla quale si vuole scrivere.
- o\_done determina la fine della computazione. Il segnale deve essere portato alto quando si vuole terminare la computazione e deve rimanere alto fino a quando la memoria non porti il segnale di START basso. Solo in quel caso il segnale viene riportato basso.
- o\_en abilita la memoria alla lettura o alla scrittura.
- o\_we abilita la memoria alla scrittura. Quando questo segnale è alto la memoria si aspetta un dato in ingresso da scrivere.
- o\_data è il dato che la memoria si aspetta di leggere quando la scrittura è attiva.

## 1.4 Dati e Descrizione memoria

Write somenthing here

## 2 Desing Pattern

## 2.1 Scelte Progettuali

La struttura del progetto è stata suddivisa in due process principali: UPDATE e STATES. Il primo ha il compito di relazionarsi con la memoria e il secondo contiene gli stati della macchina impiegati nella equalizzazione delle immagini. In questo modo una porzione di codice è adibita esclusivamente alla computazione dei pixel (process STATES), mentre la rimanente si occupa dei segnali di output della *entity* (process UPDATE).

Per permette un corretto dialogo tra i due process è nata l'esigenza di avere dei segnali "duplicati". I segnali con suffisso '\_cp' sono stati introdotti per mantere in memoria i valori computati, mentre i segnali con suffisso '\_next' sono stati implementati allo scopo di permettere agli stati di far richieste alla memoria. Nel particolare, per ogni ciclo di clock, durante il rising\_edge, il process UPDATE si risveglia, aggiornando i segnali. I segnali contenenti i valori da mantenere vengono reimpostati con i segnali '\_cp', mentre i segnali di output della entity sono aggiornati con i segnali '\_next'.

Il succo della computazione è trattunuto dal process STATES, che è a tutti gli effetti un FSA (*Macchina a Stati Finiti*) rappresentabile attraverso lo schema al paragrafo 2.3. Il suo funzionamento è permesso sostanzialmente da tre segnali a lui dedicati: next\_state, che identifica la chiamata allo stato prossimo, curr\_state, che rileva lo stato corrente, e prev\_state, che conserva lo stato precedente.

## 2.2 Elenco Stati

#### 2.2.1 START

Lo stato di START è il primo stato del process STATES ed è stato pensato come stato di attesa iniziale. Questo stato viene invocato in due situazioni differenti: se il segnale di i\_rst viene portato alto, oppure quando il segnale i\_start viene riportato basso dopo la computazione di un immagine. Lo stato START non cambia fino a quando il segnale i\_start non viene portato alto. In quel momento lo stato successivo viene impostato INIT.

#### 2.2.2 INIT

INIT è uno stato di transizione nel quale il processore si assicura che i segnali siano inizializzati con i valori opportuni. Successivamente imposta lo stato prossimo a ABILIT\_READ.

#### 2.2.3 ABILIT\_READ

Attraverso ABILIT\_READ si abilita la memoria alla sola lettura. Viene richiamato in due momenti diversi del progetto: all'inizio della computazione, subito dopo INIT, per portare il segnale o\_en a 1 e permettere agli altri stati di poter leggere dalla memoria, oppure dopo la scrittura di un pixel, al fine di disabilitare l'accesso alla scrittura. In base allo stato chiamante, instrada lo stato prossimo a quello opportuno.

#### 2.2.4 ABILIT\_WRITE

Lo stato ABILIT\_WRITE abilita la memoria alla scrittura. Viene invocato subito dopo aver computato il valore del nuovo pixel e in nessun altro momento. Instrada poi lo stato prossimo a WRITE\_PIXEL.

#### 2.2.5 **WAIT\_MEM**

WAIT\_MEM è uno stato centrale durante la gestione del flusso di dati. La sua funzione è quella di far "sprecare" un ciclo di clock al processore. Ciò ci assicura sia in caso di scrittura, sia in caso di lettura, che i segnali in ingresso e in uscita siano letti o scritti correttamente. Nello specifico, questo stato evita che lo stato successivo lavori con dati relativi allo stato precedente. In base allo stato chiamante instrada lo stato prossimo in modo opportuno.

N.B: Alcune chiamate a questo stato potevano essere evitate. Questa informazione è emersa durante lo stress test a cui il processore è stato sottoposto. Tuttavia, è stato scelto di forzare ugualmente l'attesa per ovviare eventuali errori e per permettere la corretta acquisizione dei dati indipendentemente dal periodo di clock scelto. Ciò dovrebbe permettere una maggior robustezza, sebbene un aumento nella latenza della computazione.

#### 2.2.6 GET\_RC

GET\_RC si occupa della lettura dei primi due pixel della memoria in cui sono contenute le dimensioni dell'immagine da modificare. Viene invocato dopo l'abilitazione della memoria alla lettura e aggiorna i segnali n\_col e n\_row. Lo stato richiama se stesso fino a quando non ha aggiornato i due segnali, altrimenti imposta lo stato prossimo a GET\_DIM.

#### 2.2.7 **GET\_DIM**

Lo stato GET\_DIM si preoccupa di aggiornare il segnale dim\_address con l'indirizzo del primo bit libero per la scrittura. Il calcolo che ne determina il valore è:  $n\_col \cdot n\_row + 2$ . GET\_DIM verifica inoltre il caso speciale in cui una delle dimensioni dovesse essere nulla. In quel caso impone lo stato prossimo a DONE.

N.B: La moltiplicazione usa segnali std\_logic\_vector da 8 bit e produce un risultato su 16 bit. Essendo dim\_address un std\_logic\_vector su 16 bit, il problema non si pone.

### 2.2.8 READ\_PIXEL

READ\_PIXEL è uno stato strettamente connesso con lo stato GET\_MINMAX. Richiede alla memoria il valore del pixel da leggere e aggiorna il segnale curr\_address a quello successivo. In questo modo il valore del pixel sarà disponibile sul segnale i\_data dopo due rising\_edge successivi. L'attesa è sempre lasciata allo stato WAIT\_MEM

#### 2.2.9 GET\_MINMAX

GET\_MINMAX aggiorna i segnali max\_pixel\_value e min\_pixel\_value, inizializzati rispettivamente con 0 e 255, con il valore di i\_data. Questo avviene se e solo se si verifica che i\_data è maggiore di max\_pixel\_value (in questo caso aggiorna max\_pixel\_value) oppure se i\_data è minore di min\_pixel\_value (in questo caso aggiorna min\_pixel\_value). Imposta lo stato prossimo a READ\_PIXEL

### 2.2.10 **GET\_DELTA**

GET\_DELTA è uno stato banale. Calcola la differenza tra max\_pixel\_value e min\_pixel\_value e imposta lo stato prossimo a WAIT\_MEM.

#### 2.2.11 CALC\_SHIFT

Lo stato CALC\_SHIFT si preoccupa di effettuare la riga 2 dello speudo-codice riportato al paragrafo 1.2. Per effettuare il calcolo, richiama se stesso (attraverso lo stato WAIT\_MEM) aggiornando dei segnali d'appoggio. Nel dettaglio si potrebbe semplificare il tutto con il seguente pseudo-codice:

```
1: m \leftarrow delta\_value + 1

2: k \leftarrow -1

3: t \leftarrow 1

4: while t \leq m do

5: k \leftarrow k + 1

6: t \leftarrow t * 2

7: end while

8: shift\_level \leftarrow 8 - k
```

Sostanzialmente attraverso il ciclo WHILE si ricava k, il quale non è altro che il valore di  $\lfloor log_2(delta\_value + 1) \rfloor$ . Questa procedura è forse quella più dispendiosa a livello di tempo e memoria, poichè per aggiornare ogni segnale si deve come minimo attendere due cicli di clock. Inoltre, la moltiplicazione tra due interi  $(t \ e \ 2)$  produce un risultato su 64 bit che VHDL gestisce troncando a 32 bit. Per le specifiche del progetto ci si aspetta che k non possa assumere un valore maggiore di 8, pertando si è certi che una variabile a 32 bit possa largamente contenere i valori desiderati.

#### 2.2.12 GET\_PIXEL

GET\_PIXEL è uno stato omonimo di READ\_PIXEL. La principale differenza del primo con il secondo è che mentre READ\_PIXEL effettua dei controlli sul flusso della computazione, GET\_PIXEL richiede solamente alla memoria il dato da leggere e imposta lo stato prossimo a WAIT\_MEM.

## 2.2.13 CALC\_NEWPIXEL

In CALC\_NEWPIXEL si calcola il nuovo valore del pixel da scrive in memoria. Per farlo, viene utilizzata una variabile di appoggio pixel\_to\_shift definita come uno  $std\_logic\_vector$  da 16 bit e inizializzata come i\_data-min\_pixel\_value con l'aggiunta di otto '0' in posizione più significativa. La variabile viene, quindi, shiftata e su di essa viene fatto il seguente controllo: se risulta essere minore di 255 allora aggiorniamo il segnale new\_pixel al suo valore in  $std\_logic\_vector$  su 8bit, altrimenti il segnale new\_pixel viene impostato a 255 sempre in  $std\_logic\_vector$  su 8bit.

#### 2.2.14 WRITE PIXEL

Lo stato WRITE\_PIXEL si assicura che il valore del nuovo pixel calcolato sia scritto in memoria, incrementa tutti i contatori e controlla di non essere arrivato al termine della computazione. Il controllo usufruisce della varibile intera last, che assume il valore di  $2 * n\_col * n\_row + 2$ , ovvero l'indice dell'ultimo pixel scrivibile. Quando il contatore assume questo valore lo stato successivo viene impostato a DONE (sempre attravero WAIT\_MEM), altrimenti viene impostato lo stato prossimo a ABILIT\_READ, dove la scrittura viene disabilitata e viene riabilitata la lettura per il pixel successivo.


#### 2.2.15 DONE

DONE chiude tutte le comunicazioni con la memoria, riportando a '0' sia o\_en che o\_we e pulendo il buffer di o\_address e o\_data. Successivamente il segnale o\_done viene portato ad '1' e lo stato prossimo è impostato a WAITING\_PIC.

#### 2.2.16 WAITINGPIC

Ultimo stato del processo. Ha lo scopo di restare in attesa che il segnale di o\_done venga riportato a '0'. Finche ciò non avviene, WAITING\_PIC richiama se stesso. Quando sia i\_start che o\_done hanno il segnale a '0', imposta lo stato prossimo a START facendo ricominciare l'intera compilazione.

## 2.3 Schema process STATES



# 3 Risultati dei Test

Write somenthing here!

## 4 Conclusioni

Write somenthing here